Obvody a architektura počítačů. Jednoprocesorové počítače

Transkript

1 Obvody a architektura počítačů Jednoprocesorové počítače Josef Voltr, 2013

2 Modulární sestava počítače s jedním procesorem

3 Postup činnosti počítače 1. procesor vyšle adresu pamětové buňky 2. paměť vyšle její obsah 3. procesor jej přečte a považuje za kód instrukce 4. p. dekóduje instrukci a hledá, co potřebuje k provedení 5. pokud je nutno, požádá stejným způsobem o další hodnoty z paměti 6. provede instrukci 7. uloží výsledek

4 Pojem sběrnice standardizovaný způsob přenosu informace mezi dvěma nebo více zařízeními několik vedení, definice signálů, časování, konektorů, stavů... řídící signály RD, WR, Ready, DAV, DACK, INTRQ... data 8, 16, 32 bit adresy 16, 32, 64 bit řízení sběrnice synchronní/asynchronní provoz zakončení signálové úrovně často TTL

5 Provoz na sběrnici - zápis dat (synchronní provoz) nejjednodušší

6 Provoz na sběrnici - zápis dat nejjednodušší (synchronní provoz) samostatné potvrzení adresy

7 Provoz na sběrnici - zápis dat nejjednodušší (synchronní provoz) samostatné potvrzení adresy blokový přenos, multiplex jen první adresa, pak serie dat

8 Provoz na sběrnici - zápis dat vložení čekacích stavů

9 Provoz na sběrnici - zápis dat vložení čekacích stavů asynchronní provoz

10 Provoz na sběrnici - čtení dat Jednoprocesorové počítače

11 Sběrnice ISA Jednoprocesorové počítače

12 Deska do sběrnice ISA Jednoprocesorové počítače

13 Sběrnice ISA 1.část LA23..17, SA19...SA0 adresa SD15 to SD0 data paměť 16 MB, I/O 64k BALE MEMR, MEMW SMEMR, SMEMW IOR, IOW platnost adres adresa je pod 1MB REFRESH I/O CH CK chyba během I/O přenosu, vyvolá se NMI I/O CH RDY pro vložení wait stavů MEM CS16 paměť je schopná 16-bit přenosu I/O CS16 I/O zařízení je schopné 16-bit přenosu 0WS zařízení nepotřebuje vložit wait cyklus SBHE přenos dat na D15 až D8.

14 Sběrnice ISA 2.část DRQ0..DRQ3, DRQ5..DRQ7 DACK0..DACK3, DACK5..DACK7 TC MASTER DMA Requests DMA Acknowledge doasažení počtu DMA cyklů podržení sběrnice při žádosti o DMA IRQ3..IRQ7, IRQ9..IRQ12, IRQ14, IRQ15 RESET DRV CLK System Clock typ. 8MHz nebo 10MHz. OSC 70ns perioda ( MHz) GND, +5V, -5V, +12V, -12V

15 Adresování periferií - část paměťového prostoru - samostatný I/O prostor

16 Obsluha periferií jak zjistit, že periferie něco potřebuje? 1. dotazování (cyklické výzvy) 2. žádosti (přerušení) 1. OS či aplikace pravidelné adresování a dotazy, čtení stavového registru

17 2. Žádosti o obsluhu (interrupt HW!!) buď obvody v procesoru nebo samostaný řadič přerušení 1. periferie požádá 2. někdo vyhodnotí, pokud je přijata: (obsluha přerušení:) uložit adresu pro návrat uložit stav obsloužit periferii obnovit stav pokračovat v původním programu je-li zařízení více, jak vyhodnotit prioritu?

18 2.a) Vyhodnocení priorit: Samostatné žádosti priority: vyhodnocovací obvod nebo SW

19 2.b) Vyhodnocení priorit: Zřetězené periferie priorita podle zařazení nejvyšší periferie může zablokovat přenos nějakého signálu, ostatní poznají, zda mají nárok

20 Obsluha periferií přenos dat do/z periferie: 1. použití registrů 2. DMA 3. kanál n. periferní procesor

21 Obsluha na principu registrů každé zařízení zabírá několik buněk v paměťovém nebo I/O prostoru

22 Přímý přístup do paměti (DMA) jedno zařízení adresa začátku bloku adresa konce nebo velikost předání řízení posílání dat po skončení opět převezme řízení procesor někdy přenos v mezerách

23 Kanál Jednoprocesorové počítače

24 Mikroprocesor Intel nejdříve I4004, generace průlom I8080A ; M generace Z80 3. (2,5) generace

25 Mikropočítač s I8080A Jednoprocesorové počítače

26 Architektura PC Jednoprocesorové počítače pojem chipset

27 Architektura PC Jednoprocesorové počítače