3. Sekvenční obvody. b) Minimalizujte budící funkce pomocí Karnaughovy mapy

Rozměr: px

Začít zobrazení ze stránky:

Download "3. Sekvenční obvody. b) Minimalizujte budící funkce pomocí Karnaughovy mapy"

Otto Beránek
před 7 lety
Počet zobrazení:

1 3.1 Zadáí: 3. Sekvečí obvody 1. Navrhěte a realizujte obvod geerující zadaou sekveci. Postupujte ásledově: a) Vytvořte vývojovou tabulku pro zadaou sekveci b) Miimalizujte budící fukce pomocí Karaughovy mapy c) Podle miimalizovaých fukcí proveďte ávrh schématu zapojeí d) Obvod sestavte a laboratorím přípravku pomocí J-K klopých obvodů (apř. itegrovaý obvod 74112). Zadaou sekveci zobrazte a displeji. Zadaá sekvece: 2. Navrhěte a realizujte sychroí čítač modulo vpřed ebo vzad podle zadáí. ( = 2 4) Postupujte ásledově: a) Vytvořte vývojovou tabulku pro zadaou sekveci b) Miimalizujte budící fukce pomocí Karaughovy mapy c) Podle miimalizovaých fukcí proveďte ávrh schématu zapojeí d) Obvod sestavte a laboratorím přípravku pomocí D klopých obvodů (apř. itegrovaý obvod 7474). K ověřeí správosti ávrhu připojte a výstup čítače display. Osciloskopem zazameejte časové průběhy a výstupu čítače a popište je. = vpřed/vzad 3.2 Teoretický rozbor: Sekvečí logický obvod Sekvečí logický obvod je slože z kombiačího obvodu a paměti. U těchto obvodů hodota výstupí proměé závisí a kombiaci vstupích proměých a a předchozím stavu obvodu. U sekvečích obvodů tedy stejé hodoty vstupích proměých přivedeé a vstup obvodu evyvolávají vždy stejou odezvu a výstupu obvodu. Sekvečí obvody jsou apř. klopé obvody, posuvé registry, čítače. Klopé obvody Klopé obvody jsou základí sekvečí obvody, které se používají jako paměťové čley v sekvečích obvodech, ebo jako samostaté fukčí bloky, apř. v posuvých registrech, v čítačích, statických pamětech apod. Úkolem klopých obvodů je zazameat přítomost přechodé iformace a uchovat teto stav i tehdy, když iformace zmizí. Klopé obvody jsou tedy elemetárí paměti. Jejich výstupí stavy se měí skokem mezi dvěma hodotami logických úroví. Klopý obvod D Klopý obvod D je zdokoaleím obvodu R-S a odstraňuje zakázaý vstupí stav. Oproti RS se teto klopý obvod vyrábí pouze v sychroí variatě. Klopý obvod D je říze vzestupou hraou. Chováí obvodu je popsáo tabulkou přechodů Tab. 3. Logická fukce klopého obvodu D: D stav před příchodem hodiového sigálu +1 stav po příchodu hodiového sigálu = Q +1, kde: Lze tedy říci, že klopý obvod D zpožďuje vstupí logický sigál o jede takt. 8

2 Klopý obvod J-K Klopý obvod J-K je zdokoaleím obvodu R-S a odstraňuje zakázaý vstupí stav. Oproti RS se teto klopý obvod vyrábí pouze v sychroí variatě. Klopý obvod J-K je říze vzestupou hraou. Pokud ejsou ěkteré vstupy využity, mohou se buď spojit s použitými, ebo vstupy J s výstupem Q a vstupy K s výstupem Q, případě všechy s hodiovým vstupem. Tím se je zásobí vitří spoje v klopém obvodu. Chováí obvodu je popsáo tabulkou přechodů Tab. 3. Logická fukce klopého obvodu J-K: Q+1 = J Q + K Q, kde: stav před příchodem hodiového sigálu +1 stav po příchodu hodiového sigálu J stav a vstupu J před příchodem hodiového sigálu K stav a vstupu K před příchodem hodiového sigálu Q stav a výstupu klopého obvodu před příchodem hodiového sigálu stav a výstupu klopého obvodu po příchodu hodiového sigálu Q +1 Tabulka přechodů Chováí základích klopých obvodů je možé s výhodou popsat tabulkou přechodů, zázorěou v Tab. 3. Tato tabulka se používá při sytéze sekvečích logických obvodů, kdy porováváme přechody mezi vitřími stavy ve vývojové tabulce s přechody zvoleého klopého obvodu. V levém sloupci Tab. 3 jsou uvedey přechody mezi vitřími stavy jedotlivých klopých obvodů a v ásledujících sloupcích hodoty příslušých budicích vstupů, které teto přechod zabezpečí. výstup budící vstupy Q Q +1 D J K R S x x x 1 1 x x x Tab. 3 Tabulka přechodů základích klopých obvodů Návrh obvodu pro geerováí sekvece Návrh si ukážeme a příkladu: - je dáa sekvece: Vytvořeí vývojové tabulky Do vývojové tabulky zapíšeme stav výstupů Q a podle daé sekvece určíme ásledující stav Q +1. Jedotlivé přechody Q Q + 1 jsou: 1 7, 3 1, 5 3, 7 5. Poté podle tabulky přechodů klopého obvodu J-K (Tab. 3) určíme budící fukce jedotlivých vstupů. Např. přechod výstupu Q 2 (pro S = 1) z 1 zajistí budící fukce J = 1 a K = X tedy libovolý stav. Výstupy Q Výstupy Q +1 Vstupy S Q 2 Q 1 Q Q 2 Q 1 Q J 2 K 2 J 1 K 1 J K X 1 X X X X 1 X X 1 1 X X X X 1 X Tab. 4 Vývojová tabulka sekvečího logického obvodu (zadaé sekvece) 9

3 Miimalizace pomocí Karaughovy mapy Nyí pomocí Karaughových map určíme logickou fukci pro jedotlivé vstupy. Mapu vyplíme podle stavových idexů S, apř. tak, jak je a Obr. 12. Prázdá políčka vyplíme X, což je libovolá hodota 1 ebo. Obr. 12 Karaughova mapa - pořadí stavových idexů a) mapa 2x2, b) mapa 2x4 Obr. 13 Karaughovy mapy pro jedotlivé vstupy klopých obvodů J-K Z Karaughových map a Obr. 13 můžeme vyčíst logické fukce pro jedotlivé vstupy, které jsou: J 2 = Q 1, J 1 = 1, J = 1, K 2 = Q1, K 1 = 1, K = Q Podle miimalizovaých fukcí můžeme sestavit schéma zapojeí: Obr. 14 Schéma zapojeí sekvečího obvodu pro daou sekveci Připojeí displeje k obvodu Jedotlivé výstupy klopých obvodů připojíme a vstup BCD dekodéru (Q a A, Q 1 a B, atd ). Nepoužité vstupy BCD dekodéru musíme uzemit, jiak se chovají jako by a ich byla log. 1. 1

4 Čítače impulsů Čítač je sekvečí logický obvod složeý z klopých obvodů typu J-K, T ebo D, který čítá impulsy přivedeé a jeho vstup. Čítače můžeme podle pricipu čiosti rozdělit a asychroí a sychroí. U asychroího čítače je výstup každého klopého obvodu propoje se vstupem obvodu ásledujícího a překlápěí jedotlivých klopých obvodů se uskutečňuje postupě s hodiovými impulsy přivedeými a jeho vstup. Sychroí čítače překlápějí všechy klopé obvody aráz a edochází tak u ich jako u asychroích čítačů k časovému zpožděí. Návrh čítače modulo Sychroí čítače jsou avrhováy stejým způsobem jako sychroí sekvečí obvody. Blokové schéma sychroího čítače je a Obr. 15 a je charakteristické tím, že každý paměťový čle má budící fukci realizovaou kombiačím obvodem. Obr. 15 Blokové schéma sychroího čítače [x] Návrh si ukážeme a sychroím čítači vzad modulo 6 Vytvořeí vývojové tabulky Vývojovou tabulku vytvoříme tak, jako v předešlém příkladě. Do vývojové tabulky zapíšeme stav výstupů Q a podle požadovaého čítače určíme ásledující stav Q +1. Poté podle tabulky přechodů klopého obvodu D (Tab. 3) určíme budící fukce jedotlivých vstupů. Např. přechod výstupu Q 2 z 1 zajistí budící fukce D = 1. Výstupy Q Výstupy Q +1 Vstupy S Q 2 Q 1 Q Q 2 Q 1 Q D 2 D 1 D Tab. 5 Vývojová tabulka sekvečího logického obvodu (čítače modulo 6) Miimalizace pomocí Karaughovy mapy Nyí pomocí Karaughových map určíme logickou fukci pro jedotlivé vstupy. Mapu vyplíme podle stavových idexů S, apř. tak, jak je a Obr. 12. Prázdá políčka vyplíme X, což je libovolá hodota 1 ebo. 11

5 Obr. 16 Karaughovy mapy pro jedotlivé vstupy klopých obvodů J-K Z Karaughových map a Obr. 16 můžeme vyčíst logické fukce pro jedotlivé vstupy, které jsou: D2 = Q Q1 Q2 + Q Q2, D1 = Q Q1 + Q Q2, D = Q Podle miimalizovaých fukcí můžeme sestavit schéma zapojeí: Obr. 17 Schéma zapojeí sychroího čítače vzad modulo 6 IO (2x klopý obvod J-K) IO 7474 (2x klopý obvod D) Tyto klopé obvody mají avíc asychroí vstupy R a S. Sychroí provoz těchto klopých obvodů je možý pouze v případě, že R = S = 1. Při logickém sigálu a asychroích vstupech R = a S = 1 se výstup klopého obvodu astaví a. Při R = 1 a S = se výstup klopého obvodu astaví a 1. Stav R = S = eí dovole. Obr. 18 a)zapojeí vývodů IO 74112, b) Zapojeí vývodů IO

Podobné dokumenty

Sekvenční logické obvody(lso)

Sekvenční logické obvody(lso) Sekvečí logické obvody(lso) 1. Logické sekvečí obvody, tzv. paměťové čley, jsou obvody u kterých výstupí stavy ezávisí je a okamžitých hodotách vstupích sigálů, ale jsou závislé i a předcházejících hodotách