Ústav radioelektroniky

Rozměr: px
Začít zobrazení ze stránky:

Download "Ústav radioelektroniky"

Transkript

1 Ústav radioelektroniky Vysoké učení technické v Brně Komunikace zařízení po sběrnici Mikroprocesorová technika, přednáška č. 3 Ing. Frýza Tomáš, Ph.D. 10. října 2007

2 Obsah přednášky Základní pojmy a terminologie z mikroprocesorové techniky Obecné časové průběhy Obvody s tří-stavovým výstupem Komunikace po sběrnici Adresní, datová a řídicí sběrnice Bloková struktura řady 51, AVR Ukázka programu v JSA a v C pro ATmega16 Ovládání vstupně/výstupního portu Zdroje informací Otázky a příklady k procvičení

3 Obsah přednášky Základní pojmy a terminologie z mikroprocesorové techniky Obecné časové průběhy Obvody s tří-stavovým výstupem Komunikace po sběrnici Adresní, datová a řídicí sběrnice Bloková struktura řady 51, AVR Ukázka programu v JSA a v C pro ATmega16 Ovládání vstupně/výstupního portu Zdroje informací Otázky a příklady k procvičení

4 Základní pojmy mikroprocesorové techniky Bit zkratka Binary Digit, tj. jeden symbol v binární soustavě Jednotka b. Např. 8b, Nastavení hodnoty bitu (set bit) hodnota bitu = 1 (vysoká úroveň), Nulování hodnoty bitu (clear bit) hodnota bitu = 0 (nízká úroveň). Pamět ová buňka zařízení nebo elektrický obvod pro uchování hodnoty 1 bitu (klopný obvod, stav tranzistoru, jeden spot na CD, magnetický náboj,...). Pamět ové slovo množina pamět ových buněk určité velikosti (registr z osmi klopných obvodů,...); typická velikost od 4 do 64 bitů. Pamět součástka, umožňující uložení programu nebo dat v binární podobě. Soubor určitého počtu pamět ových slov.

5 Základní pojmy mikroprocesorové techniky Registr skupina pamět ových buněk k uložení binární informace. Snazší/rychlejší přístup než u ostatních pamět ových slov. Šířka registru - počet bitů v registru. Registrový pár dvojice registrů. Pin vodič vyvedený vně součástky. Port skupina pinů (nejčastěji 8), umožňující vstupně/výstupní komunikaci mikrokontroléru s okoĺım. Sběrnice skupina vodičů umožňující propojení vstupů a výstupů několika zařízení, registrů, apod.

6 Základní pojmy a terminologie Jednotka B. Byte [bajt] slovo o šířce 8 bitů; jedno z nejpoužívanějších pamět ových slov v mikroprocesorové technice Např. 16B, Nibl [nibl] slovo o šířce 4 bitů; polovina bytu; dříve hojně využíváno. MSB (Most Significant Bit/Byte) - nejvýznamnější bit/byte. LSB (Least Significant Bit/Byte) - nejméně významný bit/byte. Pamět ová kapacita celkový počet bitů v paměti, nebo v systému. Udává se ve tvaru počet slov šířka slova Např. 8k 16, 1k 8, Pozn.: Pracujeme ve dvojkové soustavě, proto 1k [kilo] = 2 10 = (pozor: 1k 1 000), 1M [mega] = 2 20 = , 1G [giga] = 2 30 =

7 Základní pojmy a terminologie Příklad Co představuje zápis pamět ové kapacity ? Řešení Počet slov = (4k), Šířka slova, tj. počet bitů na slovo = 20b. Příklad Necht je pamět ová kapacita vyjádřena hodnotou 2k x 8 a) Kolik slov obsahuje tato součástka? (2 048), b) Jaká je šířka jednoho slova? (8 bitů), c) Jaký je celkový počet bitů v pamět ové součástce? ( = bitů).

8 Základní pojmy a terminologie, paměti Adresa index, který identifikuje pozici slova v paměti; každé slovo má unikátní adresu; nejčastěji se udává v šestnáctkové soustavě (prefix 0x nebo $). Čtení z paměti (anglicky fetch) operace, při které je binární slovo (např. slovo 10 na obrázku) vyzvednuto z konkrétní adresy v paměti (0x0a) a přeneseno na jiné místo. Zápis do paměti (anglicky store) operace, při které je nové slovo (např. slovo 1 na obrázku) přeneseno na konkrétní pozici v paměti (0x01); původní informace je ztracena. Obrázek: Uspořádání paměti

9 Ukázka adresování pamět ového slova Ukázka adresování 8bitového slova pomocí 16bitové adresy. MSB tvoří vyšší byte adresy, LSB tvoří nižší byte adresy MSB: $2a, LSB: $73. Všechna pamět ová slova jsou stejně široká. Adresovaná data $17. Obrázek: Adresování pamět ového slova

10 Obsah přednášky Základní pojmy a terminologie z mikroprocesorové techniky Obecné časové průběhy Obvody s tří-stavovým výstupem Komunikace po sběrnici Adresní, datová a řídicí sběrnice Bloková struktura řady 51, AVR Ukázka programu v JSA a v C pro ATmega16 Ovládání vstupně/výstupního portu Zdroje informací Otázky a příklady k procvičení

11 Časové průběhy obecně Časové průběhy (diagramy) jsou základním nástrojem pro pochopení funkce číslicových systémů a pro kontrolu správné činnosti při návrhu. Diagramy znázorňují změnu vybraných signálů v čase, i případné závislosti mezi změnami jednotlivých signálů. Ukázka: Časové průběhy vstupů a výstupů převodníku 3bitového čísla na kód 7segmentového displeje. Svislý marker na obrázku Vstup = 3 Výstup = pouze signály F a E na vysoké úrovni, tj. nesvítí. Obrázek: Průběhy převodníku kódu

12 Základní časové diagramy Přehled základních situací Systémy s tří-stavovým výstupem mohou nabývat stavů: L (v okoĺı 0V), H (v okoĺı napájecího napětí) a vysoká impedance, Přechody signálů z nízké do vysoké úrovně (L H) a naopak, Přechod svazku paralelních signálů (sběrnice) z jednoho stavu do druhého (úspornější způsob zobrazení několika vodičů), Signál ve stavu vysoké impedance (plovoucí signál).

13 Základní časové diagramy, pokračování Přehled základních situací, pokračování Paralelní signály ve stavu vysoké impedance, Změna stavu jednoho signálu může způsobit přechod jiného signálu(ů); viz. obr. přechod L H způsobil přechod H L jiného signálu, typickým příkladem jsou obvody řízené hranou, Více než jedna podmínka může způsobit změnu stavu na sběrnici; viz. obr. výstup 3bitového čítače reaguje na hodinový signál i na signál určující směr čítání.

14 Obsah přednášky Základní pojmy a terminologie z mikroprocesorové techniky Obecné časové průběhy Obvody s tří-stavovým výstupem Komunikace po sběrnici Adresní, datová a řídicí sběrnice Bloková struktura řady 51, AVR Ukázka programu v JSA a v C pro ATmega16 Ovládání vstupně/výstupního portu Zdroje informací Otázky a příklady k procvičení

15 Komunikace mezi zařízeními Typická komunikace uvnitř mikrokontroléru, ale i mezi mikrokontrolérem a zařízeními probíhá po paralelním vedení, tj. po sběrnici (u 8bitových systémů tvořena zpravidla 8 vodiči). Všechna zařízení obsahují 8bitový vstupně/výstupní port, pomocí něhož jsou připojena na jedinou skupinu vodičů sběrnici. Nejedná se tedy o spojení point-point. Aby byly eliminovány kolize na sběrnici, kdy několik zařízení vysílá současně stav na sběrnici je dán kombinací více signálů; data jsou nečitelná se používají systémy s tří-stavovými výstupy, příp. oddělovací bufery s třístavovým výstupem. Tří-stavový výstup je řízen povolovacím vstupem (Enable), který zajistí aktivaci vždy jen jednoho zařízení, výstupy ostatních jsou ve stavu vysoké impedance.

16 Tří-stavový výstup Výstupy obsahují kromě stavu HIGH a LOW také stav vysoké impedance. Řízení režimu pomocí řídicího signálu ENABLE (E). Ukázka: Symbolická značka části tří-stavového buferu 74HC125 (Philips) Pouzdro obsahuje celkem 4 takové buňky, Trojúhelníček znamená tří-stavový výstup, Malé kolečko u řídicího vstupu E informuje, že aktivní úroveň je nízká, Některé 3stavové bufery mají aktivní úroveň vysokou (74HC126), příp. invertují výstupní hodnotu. Obrázek: Symbolická značka tří-stavového buferu 74HC125

17 Tří-stavový výstup, pokračování Popis činnosti E = 1; výstup ve stavu vysoké impedance výstup se chová jakoby fyzicky odpojený od sběrnice, E = 0; bufer pracuje v normálním režimu, tj. výstup X je napět ový ekvivalent vstupu A. Tří-stavové obvody jsou již obsaženy v klopných obvodech, registrech, pamět ových součástkách, a téměř ve všech mikrokontrolérech.

18 Tří-stavový výstup, dokončení Tří-stavové bufery se často používají k připojení několika zařízení/signálů ke sběrnici. Obrázek: Tři odlišné bufery pro signály A, B a C V případě vysílání více zařízení, dojde ke kolizi na sběrnici (nežádoucí). Řídicí signály EN musí zajistit, aby ke sběrnici bylo připojeno jen jedno zařízení.

19 Obsah přednášky Základní pojmy a terminologie z mikroprocesorové techniky Obecné časové průběhy Obvody s tří-stavovým výstupem Komunikace po sběrnici Adresní, datová a řídicí sběrnice Bloková struktura řady 51, AVR Ukázka programu v JSA a v C pro ATmega16 Ovládání vstupně/výstupního portu Zdroje informací Otázky a příklady k procvičení

20 Paralelní přenos dat mezi registry Registry hrají významnou úlohu v mikroprocesorové technice. Ze softwarového pohledu je mikrokontrolér systémem registrů, mezi kterými je binární informace přesunována a zpracovávána. Existují dva způsoby přesunu dat mezi registry Paralelní, Sériový. Obrázek: Paralelní přenos dat Ukázka: Dvojice 3bitových registrů X a Y, které jsou tvořeny klopnými obvody typu D, řízených hranou. Přesun dat je řízen hodinovým signálem CLK.

21 Paralelní a sériový přenos dat mezi registry Symbolický zápis přenosu dat: [X] [Y] (přesun obsahu registru X do registru Y). Hodinový pulz aplikován na vstupy CLK způsobí přesun dat z výstupů X 2, X 1, X 0 (vstupy D Y ) na výstupy Y 2, Y 1, Y 0. Jedná se o paralelní přesun, protože celý obsah registru X se překopíruje do Y najednou (pomocí jedné hrany řídicího signálu). Ukázka: Sériový přenos dat prostřednictvím 3bitového posuvného registru (klopné obvody typu JK, řízené hranou). Obrázek: Posuvný (shift) registr

22 Sériový přenos dat mezi registry Obrázek: Sériový přenos dat Při aktivní hraně signálu CLK jsou hodnoty vstupních signálů klopných obvodů překopírovány na výstupy (tj. na vstupy obvodů vpravo). Data z výstupu posledního KO jsou ztracena. Sériový přenos vyžaduje více času (jeden bit vyžaduje jeden pulz), ale méně vodičů.

23 Sériový přenos dat mezi registry, příklad Příklad Přenos dat [X] [Y]; necht [X]=101, [Y]=011 a S = 0 Řešení 1. pulz: [X]=010, [Y]= pulz: [X]=001, [Y]= pulz: [X]=000, [Y]=101 Tabulka: Postupné posouvání dat S X 2 X 1 X 0 Y 2 Y 1 Y před 1. pulzem po 1. pulzu po 2. pulzu po 3. pulzu

24 Komunikace mezi zařízeními Příklad Jakým způsobem zajistit bezpečný přenos dat ze zařízení č. 2 do řídicí jednotky? (Necht řídicí jednotka v tomto případě shromažd uje informace od jednotlivých zařízení). Příklad Jaké napět ové úrovně budou na datové sběrnici v případě, že všechny zařízení budou ve stavu vysoké impedance? Obrázek: Komunikace po sběrnici

25 Příklad přenosu dat po sběrnici Příklad zapojení tří 4bitových registrů (4bitový 3stavový klopný obvod typu D) na 4bitovou sběrnici, tvořenou vodiči DB 3 -DB 0. Registry obsahují tři řídicí signály IE (Input Enable) nízká úroveň aktivuje vstupní obvody, OE (Output Enable) nízká úroveň aktivuje výstupní obvody, CLK hodinový signál. Příklad Zajistěte přenos dat z registru B do registru A, [B] [A]. Necht [B] = Obrázek: 4bitové registry 74173

26 Příklad přenosu dat po sběrnici, řešení Řešení Výstupy Pouze registr B musí mít aktivní výstupní obvody, tj. OE A = 1, OE C = 1, OE B = 0, Obsah registru B je tím zapsán na datovou sběrnici. Vstupy Pouze registr A musí mít aktivní vstupní obvody, tj. IEA = 0, IE B = 1, IE C = 1. Následující aktivní hrana hodinového signálu zajistí přenos (přečtení) dat ze sběrnice do klopných obvodů registru A. Přenos dat je tedy zajištěn generováním korektní posloupností řídicích signálů zajišt uje řídicí jednotka.

27 Příklad přenosu dat po sběrnici, řešení Řešení Platná data jsou v registru A přeneseny v časovém intervalu t 1 t 2. Příklad Proč je aktivní úroveň řídicích signálů v nízké úrovni? Obrázek: Časové průběhy

28 Rozšíření sběrnice Běžně se používá větší počet registrů než 3. Obecně lze na sběrnici připojit libovolný počet registrů. Zvyšuje se tím ale počet řídicích signálů OE, IE a vstupně/výstupních vodičů. Obdobně jako u 4bitové sběrnice fungují sběrnice 8bitové, 16bitové, nebo 32bitové. Zobecněný princip Jeden registr (zařízení) má aktivovány výstupní obvody a zapisuje data na sběrnici, Jiný registr (zařízení) má aktivovány vstupní obvody, čímž může data ze sběrnice číst, Při aktivní hraně hodinového signálu dojde k zápisu dat do registru.

29 Rozšíření sběrnice, pokračování Šířka sběrnice (počet vodičů) je dána šířkou datového slova, přenášeného v systému. 8bitové slovo 8 vodičů, 16bitové slovo 16 vodičů,... Některé systémy obsahují kombinací několika různě-širokých sběrnic. Počet zařízení, připojených na sběrnici je rozdílný případ od případu. Závisí na velikosti paměti systému a na počtu vstupních a výstupních zařízeních, které musí s CPU komunikovat po sběrnici. Všechna zařízení musí být připojena přes 3stavové bufery Některá zařízení tyto bufery již obsahují přímo na čipu, např. registry (viz. výše), Ostatní zařízení musí být ke sběrnici připojeny přes tzv. řadič sběrnice (bus driver).

30 Řadič sběrnice Řadič sběrnice obsahuje 3stavový výstup s velmi nízkou výstupní impedancí, což způsobuje rychlé nabíjení a vybíjení celkové kapacitní reaktance (odpor) sběrnice krátké doby přechodu. (Řadič sběrnice tedy nezhoršuje doby přechodu.) Kapacitní odpor je tvořen kumulací parazitních kapacitancí všech vstupů a výstupů, připojených ke sběrnici a může zhoršit doby přechodu. Příklad řadiče sběrnice 8bitový 74HC541.

31 Využití řadiče sběrnice Připojení výstupu 8bitového A/D převodníku k datové sběrnici pomocí 74HC541. Tabulka: Funkční tabulka OE 1 OE 0 A n Y n X X Z X 1 X Z Obrázek: Řadič sběrnice

32 Zjednodušená reprezentace časových průběhů Časové průběhy jednotlivých signálů na sběrnici lze z důvodu přehlednosti zápisu sdružit do jediného průběhu výhodné u systémů s 8, 16, nebo s 32 vodiči. Ukázka: Přenos dat ze zařízení B do A, viz. předešlý případ [B]=1100 OEB = 0; IE A = 0, Ostatní řídicí vstupy/výstupy nejsou zakresleny. Platná data na sběrnici v době trvání aktivní úrovně hodinového impulsu (interval t 2 t 1 ). Neplatná data v intervalech t 1 t 0 a t 3 t 2. Obrázek: Zjednodušené časové průběhy

33 Zjednodušená reprezentace sběrnic Z důvodu připojení velkého množství zařízení ke sběrnici se používá zjednodušené znázornění vodičů ve schématech Pomocí širokých šipek; číslo v [ ] znázorňuje šířku registrů/počet připojených vodičů, Pomocí jediného vodiče (fyzicky nespojeno) s indikovanou šířkou (počtem bitů) \4. Obrázek: 4bitový registr a MCU ATtiny11 Obrázek: Zjednodušené znázornění sběrnice

34 Obousměrná sběrnice Uvažovaný obvod (registr 74173) má vstupy i výstupy napojené na shodný vodič datové sběrnice, např. vstupní signál D C0 je propojen s výstupem O C0 přes vodič DB 0 (neplatí při použití řadiče sběrnice) DC0 vstup č. nula registru C, OC0 výstup č. nula registru C. Z důvodu snížení počtu pinů, bylo vyvinuto uspořádání s propojením vstupů a výstupů uvnitř integrovaných obvodů. Každý pin (I 0 /O 0 až I n /O n ) může pracovat jako vstupní nebo výstupní v závislosti na řídicích signálech. Proto jsou piny I/O nazývány jako obousměrné datové linky. Mnoho pamět ových obvodů a mikroprocesorů samozřejmě umožňuje obousměrný přenos.

35 Obousměrná sběrnice Obrázek: Propojení I/O pinů uvnitř obvodu

36 Adresní, datová, řídicí sběrnice V mikroprocesorových systémech se obecně vyskytují tři typy sběrnic. Adresní sběrnice: přenáší n-bitovou adresu z mikroprocesoru do paměti Mikrokontroléry AVR obsahují 16bitovou adresní sběrnici, tj. mohou adresovat 2 16 = pozic v paměti nebo ve vstupně/výstupním zařízení, Čtení/zápis z/do paměti musí být doprovázen příslušným řídicím signálem. Datová sběrnice: obousměrná 8bitová sběrnice (u 8bitových systémů) pro přenos dat do/z paměti. Datová sběrnice nemusí obsahovat jen data, ale také instrukce, které mají být vykonány (viz. další přednášky).

37 Adresní, datová, řídicí sběrnice Řídicí sběrnice je skupina všech časovacích a řídicích signálů, nutných pro korektní synchronizaci operací mikroprocesoru s ostatními součástmi systému. Některé řídicí signály jsou výstupem mikroprocesoru a některé jsou vstupy od I/O zařízení. Počet a typ signálů se liší, Mezi základní signály patří READ/WRITE, generovaný mikroprocesorem a obsahují ho všechny mikroprocesory (příp. jeho ekvivalent), Signál Enable. Obrázek: Zjednodušené blokové schéma MCU typu AVR

38 Obsah přednášky Základní pojmy a terminologie z mikroprocesorové techniky Obecné časové průběhy Obvody s tří-stavovým výstupem Komunikace po sběrnici Adresní, datová a řídicí sběrnice Bloková struktura řady 51, AVR Ukázka programu v JSA a v C pro ATmega16 Ovládání vstupně/výstupního portu Zdroje informací Otázky a příklady k procvičení

39 Bloková struktura mikrokontroléru řady 51 (MCS 51) Obrázek: Zjednodušené blokové schéma mikrokontroléru řady 51

40 Bloková struktura mikrokontroléru řady 51 (MCS 51) Časovací a řídicí jednotka Instrukční registr - místo uložení instrukce z paměti, která se má dekódovat a vykonat, Řídicí signály: P SEN Program store enable - k připojení s OE pinem externí paměti, ALE Address latch enable - demultiplexování adresy/dat z externí paměti (port 0), EA External access - možnost uložení programu v externí paměti, RST - resetovací vstup, Zdroj hodinového signálu. Aritmeticko/logická jednotka ALU - výkon všech aritmetických a logických operací. Registr B, akumulátor ACC, příznakový registr PSW Processor status word.

41 Bloková struktura mikrokontroléru řady 51 (MCS 51) 4 banky po osmi pracovních registrech (R0-R7). Programová, datová pamět RAM, EPROM/ROM. Přerušení s definovanou prioritou, full-duplexní sériový port, 8/16bitový čítač/časovač. Ukazatel na zásobník Stack pointer Obsahuje adresu vrcholu zásobníku (zásobník - ukládání návratových adres). 16bitový programový čítač Program counter Obsahuje adresu aktuálně vykonávané instrukce. 16bitový Data pointer DPTR 4 obousměrné 8bitové porty P0-P3. Další možné vybavení: ADC, DAC, komparátor, watchdog, PWM, I2C,...

42 Bloková struktura mikrokontroléru řady AVR (ATtiny11) Obrázek: Zjednodušené blokové schéma mikrokontroléru ATtiny11

43 Bloková struktura mikrokontroléru řady AVR (ATtiny11) 32 8bitových registrů pro běžné použití General purpose registers GPIO Registrový pár Z (r31-r30) pro nepřímé adresování. Hardwarový zásobník Hardware stack. Program uložen v paměti typu Flash. Kontrolní registr mikrokontroléru MCU control register. Příznakový registr mikrokontroléru MCU status register.

44 Obsah přednášky Základní pojmy a terminologie z mikroprocesorové techniky Obecné časové průběhy Obvody s tří-stavovým výstupem Komunikace po sběrnici Adresní, datová a řídicí sběrnice Bloková struktura řady 51, AVR Ukázka programu v JSA a v C pro ATmega16 Ovládání vstupně/výstupního portu Zdroje informací Otázky a příklady k procvičení

45 Ukázka programu v JSA pro ATmega16 I/O port Použité registry r16 - jeden z 32 8bitových registrů pro obecné použití, ddrb (PortB Data Direction Register) - určuje směr komunikace jednotlivých pinů portu B. 0 vstupní pin, 1 výstupní pin, portb - obsahuje data pro výstupní piny portu B. Význam použitých instrukcí ser temp do registru temp (r16) ulož osmibitovou konstantu 0xff (255 dek.), out ddrb,temp do registru ddrb zkopíruj obsah registru temp celý port b bude výstupní, out portb,temp do registru portb zkopíruj obsah registru temp, dec temp od obsahu registru temp odečti jedničku, rjmp loop skoč na návěstí loop. Velikost výsledného kódu je 12 B, tj. 0,1% paměti Flash mikrokontroléru ATmega16.

46 Ukázka programu v JSA pro ATmega16 I/O port.include <m16def.inc>.def temp = r16.org 0x0000 rjmp reset reset: ser temp out ddrb,temp loop: out portb,temp dec temp rjmp loop ; definiční soubor pro mikrokontrolér ATmega16 ; konstanta temp nahrazuje registr r16 ; ulož následující kód od adresy 0x0000 ; skok na návěští reset ; nastav všechny bity v registru temp ; temp = 0xff = 0b ; ulož obsah temp do směrového registru pro port b ; port b == výstupní ; pošli obsah temp na výstup portu b ; odečti jedničku od obsahu temp ; skok na návěští loop, tj. nekonečná smyčka

47 Ukázka programu v jazyce C pro ATmega16 I/O port Identická aplikace v jazyce C. Konkrétní typ mikrokontroléru (např. ATmega16) je definován v prostředí AVR Studio a předán překladači jako jeden z parametrů. Soubor io.h obsahuje názvy a adresy všech registrů a periféríı. Jména registrů jsou zde definovány velkými písmeny. Některé formy zápisu nekonečných (tj. vždy pravdivých) smyček v jazyce C while( 1 ) { } for( ;; ) { } Zkrácený zápis aritmetické operace PORTB-- je totožný se zápisem PORTB=PORTB-1. Program napsán pro překladač AVR-GCC! Pro jiné překladače může být nečitelný. Velikost výsledného kódu je 174 B (1,1% paměti ATmega16).

48 Ukázka programu v jazyce C pro ATmega16 I/O port #include "avr\io.h" int main( void ) { DDRB = 0xff ; PORTB = 0xff ; while( 1 ) PORTB-- ; } // vložení definičního souboru pro mikrokontroléry AVR, // který je uložen v adresáři avr // hlavní funkce aplikace // do směrového registru pro port b ulož konstantu // 0xff <=> port b bude výstupní // pošli konstantu 0xff na port b // nekonečná smyčka // odečti jedničku od obsahu portu b Příklad Jak prakticky ověřit správnou funkcí programu?

49 Obsah přednášky Základní pojmy a terminologie z mikroprocesorové techniky Obecné časové průběhy Obvody s tří-stavovým výstupem Komunikace po sběrnici Adresní, datová a řídicí sběrnice Bloková struktura řady 51, AVR Ukázka programu v JSA a v C pro ATmega16 Ovládání vstupně/výstupního portu Zdroje informací Otázky a příklady k procvičení

50 Zdroje informací Váňa, V. Mikrokontroléry ATMEL AVR; popis procesorů a instrukční soubor. Ben technická literatura, Praha, 2003, ISBN Gadre, D.V. Programming and Customizing the Avr Microcontroller. McGraw-Hill, New York (USA), 2001, ISBN X. Tocci, R.J. Microprocessors and Microcomputers. Prentice Hall, New Jersey (USA), 2003, ISBN

51 Zdroje informací Barnett, R., O Cull, L., Cox, S. Embedded C Programming and the Atmel AVR, 2e. Thomson Delmar Learning, New York (USA), 2006, ISBN Intel. Oficiální stránky firmy Intel, (říjen 2007).

52 Obsah přednášky Základní pojmy a terminologie z mikroprocesorové techniky Obecné časové průběhy Obvody s tří-stavovým výstupem Komunikace po sběrnici Adresní, datová a řídicí sběrnice Bloková struktura řady 51, AVR Ukázka programu v JSA a v C pro ATmega16 Ovládání vstupně/výstupního portu Zdroje informací Otázky a příklady k procvičení

53 Otázky a příklady k procvičení 1. Jaké hodnoty vyjadřuje následující zápis v mikroprocesorové technice 2k =?; 3k =?; 4k =?; 8k =? 2. Uvažujte obvod tří-stavového invertoru. Nakreslete symbolickou značku tohoto obvodu a sestavte funkční tabulku jeho vstupů a výstupu. 3. Navrhněte principiální zapojení obousměrné komunikace dvou 8bitových zařízení s mikrokontrolérem (nakreslete schéma). Naznačte časový diagram všech nutných signálů pro přenos dat po sběrnici a) od 1 zařízení k mikrokontroléru, b) od mikrokontroléru k oběma zařízením (uvažujte 1B slovo pro přenos). 4. 8bitový shift registr X obsahuje data Jaký obsah bude mít tento registr po vykonaných 5 časových pulzech? (Sériový vstup registru periodicky střídá hodnotu 0 a 1.)

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná

Více

Mikrokontroléry. Doplňující text pro POS K. D. 2001

Mikrokontroléry. Doplňující text pro POS K. D. 2001 Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou

Více

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv

Více

Úvod do mobilní robotiky AIL028

Úvod do mobilní robotiky AIL028 md at robotika.cz http://robotika.cz/guide/umor07/cs 11. října 2007 1 Definice Historie Charakteristiky 2 MCU (microcontroller unit) ATmega8 Programování Blikání LEDkou 3 Kdo s kým Seriový port (UART)

Více

Mikroprocesorová technika (BMPT)

Mikroprocesorová technika (BMPT) Mikroprocesorová technika (BMPT) Přednáška č. 10 Číselné soustavy v mikroprocesorové technice Ing. Tomáš Frýza, Ph.D. Obsah přednášky Číselné soustavy v mikroprocesorové technice Dekadická, binární, hexadecimální

Více

SEKVENČNÍ LOGICKÉ OBVODY

SEKVENČNÍ LOGICKÉ OBVODY Sekvenční logický obvod je elektronický obvod složený z logických členů. Sekvenční obvod se skládá ze dvou částí kombinační a paměťové. Abychom mohli určit hodnotu výstupní proměnné, je potřeba u sekvenčních

Více

Řízení IO přenosů DMA řadičem

Řízení IO přenosů DMA řadičem Řízení IO přenosů DMA řadičem Doplňující text pro POT K. D. 2001 DMA řadič Při přímém řízení IO operací procesorem i při použití přerušovacího systému je rychlost přenosu dat mezi IO řadičem a pamětí limitována

Více

Pohled do nitra mikroprocesoru Josef Horálek

Pohled do nitra mikroprocesoru Josef Horálek Pohled do nitra mikroprocesoru Josef Horálek Z čeho vycházíme = Vycházíme z Von Neumannovy architektury = Celý počítač se tak skládá z pěti koncepčních bloků: = Operační paměť = Programový řadič = Aritmeticko-logická

Více

Struktura a architektura počítačů (BI-SAP) 10

Struktura a architektura počítačů (BI-SAP) 10 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 10 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

Bloková struktura mikrokontrolérů Mikroprocesorová technika a embedded systémy

Bloková struktura mikrokontrolérů Mikroprocesorová technika a embedded systémy Ústav radioelektroniky Vysoké učení technické v Brně Bloková struktura mikrokontrolérů Mikroprocesorová technika a embedded systémy Přednáška 1 doc. Ing. Tomáš Frýza, Ph.D. Obsah přednášky Popis a použití

Více

Jednočipové mikropočítače (mikrokontroléry)

Jednočipové mikropočítače (mikrokontroléry) Počítačové systémy Jednočipové mikropočítače (mikrokontroléry) Miroslav Flídr Počítačové systémy LS 2006-1/17- Západočeská univerzita v Plzni Co je mikrokontrolér integrovaný obvod, který je často součástí

Více

Principy komunikace s adaptéry periferních zařízení (PZ)

Principy komunikace s adaptéry periferních zařízení (PZ) Principy komunikace s adaptéry periferních zařízení (PZ) Několik možností kategorizace principů komunikace s externími adaptéry, např.: 1. Podle způsobu adresace registrů, které jsou součástí adaptérů.

Více

Struktura a architektura počítačů (BI-SAP) 7

Struktura a architektura počítačů (BI-SAP) 7 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 7 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

Přednáška A3B38MMP. Bloky mikropočítače vestavné aplikace, dohlížecí obvody. 2015, kat. měření, ČVUT - FEL, Praha J. Fischer

Přednáška A3B38MMP. Bloky mikropočítače vestavné aplikace, dohlížecí obvody. 2015, kat. měření, ČVUT - FEL, Praha J. Fischer Přednáška A3B38MMP Bloky mikropočítače vestavné aplikace, dohlížecí obvody 2015, kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2015, J.Fischer, kat. měření, ČVUT - FEL Praha 1 Hlavní bloky procesoru

Více

Základní uspořádání pamětí MCU

Základní uspořádání pamětí MCU Základní uspořádání pamětí MCU Harwardská architektura. Oddělený adresní prostor kódové a datové. Používané u malých MCU a signálových procesorů. Von Neumannova architektura (Princetonská). Kódová i jsou

Více

Úvod do mobilní robotiky NAIL028

Úvod do mobilní robotiky NAIL028 md at robotika.cz http://robotika.cz/guide/umor08/cs 6. října 2008 1 2 Kdo s kým Seriový port (UART) I2C CAN BUS Podpora jednočipu Jednočip... prostě jenom dráty, čti byte/bit, piš byte/bit moduly : podpora

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy

Více

Systém řízení sběrnice

Systém řízení sběrnice Systém řízení sběrnice Sběrnice je komunikační cesta, která spojuje dvě či více zařízení. V určitý okamžik je možné aby pouze jedno z připojených zařízení vložilo na sběrnici data. Vložená data pak mohou

Více

Profilová část maturitní zkoušky 2014/2015

Profilová část maturitní zkoušky 2014/2015 Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2014/2015 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika

Více

Seznámení s mikropočítačem. Architektura mikropočítače. Instrukce. Paměť. Čítače. Porovnání s AT89C2051

Seznámení s mikropočítačem. Architektura mikropočítače. Instrukce. Paměť. Čítače. Porovnání s AT89C2051 051 Seznámení s mikropočítačem Architektura mikropočítače Instrukce Paměť Čítače Porovnání s AT89C2051 Seznámení s mikropočítačem řady 8051 Mikroprocesor řady 8051 pochází z roku 1980 a je vytvořené firmou

Více

ČEMU ROZUMÍ MIKROPROCESOR?

ČEMU ROZUMÍ MIKROPROCESOR? ČEMU ROZUMÍ MIKROPROCESOR? Čemu rozumí mikroprocesor? Číslo DUM v digitálním archivu školy VY_32_INOVACE_10_01_01 Materiál poskytuje pohled na mikroprocesor, jako na číslicový obvod. Seznamuje se základními

Více

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor: Západočeská univerzita v Plzni Písemná zkouška z předmětu: Zkoušející: Katedra informatiky a výpočetní techniky Počítačová technika KIV/POT Dr. Ing. Karel Dudáček Akademický rok: 2004/05 Datum: Příjmení:

Více

Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni

Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni ělení pamětí Volatilní paměti Nevolatilní paměti Počítačové systémy Vnitřní paměti Miroslav Flídr Počítačové systémy LS 2006-1/11- Západočeská univerzita v Plzni ělení pamětí Volatilní paměti Nevolatilní

Více

MSP 430F1611. Jiří Kašpar. Charakteristika

MSP 430F1611. Jiří Kašpar. Charakteristika MSP 430F1611 Charakteristika Mikroprocesor MSP430F1611 je 16 bitový, RISC struktura s von-neumannovou architekturou. Na mikroprocesor má neuvěřitelně velkou RAM paměť 10KB, 48KB + 256B FLASH paměť. Takže

Více

Vestavné systémy BI-VES Přednáška 5

Vestavné systémy BI-VES Přednáška 5 Vestavné systémy BI-VES Přednáška 5 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011 ZS2010/11 Evropský

Více

Profilová část maturitní zkoušky 2015/2016

Profilová část maturitní zkoušky 2015/2016 Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2015/2016 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika

Více

Základní pojmy. Program: Algoritmus zapsaný v programovacím jazyce, který řeší nějaký konkrétní úkol. Jedná se o posloupnost instrukcí.

Základní pojmy. Program: Algoritmus zapsaný v programovacím jazyce, který řeší nějaký konkrétní úkol. Jedná se o posloupnost instrukcí. Základní pojmy IT, číselné soustavy, logické funkce Základní pojmy Počítač: Stroj na zpracování informací Informace: 1. data, která se strojově zpracovávají 2. vše co nám nebo něčemu podává (popř. předává)

Více

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ. MEIII Paměti konstant

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ. MEIII Paměti konstant Projekt: ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ Téma: MEIII - 1.5 Paměti konstant Obor: Mechanik elektronik Ročník: 3. Zpracoval(a): Jiří Kolář Střední průmyslová škola Uherský Brod, 2010 Projekt je spolufinancován

Více

Procesor z pohledu programátora

Procesor z pohledu programátora Procesor z pohledu programátora Terminologie Procesor (CPU) = řadič + ALU. Mikroprocesor = procesor vyrobený monolitickou technologií na čipu. Mikropočítač = počítač postavený na bázi mikroprocesoru. Mikrokontrolér

Více

Číselné soustavy v mikroprocesorové technice Mikroprocesorová technika a embedded systémy

Číselné soustavy v mikroprocesorové technice Mikroprocesorová technika a embedded systémy Ústav radioelektroniky Vysoké učení technické v Brně Číselné soustavy v mikroprocesorové technice Mikroprocesorová technika a embedded systémy Přednáška 8 doc. Ing. Tomáš Frýza, Ph.D. listopad 2012 Obsah

Více

Registry a čítače část 2

Registry a čítače část 2 Registry a čítače část 2 Vypracoval SOU Ohradní Vladimír Jelínek Aktualizace září 2012 Úvod Registry a čítače jsou častým stavebním blokem v číslicových systémech. Jsou založeny na funkci synchronních

Více

Semestrální práce z předmětu Speciální číslicové systémy X31SCS

Semestrální práce z předmětu Speciální číslicové systémy X31SCS Semestrální práce z předmětu Speciální číslicové systémy X31SCS Katedra obvodů DSP16411 ZPRACOVAL: Roman Holubec Školní rok: 2006/2007 Úvod DSP16411 patří do rodiny DSP16411 rozšiřuje DSP16410 o vyšší

Více

Paměti. Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje

Paměti. Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje Paměti Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje Paměti počítače lze rozdělit do tří základních skupin: registry paměťová místa na čipu procesoru jsou používány

Více

Princip funkce počítače

Princip funkce počítače Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování

Více

Praktické úlohy- 2.oblast zaměření

Praktické úlohy- 2.oblast zaměření Praktické úlohy- 2.oblast zaměření Realizace praktických úloh zaměřených na dovednosti v oblastech: Měření specializovanými přístroji, jejich obsluha a parametrizace; Diagnostika a specifikace závad, měření

Více

5. A/Č převodník s postupnou aproximací

5. A/Č převodník s postupnou aproximací 5. A/Č převodník s postupnou aproximací Otázky k úloze domácí příprava a) Máte sebou USB flash-disc? b) Z jakých obvodů se v principu skládá převodník s postupnou aproximací? c) Proč je v zapojení použit

Více

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010 Přednášky o výpočetní technice Hardware teoreticky Adam Dominec 2010 Rozvržení Historie Procesor Paměť Základní deska přednášky o výpočetní technice Počítací stroje Mechanické počítačky se rozvíjely už

Více

2.8 Procesory. Střední průmyslová škola strojnická Vsetín. Ing. Martin Baričák. Název šablony Název DUMu. Předmět Druh učebního materiálu

2.8 Procesory. Střední průmyslová škola strojnická Vsetín. Ing. Martin Baričák. Název šablony Název DUMu. Předmět Druh učebního materiálu Název školy Číslo projektu Autor Název šablony Název DUMu Tematická oblast Předmět Druh učebního materiálu Anotace Vybavení, pomůcky Ověřeno ve výuce dne, třída Střední průmyslová škola strojnická Vsetín

Více

Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.

Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic. Základní principy konstrukce systémové sběrnice - shrnutí Shrnout základní principy konstrukce a fungování systémových sběrnic. 1 Co je to systémová sběrnice? Systémová sběrnice je prostředek sloužící

Více

Návrh konstrukce odchovny 2. dil

Návrh konstrukce odchovny 2. dil 1 Portál pre odborné publikovanie ISSN 1338-0087 Návrh konstrukce odchovny 2. dil Pikner Michal Elektrotechnika 19.01.2011 V minulem dile jsme si popsali návrh konstrukce odchovny. senzamili jsme se s

Více

Vážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího

Více

PROCESOR. Typy procesorů

PROCESOR. Typy procesorů PROCESOR Procesor je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Primárním úkolem procesoru je řídit činnost ostatních částí počítače včetně

Více

Konfigurace portů u mikrokontrolérů

Konfigurace portů u mikrokontrolérů Konfigurace portů u mikrokontrolérů Porty u MCU Většina vývodů MCU má podle konfigurace některou z více funkcí. K přepnutí funkce dochází většinou automaticky aktivováním příslušné jednotky. Základní konfigurace

Více

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Tomáš Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Zjednodušené schéma systému z základ hardware pro mainframe tvoří: operační pamět - MAIN / REAL STORAGE jeden

Více

PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6, s o f c o s o f c o n.

PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6,   s o f c o s o f c o n. PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT Příručka uživatele Střešovická 49, 162 00 Praha 6, e-mail: s o f c o n @ s o f c o n. c z tel./fax : (02) 20 61 03 48 / (02) 20 18 04 54, http :// w w w. s o f

Více

velikosti vnitřních pamětí? Jaké periferní obvody má na čipu a k čemu slouží? Jaká je minimální sestava mikropočítače z řady 51 pro vestavnou aplikaci

velikosti vnitřních pamětí? Jaké periferní obvody má na čipu a k čemu slouží? Jaká je minimální sestava mikropočítače z řady 51 pro vestavnou aplikaci Některé otázky pro kontrolu připravenosti na test k předmětu MIP a problémové okruhy v l.sem. 2007 Náplní je látka z přednášek a cvičení do termínu testu v rozsahu přednášek, případně příslušného textu

Více

Přerušovací systém s prioritním řetězem

Přerušovací systém s prioritním řetězem Přerušovací systém s prioritním řetězem Doplňující text pro přednášky z POT Úvod Přerušovací systém mikropočítače může být koncipován několika způsoby. Jednou z možností je přerušovací systém s prioritním

Více

Typy a použití klopných obvodů

Typy a použití klopných obvodů Typy a použití klopných obvodů Klopné obvody s hodinovým vstupem mění svůj stav, pokud hodinový vstup má hodnotu =. Přidáním invertoru před hodinový vstup je lze upravit tak, že budou měnit svůj stav tehdy,

Více

Rozšiřující desce s dalšími paralelními porty Rozšiřující desce s motorkem Elektrickém zapojení Principu činnosti Způsobu programování

Rozšiřující desce s dalšími paralelními porty Rozšiřující desce s motorkem Elektrickém zapojení Principu činnosti Způsobu programování 8. Rozšiřující deska Evb_IO a Evb_Motor Čas ke studiu: 2-3 hodiny Cíl Po prostudování tohoto odstavce budete něco vědět o Výklad Rozšiřující desce s dalšími paralelními porty Rozšiřující desce s motorkem

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:

Více

Strojový kód. Instrukce počítače

Strojový kód. Instrukce počítače Strojový kód Strojový kód (Machine code) je program vyjádřený v počítači jako posloupnost instrukcí procesoru (posloupnost bajtů, resp. bitů). Z hlediska uživatele je strojový kód nesrozumitelný, z hlediska

Více

od jaké adresy bude program umístěn? Intel Hex soubor, co to je, z čeho a jak se získá, k čemu slouží? Pseudoinstrukce (direktivy) překladače ORG, SET

od jaké adresy bude program umístěn? Intel Hex soubor, co to je, z čeho a jak se získá, k čemu slouží? Pseudoinstrukce (direktivy) překladače ORG, SET 1) Archiktura procesorů řady 51 Jednočipové mikropočítače řady X51. Jednočipové mikropočítače rodiny X51 - AT89C52, AT89S8252 obvodová struktura, druhy a velikosti paměťových prostorů, velikosti vnitřních

Více

požadovan adované velikosti a vlastností Interpretace adresy POT POT

požadovan adované velikosti a vlastností Interpretace adresy POT POT požadovan adované velikosti a vlastností K.D. - přednášky 1 Interpretace adresy Ve kterémkoliv místě lze adresu rozdělit na číslo bloku a offset uvnitř bloku. Velikost bloku je dána délkou příslušné části

Více

Číselné vyjádření hodnoty. Kolik váží hrouda zlata?

Číselné vyjádření hodnoty. Kolik váží hrouda zlata? Čísla a logika Číselné vyjádření hodnoty Au Kolik váží hrouda zlata? Dekadické vážení Když přidám osmé závaží g, váha se převáží => závaží zase odeberu a začnu přidávat závaží x menší 7 závaží g 2 závaží

Více

Mikrokontrolery. Úvod do obvodů Atmega 328 a PIC16F88

Mikrokontrolery. Úvod do obvodů Atmega 328 a PIC16F88 Mikrokontrolery Úvod do obvodů Atmega 328 a PIC16F88 Texty sestavili Petr Nejedlý a Lukáš Čížek, 4EA, 2013 Vlastnosti a funkce: Atmega 328 Flash 32Kbyte Max. Frequence 20Mhz SRAM 2Kbyte EEPROM 1024 byte

Více

PROTOKOL O LABORATORNÍM CVIČENÍ

PROTOKOL O LABORATORNÍM CVIČENÍ STŘEDNÍ PRŮMYSLOVÁ ŠKOLA V ČESKÝCH BUDĚJOVICÍCH, DUKELSKÁ 13 PROTOKOL O LABORATORNÍM CVIČENÍ Provedl: Jan Kotalík Datum: 3.1. 2010 Číslo: Kontroloval/a Datum: 1. ÚLOHA: Návrh paměti Pořadové číslo žáka:

Více

Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2

Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2 Základy informatiky 2. Přednáška HW Lenka Carr Motyčková February 22, 2011 Základy informatiky 1 February 22, 2011 Základy informatiky 2 February 22, 2011 Základy informatiky 3 February 22, 2011 Základy

Více

V PRAZE Fakulta elektrotechnická Katedra teorie obvodů. Úvod do mikrokontrolérů ATMEL AVR Konkrétn. ATmega. Martin Pokorný 31SCS 2004

V PRAZE Fakulta elektrotechnická Katedra teorie obvodů. Úvod do mikrokontrolérů ATMEL AVR Konkrétn. ATmega. Martin Pokorný 31SCS 2004 ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická Katedra teorie obvodů Úvod do mikrokontrolérů ATMEL AVR Konkrétn tně klonů řady ATmega Martin Pokorný 31SCS 2004 ÚVOD Rodina mikrokontrolérů

Více

Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1

Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1 Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována

Více

Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů )

Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů ) Vysoká škola báňská Technická univerzita Ostrava Fakulta elektrotechniky a informatiky Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů ) Führer Ondřej, FUH002 1. AVR procesory obecně

Více

Použití programovatelného čítače 8253

Použití programovatelného čítače 8253 Použití programovatelného čítače 8253 Zadání 1) Připojte obvod programovatelný čítač- časovač 8253 k mikropočítači 89C52. Pro čtení bude obvod mapován do prostoru vnější programové (CODE) i datové (XDATA)

Více

VÝUKOVÝ MATERIÁL. 3. ročník učebního oboru Elektrikář Přílohy. bez příloh. Identifikační údaje školy

VÝUKOVÝ MATERIÁL. 3. ročník učebního oboru Elektrikář Přílohy. bez příloh. Identifikační údaje školy VÝUKOVÝ MATERIÁL Identifikační údaje školy Číslo projektu Název projektu Číslo a název šablony Autor Tematická oblast Číslo a název materiálu Anotace Vyšší odborná škola a Střední škola, Varnsdorf, příspěvková

Více

Procesory z řady 8051

Procesory z řady 8051 Procesory z řady 8051 A/D a D/A převodníky, komparátory Nízký příkon napájení 3,3V Malá pouzdra pro plošnou montáž Programová Flash OTP-EPROM Redukované nebo rozšířené I/O vývody Jádro 80C51 Kapacita programu

Více

Architektura počítače

Architektura počítače Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích

Více

SHIFTIN sclk, sdata, mode, (data{/ bits} {, data {/ bits},...}) SPIIN sclk, sdata, mode, (data{/ bits} {, data {/ bits},...})

SHIFTIN sclk, sdata, mode, (data{/ bits} {, data {/ bits},...}) SPIIN sclk, sdata, mode, (data{/ bits} {, data {/ bits},...}) shiftin (spiin) Platí pro PICAXE 20X2, 28X1, 28X2, 40X1, 40X2 Syntaxe: SHIFTIN sclk, sdata, mode, (data{/ bits} {, data {/ bits},...}) SPIIN sclk, sdata, mode, (data{/ bits} {, data {/ bits},...}) Sclk

Více

Periferní operace využívající přímý přístup do paměti

Periferní operace využívající přímý přístup do paměti Periferní operace využívající přímý přístup do paměti Základní pojmy Programová obsluha periferní operace řízení této činnosti procesorem. Periferní operace využívající přerušení řízení řadičem přerušení,

Více

Technická kybernetika. Obsah. Klopné obvody: Použití klopných obvodů. Sekvenční funkční diagramy. Programovatelné logické automaty.

Technická kybernetika. Obsah. Klopné obvody: Použití klopných obvodů. Sekvenční funkční diagramy. Programovatelné logické automaty. Akademický rok 2016/2017 Připravil: adim Farana Technická kybernetika Klopné obvody, sekvenční funkční diagramy, programovatelné logické automaty 2 Obsah Klopné obvody:. D. JK. Použití klopných obvodů.

Více

Mikroprocesorová technika a embedded systémy. doc. Ing. Tomáš Frýza, Ph.D.

Mikroprocesorová technika a embedded systémy. doc. Ing. Tomáš Frýza, Ph.D. Ústav radioelektroniky Vysoké učení technické v Brně Polovodičové paměti Mikroprocesorová technika a embedded systémy Přednáška 9 doc. Ing. Tomáš Frýza, Ph.D. listopad 2012 Obsah přednášky Dělení polovodičových

Více

Číslicové obvody základní pojmy

Číslicové obvody základní pojmy Číslicové obvody základní pojmy V číslicové technice se pracuje s fyzikálními veličinami, které lze popsat při určité míře zjednodušení dvěma stavy. Logické stavy binární proměnné nabývají dvou stavů:

Více

Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto

Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Petr

Více

Dekódování adres a návrh paměťového systému

Dekódování adres a návrh paměťového systému Dekódování adres a návrh paměťového systému K.D. 2004 Tento text je určen k doplnění přednášek z předmětu POT. Je zaměřen jen na některé body probírané na přednáškách bez snahy o úplné vysvětlení celé

Více

Čísla, reprezentace, zjednodušené výpočty

Čísla, reprezentace, zjednodušené výpočty Čísla, reprezentace, zjednodušené výpočty Přednáška 4 A3B38MMP kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2014, J.Fischer, ČVUT - FEL, kat. měření 1 Čísla 4 bitová dec bin. hex. 0 0000 0 1 0001

Více

Metody připojování periferií BI-MPP Přednáška 1

Metody připojování periferií BI-MPP Přednáška 1 Metody připojování periferií BI-MPP Přednáška 1 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011

Více

Přerušení na PC. Fakulta informačních technologií VUT v Brně Ústav informatiky a výpočetní techniky. Personální počítače, technická péče cvičení

Přerušení na PC. Fakulta informačních technologií VUT v Brně Ústav informatiky a výpočetní techniky. Personální počítače, technická péče cvičení Fakulta informačních technologií VUT v Brně Ústav informatiky a výpočetní techniky Personální počítače, technická péče cvičení 5 Přerušení na PC Zadání Seznamte se s konstrukcí cvičné zásuvné adaptérové

Více

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií Autor: Tomáš Válek, xvalek02@stud.fit.vutbr.cz Login: xvalek02 Datum: 21.listopadu 2012 Obsah 1 Úvod do rozhraní I 2 C (IIC) 1 2 Popis funkčnosti

Více

Vstupně - výstupní moduly

Vstupně - výstupní moduly Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní

Více

uz80 Embedded Board ver. 1.0 uz80 Vestavná Řídící Deska ver. 1.0

uz80 Embedded Board ver. 1.0 uz80 Vestavná Řídící Deska ver. 1.0 uz80 Embedded Board ver. 1.0 uz80 Vestavná Řídící Deska ver. 1.0 Jednodeskový mikroprocesorový řídící systém s CPU Zilog Z84C15 nebo Toshiba TMPZ84C015: Deska obsahuje: 1. CPU Z84C15 (Zilog) nebo TMPZ84C015

Více

Architektura procesoru ARM

Architektura procesoru ARM Architektura procesoru ARM Bc. Jan Grygerek GRY095 Obsah ARM...3 Historie...3 Charakteristika procesoru ARM...4 Architektura procesoru ARM...5 Specifikace procesoru...6 Instrukční soubor procesoru...6

Více

Registrový model HDD

Registrový model HDD Registrový model HDD Charakteristika Pevný disk IDE v sestavě personálního počítače sestává z disku a jeho řadiče tyto dvě komponenty tvoří jeden mechanický celek. Procesor komunikuje s řadičem přes registry

Více

Základy digitální techniky

Základy digitální techniky Základy digitální techniky Binarna aritmetika. Tabulky Karno. Operace logické a aritmetické; Binarna aritmetika. č. soust zákl. Abeceda zápis čísla binarní B=2 a={0,1} 1100 oktalová B=8 a={0,1,2,3,4,5,6,7}

Více

Komunikace procesoru s okolím

Komunikace procesoru s okolím Komunikace procesoru s okolím Obvody umožňující komunikaci procesoru s okolím, zahrnujeme do tzv. podpůrných obvodů, které jsou součástí čipové sady základní desky. Ke komunikaci s okolím procesor používá

Více

Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.

Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. p 1 Koncepce DMA Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. Čekání na připravenost V/V Přenos paměť V/V nebo V/V paměť Posun pointeru

Více

Jízda po čáře pro reklamní robot

Jízda po čáře pro reklamní robot Jízda po čáře pro reklamní robot Předmět: BROB Vypracoval: Michal Bílek ID:125369 Datum: 25.4.2012 Zadání: Implementujte modul do podvozku robotu, který umožňuje jízdu robotu po předem definované trase.

Více

RISC a CISC architektura

RISC a CISC architektura RISC a CISC architektura = dva rozdílné přístupy ke konstrukci CPU CISC (Complex Instruction Set Computer) vývojově starší přístup: pomoci konstrukci překladače z VPP co nejpodobnějšími instrukcemi s příkazy

Více

Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.

Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Systémov mová sběrnice 1 Sběrnicová architektura Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Single master jeden procesor na sběrnici, Multi master více

Více

Cíle. Teoretický úvod

Cíle. Teoretický úvod Předmět Ú Úloha č. 7 BIO - igitální obvody Ú mikroelektroniky Sekvenční logika návrh asynchronních a synchronních binárních čítačů, výhody a nevýhody, využití Student Cíle Funkce čítačů a použití v digitálních

Více

Gymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto

Gymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Petr

Více

Sekvenční logické obvody

Sekvenční logické obvody Název a adresa školy: Střední škola průmyslová a umělecká, Opava, příspěvková organizace, Praskova 399/8, Opava, 746 01 Název operačního programu: OP Vzdělávání pro konkurenceschopnost, oblast podpory

Více

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI 1 Architektura SCSI 2 ParalelnírozhraníSCSI Sběrnice typu multimaster. Max. 8 resp. 16 zařízení. Různé elektrické provedení SE (Single Ended) HVD (High Voltage Differential) LVD (Low Voltage Differential)

Více

Přerušovací systém 12.přednáška

Přerušovací systém 12.přednáška Přerušovací systém 12.přednáška Přerušovací systém Pomocí přerušení procesor reaguje na asynchronní události. Přerušení znamená přechod na vykonávání obsluhy přerušení (součást OS). Po vykonání ošetření

Více

Programování PICAXE18M2 v Assembleru

Programování PICAXE18M2 v Assembleru Nastavení programming editoru PICAXE PROGRAMMING EDITOR 6 Programování PICAXE18M2 v Assembleru Nastavit PICAXE Type PICAXE 18M2(WJEC-ASSEMBLER, stejně tak nastavit Simulation Pokud tam není, otevřeme přes

Více

1 z 16 11.5.2009 11:33 Test: "CIT_04_SLO_30z50" Otázka č. 1 U Mooreova automatu závisí okamžitý výstup Odpověď A: na okamžitém stavu pamětí Odpověď B: na minulém stavu pamětí Odpověď C: na okamžitém stavu

Více

Ústav radioelektroniky

Ústav radioelektroniky Ústav radioelektroniky Vysoké učení technické v Brně Programování mikrokontrolérů Mikroprocesorová technika, přednáška č. 5 Ing. Frýza Tomáš, Ph.D. 23. října 2007 Obsah přednášky Typy adresování Registrové,

Více

Čísla, reprezentace, zjednodušené výpočty

Čísla, reprezentace, zjednodušené výpočty Čísla, reprezentace, zjednodušené výpočty Přednáška 5 A3B38MMP kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2015, J.Fischer, ČVUT - FEL, kat. měření 1 Čísla 4 bitová dec bin. hex. 0 0000 0 1 0001

Více

Direct Digital Synthesis (DDS)

Direct Digital Synthesis (DDS) ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická Ing. Radek Sedláček, Ph.D., katedra měření K13138 Direct Digital Synthesis (DDS) Přímá číslicová syntéza Tyto materiály vznikly za podpory

Více

Microchip. PICmicro Microcontrollers

Microchip. PICmicro Microcontrollers Microchip PICmicro Microcontrollers 8-bit 16-bit dspic Digital Signal Controllers Analog & Interface Products Serial EEPROMS Battery Management Radio Frequency Device KEELOQ Authentication Products Návrh

Více

Architektury počítačů a procesorů

Architektury počítačů a procesorů Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní

Více

Program "Světla" pro mikropočítač PMI-80

Program Světla pro mikropočítač PMI-80 Program "Světla" pro mikropočítač PMI-80 Dokument věnovaný mikropočítači PMI-80, jeho programování a praktickým ukázkám. Verze dokumentu:. Autor: Blackhead Datum: rok 1997, 4.3.004 1 Úvod Tento program

Více

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů). Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis

Více