MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ

Rozměr: px

Začít zobrazení ze stránky:

Download "MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ"

Filip Bláha
před 8 lety
Počet zobrazení:

1 Projekt: MDERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ Úloha: Měření kombinačních logických funkcí kombinační logický obvod - generátor parity bor: Elektrikář slaboproud Ročník: 3. Zpracoval: Ing. Jiří Šima Střední odborná škola trokovice, 29 Projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky

2 Střední odborná škola trokovice Projekt Modernizace výuky předmětu elektrická měření, CZ..7/..8/.6 je spolufinancován Evr opským sociálním fondem a státním rozpočtem České republiky KMBINAČNÍ LGICKÝ BVD GENERÁTR PARITY Generátor parity je kombinační logický obvod, který identifikuje vznik chyby v binárním slově. Generátor parity si prohlídne binární slovo a generuje jednoduchý výstup, tzv. paritní bit (PB), který je přenášen nebo uchován a použije se ke kontrole přeneseného (uchovaného) slova. Jeho činnost je patrná z obrázku. PB PB2 CH = Slovo (kombinace proměnných) Činnost generátoru parity - Je-li v binárním slově sudý počet logických hodnot, bude PB =. - Je-li v binárním slově lichý počet logických hodnot, bude PB =. Jedná se o tzv. sudou paritu, použijeme-li navíc invertor, mluvíme o tzv. liché paritě. Paritní bit PB je přenášen společně se vstupním slovem. Je-li binární slovo čteno z paměti nebo obdrženo na vzdáleném místě, je znovu vyzkoušeno na generátoru parity a nový paritní bit PB2 je porovnán s PB v obvodu R. ba paritní bity musí být stejné, neboli PB = PB2. V případě rozdílnosti obou bitů vznikla někde chyba v jednom bitu, a výstup bude CH = (CH = chyba). Metoda předpokládá, že se chyba objeví pouze v jedné, a to libovolné, bitové pozici slova. Pokud by vznikly současně dvě chyby najednou, byly by oba paritní bity stejné, a chyba by se neobjevila. Generátor parity je možné zapojit se stejnými logickými členy (R) i paralelně.

v binárním slově. Generátor parity si prohlídne binární slovo a generuje jednoduchý výstup, tzv.

3 Sudá parita Lichá parita Zadání úlohy V simulačním program Multisim pomocí logických členů a měřicích přístrojů ověřte činnost generátoru parity: - je-li v binárním slově sudý počet logických hodnot, bude PB = - je-li v binárním slově lichý počet logických hodnot, bude PB = můžete použít zapojení podle prvního nebo druhého obrázku Struktura protokolu. Zadání 2. Vypracování - realizace logického obvodu generátor parity pomocí logických členů R a simulujte chybu v jednom bitu (vložené obrázky schémat z Multisimu a jejich popis) - realizovaný generátor parity prověřte pomocí měřicích přístrojů - Logického konvertoru, Logického analyzátoru a Generátoru slov (vložené obrázky sejmutých obrazovek měřicích přístrojů a jejich technický popis) 3. Seznam měřicích přístrojů a seznam součástek 4. Závěr - poznatky z řešení vypracování a simulace obvodů - využití v praxi Teoretické otázky k měřené úloze. jakých logických funkcí (logických členů) využívá generátor parity? a) NAND b) NR

Vypracování - realizace logického obvodu generátor parity pomocí logických členů R a simulujte chybu v jednom bitu (vložené obrázky schémat z Multisimu a jejich popis) - realizovaný generátor parity

4 c) R 2. K čemu slouží generátor parity? a) identifikuje vznik chyby v binárním slově b) identifikuje vznik kladných pulzů v binárním slově c) identifikuje vznik záporných pulzů v binárním slově 3. Kdy bude paritní bit (PB) roven? a) je-li v binárním slově sudý počet logických hodnot b) je-li v binárním slově lichý počet logických hodnot c) je-li v binárním slově žádná logická hodnota 4. Kdy se bude na výstupu generátoru parity chyba (CH) rovnat? a) Tento stav nenastane b) V případě rozdílnosti obou bitů PB a PB2 c) V případě rovnosti obou bitů PB a PB2 Řešení x); 2x); 3x); 4x) KRITÉRIA HDNCENÍ Známka Kritéria 4 správné odpovědi 2 3 správné odpovědi 3 2 správné odpovědi 4 správná odpověď 5 správných odpovědí

5 PUŽITÁ LITERATURA Multisim elektronická laboratoř na PC Antonín Juránek BEN Praha 28 Elektronika III Ing. Jan Kesl - BEN Praha 23 Internet

6 Protokol: MDERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ Úloha: Měření kombinačních logických funkcí kombinační logický obvod - generátor parity bor: Elektrikář slaboproud Ročník: 3. Zpracoval: Ing. Jiří Šima Střední odborná škola trokovice, 29 Projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky

Zadání V simulačním program Multisim pomocí logických členů R a měřicích přístrojů ověřte činnost generátoru parity: - je-li v binárním slově sudý počet logických hodnot, bude PB = - je-li v binárním

7 Zadání V simulačním program Multisim pomocí logických členů R a měřicích přístrojů ověřte činnost generátoru parity: - je-li v binárním slově sudý počet logických hodnot, bude PB = - je-li v binárním slově lichý počet logických hodnot, bude PB = Nasimulujte chybu v jednom bitu. Můžete použít zapojení podle prvního nebo druhého obrázku Vypracování Schéma generátoru parity pomocí logických funkcí R, Logického analyzátoru a Generátoru slov. Paritní bity z UC a U2B přivedeme na vstup členu R U2C: UA 3 UB 5 UC UD 9 U2A U2B 3 U2C WG LA 23 F C Q T 5 3 R T Title: GENERÁTR PARITY Circuit Designed by: Jiří Šima Document N: Revision:. Checked by: Date: Size: A Approved by: Sheet of Simulace obvodu: Vstupní proměnné z generátoru slov přivedeme na jednotlivé vstupy log. členů R.

Můžete použít zapojení podle prvního nebo druhého obrázku Vypracování Schéma generátoru parity pomocí logických funkcí R, Logického analyzátoru a Generátoru slov.

Na Logickém analyzátoru sledujeme odezvy, jak vstupních proměnných (červené signály), tak signály výstupní. Paritní bit PB žlutý signál, PB2 modrý signál.

8 Na Logickém analyzátoru sledujeme odezvy, jak vstupních proměnných (červené signály), tak signály výstupní. Paritní bit PB žlutý signál, PB2 modrý signál. Signál vzniklé chyby je realizován zelenou barvou. Z analyzátoru vyplývají následující pravidla: - je-li v binárním slově sudý počet logických hodnot, bude PB = - je-li v binárním slově lichý počet logických hodnot, bude PB = Simulace chyby v jednom bitu: UA 3 UB 5 UC UD 9 U2A U2B 3 U2C WG LA 23 F C Q T 5 3 R T Title: GENERÁTR PARITY Circuit Designed by: Jiří Šima Document N: Revision:. Checked by: Date: Size: A Approved by: Sheet of

Z analyzátoru vyplývají následující pravidla: - je-li v binárním slově sudý počet logických hodnot, bude PB = - je-li v binárním slově lichý počet logických

9 Ve schématu jsme jeden ze vstupů členu U2B připojili na společný bit členu U2A, abychom simulovali chybu. Vstupní proměnné se nemění: Výsledná chyba (zelený signál) se projeví v rozdílnosti paritních bitů PB a PB2. Seznam měřicích přístrojů: generátor slov logický analyzátor WG LA Seznam použitých součástek: 7x - logický obvod R I Závěr xxxxxxxxx

Vstupní proměnné se nemění: Výsledná chyba (zelený signál) se projeví v rozdílnosti

Podobné dokumenty

MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ

MODERNIZACE VÝUKY PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ Projekt: MODERNIZCE VÝUK PŘEDMĚTU ELEKTRICKÁ MĚŘENÍ Úloha: Měření kombinačních logických funkcí kombinační logický obvod XOR neboli EXLUSIV OR Obor: Elektrikář slaboproud Ročník: 3. Zpracoval: Ing. Jiří