Organizace předmětu, podmínky pro získání klasifikovaného zápočtu

Transkript

1 ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická Ing. Radek Sedláček, Ph.D., katedra měření K13138 Organizace předmětu, podmínky pro získání klasifikovaného zápočtu Kurz A0B38FPGA Aplikace hradlových polí OPERAČNÍ PROGRAM PRAHA ADAPTABILITA Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

2 Organizační náležitosti k předmětu Kontakty na vyučující Rozvrh Obsah přednášek Obsah cvičení Podmínky získání klasifikovaného zápočtu bodování individuálního projektu Snímek 2 z 9

3 Informace o předmětu kontakty na vyučující Přednášející RADEK SEDLÁČEK, kat. měření radek.sedlacek@fel.cvut.cz místnost: T2: B3-65 konzultace: po předchozí dohodě (nejlépe em) Cvičící JÁN TOMLAIN, kat. měření tomlajan@fel.cvut.cz místnost: T2: C4-S152b VŠECHNY INFORMACE A MATERIÁLY k předmětu jsou dostupné, případně budou postupně přidávány na web: Snímek 3 z 9

4 Rozvrh Přenášky Rozsah předmětu 1P + 3L Přednášky jsou dvouhodinové pouze prvních sedm týdnů!!! Pondělí 9:15 10:45 (míst. T2: E1-7) Účast na přednáškách není povinná, ale vřele doporučená Laboratorní cvičení Tříhodinové Středa 8:15 10:30 (místnost: T2: E1-7) Účast na cvičení je povinná a nutná podmínka pro udělení klasifikovaného zápočtu!!! Snímek 4 z 9

5 Rámcové témata přednášek 1. Programovatelné součástky, historie a současnost. 2. Úvod do jazyka VHDL, základní jednotky - entity. 3. Zápis čísel znaků a řetězců. 4. Základní datové typy a operátory. 5. Základní objekty - konstanty, proměnné, signály. 6. Paralelní a sekvenční doména. 7. Implementace stavových automatů. 8. Standardní knihovny, LPM knihovna a jejich použití. 9. Procedury a funkce. 10. Návrh kombinačních a sekvenčních obvodů. 11. Nástroje a metody pro simulaci. 12. Speciální vnitřní struktury (RAM, PLL, násobičky) a jejich využití. 13. Tvorba uživatelských knihoven. 14. Implementace mikroprogramového automatu. Snímek 5 z 9

6 Náplň laboratorních cvičení 1. Seznámení se s návrhovým systémem QUARTUS II, úvodní projekt. 2. Logické a aritmetické funkce v jazyce VHDL, programování v paralelní doméně. 3. Programování v sekvenční doméně - procesy, klopné obvody a čítače. 4. Simulace návrhu formou testovacích vektorů a testbenchů v prostředí ModelSim. 5. Stavové automaty - varianty implementace ve VHDL. 6. Využití interní a externí paměti RAM v projektech. 7. Kontrolní test, zadání individuálního projektu, tvorba SoC sytému - použití procesoru NIOS. 8. Řešení individuálního projektu. 9. Řešení individuálního projektu. 10. Řešení individuálního projektu. 11. Řešení individuálního projektu. 12. Řešení individuálního projektu. 13. Řešení individuálního projektu. 14. Hodnocení dosažených výsledků, udělení zápočtu. Snímek 6 z 9

7 Hardware a software pro výuku Na cvičeních - starter kit Altera CYCLONE II každý student má k dispozici jeden kit, každý pracuje sám za sebe Integrované vývojové prostředí QUARTUS II Web Edition (aktuální verze 13SP) Vývojové prostředí Modelsim Altera Edition pro ověření VHDL kódu Snímek 7 z 9

8 Podmínky pro udělení klasifikovaného zápočtu 100 % účast na cvičení (v případě nemoci potvrzení od lékaře) Celkové hodnocení dle ECTS stupnice Odevzdání individuálního projektu (VHDL kódu) + zpráva o řešení ve 14.týdnu Bodování Ind. projekt: % splnění funkčnosti dle zadání, úměrně snížení bodové hodnocení, pokud zadání není 100 % funkční Vypracování zprávy o řešení projektu v rozsahu cca 5-ti stran: 15 bodů Kontrolní test v 7. týdnu semestru: 20 bodů Řešení samostatných úloh v rámci laboratorních cvičeních: 15 bodů Penalizace: za opožděné odevzdání projektu po 14.týdnu : -10 bodů za každý týden Snímek 8 z 9

9 Dotazy? Snímek 9 z 9