frekvence 8 Mhz, přestože spolupracuje s procesori různe rychlými. 16 bitová ISA sběrnice je

Transkript

1 České vysoké učení technické Fakulta elektrotechnická, katedra počítačů Karlovo náměstí 13, Praha 2 Měrení na sběrnici ISA Referát z předmětu Periférní zařízení autor: Perd och Michal, Ptáček Milan, Linhart Tomáš cvičení: pondělí 14:30 šk.r.: 2001/2002 odbor: výpočetní technika

2 1 Zadání samostatné laboratorní práce: Naměřte průběhy signálů při typických cyklech na sběrnici ISA: 1. čtení a zápis do paměti 2. čtení a zápis na I/O port 3. žádost a obsluha přerušení 4. žádost a provedení DMA přenosu 2 Teoretický úvod 2.1 Popis sběrnice ISA Sběrnice ISA je synchronní (pseudosynchronní) sběrnice. Šírka její adresové (24 bitů) a daotvé (16 bitů) části odpovída možnostem šestnáctibitového procesoru jakým byl K dispozici je více DMA kanálů(4) a přerušovacích linek(7). Její časování se od počátku odvozovalo od frekvence 8 Mhz, přestože spolupracuje s procesori různe rychlými. 16 bitová ISA sběrnice je tvořena 98 vodiči. Měření jsme prováděli měření pouze na 8bitové části. Při měření na 16 bitové sběrnici by signály probíhaly podobně. V případě použití 8 bitové přesunu se pro přenos 16 bitového slova provede přenos dvakrát za sebou. 2.2 Signály sběrnice SA19-0 obousměrné ve vyrovnávací paměti zachycené bity adresové sběrnice, generují ji bud systémová deska(procesor, DMA radič), nebo DMA adaptéru. CLK výstupní systémový synchronizační signál BALE výstupní interval platnosti adresových bitů LA23-17 na adresových linkách; zaznamenává bity adresové sběrnice do vyrovnávací paměti MEMR obousměrný čtení dat z kteréhokoli místa paměti, aktivní v úrovni L MEMW obousměrný zápis dat do kteréhokoli místa paměti, aktivní v úrovni L IOW obousměrný zápis dat do V/V adaptéru, aktivní v úrovni L IOR obousměrný čtení dat z V/V adaptéru, aktivní v úrovni L IOCHRDY vstupní připravenost adaptéru; při aktivní úrovni vkládá mikroprocesor další takty TC; aktivní v úrovni L IRQ5 vstupní žádost o přerušení (vyvolávaná pripojeným adaptérem) SMEMR obousměrný čtení dat z prvního MB paměti, aktivní v úrovni L SMEMW obousměrný zápis dat do prvního MB paměti, aktivní v úrovni L DRQ3-0 vstupní žádosti o DMA DACK3-0 výstupní potvrzení žádosti o DMA

3 3 Naměřené průběhy 3.1 Čtení a zápis do paměti Při čtení a zápisu do paměti jsme sledovali signály CLK, BALE, MEMR, MEMW, IOCHRDY, SA0, SMEMR, SMEMW. Krátký testovací program v cyklu prováděl zápis dat do paměti a poté data opět četl. Jak je vidět na průběhu signálů (obrázek 1), každému zápisu (stejně jako čtení) předcházelo vybuzení signálu BALE, který signalizuje ukončení zápisu adresy na sběrnici. Vybuzení signálu SA0, reprezentuje část adresy pri zápisu resp. čtení. Obrázek 1

4 3.2 Čtení a zápis na I/O port Při čtení a zápisu na vstupně/výstupní port jsme sledovali signály CLK, BALE, IOCHRDY, MEMR, MEMW, SBHE, IOR, IOW. Krátký testovací program v cyklu prováděl zápis a čtení dat z portu. Z naměřených průběhů (obrázek 2) můžeme určit, že byly zapisovány 16 bitové údaje (signál SBHE). Zápis na port je signalizovaný aktivitou na IOW, čtení signálem IOR. Obrázek 2.

5 3.3 Žádost a obsluha přerušení Při sledovaní žádosti a obsluhy přerušení jsme na logickém analyzátoru sledovali signály CLK, BALE, MEMR, MEMW, IOCHRDY, SMEMW, SMEMR a IRQ5. Analyzátor jsme nastavili na spuštení pri náběžní hraně signálu IRQ5. Obrázek 3.

6 3.4 Žádost a provedení DMA přenosu Při sledovaní žádosti o provedení DMA přenosu jsme sledovali signály CLK, BALE, MEMW, MEMR, IOR, IOW, IOCHRDY, DRQ1, IRQ5, DACK1. Používali sme DMA kanál 1. Sledovali sme aktivitu signálu DACK1, tím jsme zachytili vlastní začátek DMA přenosu (obrázek 4). Obrázek 4. 4 Závěr Po absolvovaní poměrne složitého připojení jednotlivých vstupů logického analyzátoru na signály sěrnice ISA jsme spoušteli jednoduché programy připravené na testování jednotlivých úloh. Uvedené průběhy odpovídají předpokládanému chování signálů na sběrnici ISA. Snímací prvky logického analyzátoru neměly dobrý kontakt na přípravku, proto musela být větsina meření několikrát opakována. Z tohoto důvodu jsme měření provedli pouze pro 8 bitové přenosy a omezený rozsah druhů přenosů.