Návrhová pravidla pro návrh topologie (layoutu) čipu Vzájemné sesazení masek kontaktu, poly

Transkript

1 Navrhované a skutečné rozměry Návrhová pravidla pro návrh topologie (layoutu) čipu Vzájemné sesazení masek kontaktu, poly Minimální šířka motivu Minimální vzdálenost motivů Minimální a maximální rozměr motivu Minimální separace dvou masek: Minimální přesah

2 Druhy návrhových pravidel Návrhová pravidla Mikrometrová návrhová pravidla Layout CMOS N-well technologie Návrhová pravidla Same Potential Different Potential Well Active Select 10 0 or 6 9 Contact or Via Hole Polysilicon Metal1 Metal 4 Návrhová pravidla kontakty CMOS Invertor - Layout In V DD 4 Via Metal to Metal to 1 Poly Contact Active Contact A A Out (a) Layout A A n p-substrate Field n + p + Oxide (b) Cross-Section along A-A

3 Layout CMOS inveror NAND NOR Široký tranzistor Nejvyšší proudová hustota bude na jedné straně Zde bude proud rovnoměrně rozložen Široký tranzistor Stejné vlastnosti tranzistorů Velké tranzistory se musí rozdělit Zmenší se tak parazitní kapacita Příklad čtyřech paralelních tranzistorů: Rozptyl technologických parametrů

4 Příklad: Co to je? Vzájemné prokládání Proč? Stejné vlastnosti, stejná teplota Další možnosti M1: 8 tranzistorů Diferenční stupeň M: 8 tranzistorů Velké tranzistory Správná orientace tranzistorů D(rain) Kontakty Multiple Contacts S D G ANO S(ource) G(ate) S NE (a) small Paralelní transistors rozdělení in parallel (b) Kruhová circular transistors topologie

5 Vliv teploty správná orientace Parazitní kapacity, odpory Vložíme tzv. Dummy součástku Výkonová část Produkuje teplo Výkonová část Produkuje teplo Kontaktovací pady Model výstupního Bufferu Kontakrovací Pad Výstupní driver 100 m m Veliké tranzistory musí Vybudit velkou kapacitu V in V DD Kaskáda invertorů se zvětšující se velikostí šířky kanálu L = 10nH L = 5nH Z 0 = 100 Clamping Ochrané Diodes diody ESD V DD V out Out C L= 5pF C L R L V DD In Out L = 10nH (a) Odpor na čtverec Proud Pasivní součástky ve IO strukturách Odpor na čtverec Rezistory Kapacitory Cívky

6 Integrované rezistory Typy a vlastnosti Velké rezistory Meandrovitá topologie Difúzní rezistory Poly rezistory Jsou realizovány pomocí difuzních oblastí Pozor! Jsou napěťově závislé Typické hodnoty PolyRes Integrované kapacitory

7 Poly1 Poly kapacitor Layout pro spínané proudy Pozor na parazitní kapacity Typické hodnoty Operační zesilovač Plánování topografie

8 Latchup Latchup: sepnutí parazitní tyristorové struktury vedoucí k zkratování V DD Veliký problém před rokem 1970 Minimalizováním odporu substrátu připojeného k / V DD zamezíme Latchupu Řešení: umístit co nejvíce kontaktů na substrát a na jámu Guard Rings Vznik Latchupu je významný, když se difúzní závěrně polarizované přechody dostanou do propustného směru Citlivou oblast chrání tzv. guard ring, který zadržuje injektované elektrony A Y V DD R well V well p+ n+ n+ p+ p+ n+ V sub R sub R sub p substrate n well n well V well R well substrate tap V sub well tap Stick Diagram V DD In Out 1 U součástek neuvažujeme jejich velikosti Důležitá je jen topologie Konečný layout je generován tzv. compaction programem Stick diagram invertoru