Fakulta elektrotechnická. kompatibilních. Studijní program: Elektrotechnika a informatika strukturovaný bakalářský

Transkript

1 České vysoké učení technické v Praze Fakulta elektrotechnická ČVUT FEL katedra počítačů Bakalářská práce Nové trendy v architektuře procesorů počítačů IBM PC kompatibilních Tomáš Hruška Vedoucí práce: Ing. Ivan Šimeček Studijní program: Elektrotechnika a informatika strukturovaný bakalářský Obor: Informatika a výpočetní technika květen 2009

2 ii

3 Poděkování Mé poděkování patří vedoucímu projektu Ing. Ivanu Šimečkovi, za jeho pomoc při tvorbě mé bakalářské práce. iii

4 iv

5 Prohlášení Prohlašuji, že jsem svou bakalářskou práci vypracoval samostatně a použil jsem pouze podklady uvedené v přiloženém seznamu. Nemám závažný důvod proti užití tohoto školního díla ve smyslu 60 Zákona č. 121/2000 Sb., o právu autorském, o právech souvisejících s právem autorským a o změně některých zákonů (autorský zákon). V Praze dne v

6 vi

7 Abstrakt Práce popisuje vlastnosti procesorů IBM/PC kompatibilních a vysvětlení základních technologií v těchto procesorech použitých. Popsány jsou procesory firem Intel Corporation, Advanced Micro Devices (AMD), VIA Technologies a také dva samostatně popsané procesory a to Cell procesor a procesor Xenon. V první části práce jsou popsány základní vlastnosti už existujících procesorů od výše zmíněných firem a také dvou samostatně zpracovaných procesorů. Dále jsou v této části vysvětleny základní architektury, které jsou použity v procesorech firem Intel Corporation a Advanced Micro Devices (AMD). Ve druhé části práce jsou uvedeny buď aktuálně existující, či teprve plánované procesory od všech tří výše zmíněných firem. Jsou zde popsány jejich známé specifikace a také očekávané vlastnosti, které by tyto procesory měly mít. Dále jsou zde vysvětleny nové architektury, na kterých tyto procesory budou postavené. Třetí část práce popisuje vytvořené benchmarky, způsoby jakými tyto benchmarky pracují a ukazuje příklady dosažených výsledků. Abstrakt Thesis describes the characteristics of processors IBM / PC compatible, and explanation of basic technologies used in these processors. There are described processors from companies Intel Corporation, Advanced Micro Devices (AMD), VIA Technologies, and also two separately described processors, they are the Cell processor and the processor Xenon. In the first part of the thesis are described the basic characteristics of existing processors, from the above mentioned companies as well as two separately processed processors. There are explained the basic architecture in this section, that are used in processors from companies Intel Corporation and Advanced Micro Devices (AMD). In the second part of the thesis are mentioned either currently existing or planned only processors from the three above mentioned companies. There are described their well known specifications and the expected features that these processors should have. There are also explained the new architecture on which these processors will be built. The third part of the work describes established benchmarks, the way these benchmarks work and shows examples of results achieved. vii

8 viii

9 Obsah Seznam obrázků xii 1 Teoretický úvod Intel Corporation První generace procesorů P5 mikroarchitektura P6 mikroarchitektura Netburst architektura Core architektura Nehalem architektura Atom architektura Technologie procesorů Intel P6 Family mikroarchitektura Intel Netburst architektura Intel Core architektura Architektura Intel Atom Architektura Intel Nehalem SIMD instrukce SSE4 instrukční sada Hyper-Threading technologie Multi-Core technologie Intel 64 architektura Intel virtualization technologie Intel IA64 technologie Přehled základních vlastností procesorů Intel bitové procesory bitové procesory Itanium procesorová řada Advanced Micro Devices (AMD) AMD K5 architektura AMD K6 architektura AMD K7 architektura AMD K8 architektura AMD K10 architektura AMD K10.5 architektura Technologie procesorů AMD DNow! Enhanced 3DNow! HyperTransport AMD64 architektura Procesory PowerPC Procesory VIA VIA C3 procesorová řada VIA C7 procesorová řada VIA Nano(Isaiah) Procesor Cell Procesor Xenon ix

10 2 Budoucí generace procesorů Intel Corporation Intel Dunnigton procesor Intel Tukwila Intel Westmere Intel Larabee Intel Sandy Bridge Intel Ivy Bridge Intel Haswell Advanced Micro Devices (AMD) POWER6 architektura Benchmarky a jejich výsledky Hardwarové benchmarky - CPU Měření času u benchmarků Hardwarové metody měření času běhu programu Softwarové metody měření času běhu programu Popis demonstračního benchmarku Grafické rozhraní aplikace Jednotlivé testy Výsledky testů Výsledky testů na vícejádrovost Výsledek testu cache pamětí CPU usage graf Benchmarky vícejádrových procesorů Teorie vícejádrových benchmarků Benchmarky pro práci s cache pamětí Závěr 63 5 Seznam literatury 65 A Vymezení použitých pojmů 67 A.1 Výrobní proces procesorů A.2 Jádro procesoru A.3 Registry procesoru A.4 Instrukce procesoru A.5 Cache paměť a její úrovně A.6 FSB sběrnice a její frekvence A.7 Procesorová pipeline B Postup psaní benchmarků pomocí programovacího jazyka Java 68 C Obsah přiloženého CD 69 x

11 Seznam obrázků 1.1 P6 mikroarchitektura Netburst mikroarchitektura Core mikroarchitektura Intel Atom architektura Intel Atom pipeline architektura procesorů Intel Nehalem SIMD instrukce Hyper-Threading MultiCore technologie - 2 jádra MultiCore technologie - 4 jádra MultiCore technologie - 4 jádra Intel Core i Itanium architektura bitové procesory bitové procesory část první bitové procesory část druhá Itanium procesorová řada AMD K5 architektura AMD K6 architektura AMD K6-2 architektura AMD K6-3 architektura AMD Athlon architektura AMD K8 architektura AMD K10 architektura DNow technologie verze HyperTransport technologie HyperTransport technologie AMD64 technologie - registry AMD64 technologie - operační módy srovnání dostupnosti registrů a zásobníku pro 32 a 64 bitový mód přehled 32 bitových procesorů - část první přehled 32 bitových procesorů - část druhá přehled 64 bitových procesorů VIA Isaiah architektura Cell procesor architektura Xenon procesor architektura Dunnington architektura Tukwila architektura Larrabee architektura AMD Puma architektura AMD Fusion architektura Grafické rozhraní Výsledný graf Graf pro různé počty vláken Výsledek cache testu CPU usage graf závislost urychlení běhu benchmarku na počtu jader procesoru Výsledek cache testu xi

12 C.1 adresářová struktura přiloženého CD xii

13 KAPITOLA 1. TEORETICKÝ ÚVOD 1 1 Teoretický úvod Základním motorem, mozkem, centrálou a mnoha jinými výrazy pojmenovatelnou součástí dnešních stolních počítačů je procesor. Nemůžeme se zde omezit jen na stolní počítače, procesor dnes obsahuje už skoro každý kousek elektroniky se kterou se denně setkáváme. Ať už se jedná o věci stolním počítačům blízké (desktopy, servery a jiné) nebo herní konzole, audio techniku, pračky, ledničky atd. ve všem dnes procesor najdeme. Jak je tedy zřejmé procesor je základní a v mnoha ohledech také nejdůležitější součást těchto zařízení. A co to tedy ten procesor je? Procesor (CPU - Central Processing Unit) je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Procesorů, kterými se v této práci budu zabývat, je jen několik a to z několika základních důvodů. Pokud se máme zaměřit na procesory ve stolních počítačích, tak existují vlastně jen dva velcí hráči a to společnosti Intel Corporation, Advanced Micro Devices (AMD). Dále bych také rád zmínil procesory firmy VIA Technologies. Samozřejmě existuje mnoho dalších výrobců procesorů, ale jejich zastoupení ve stolních počítačích je mizivé. S výjimkou firmy Apple Inc. a jejich řad počítačů Apple. Dalšími dvěma zástupci, kterým se v této práci chci věnovat, jsou procesory, které jsou dnes zastoupeny ve dvou nejmodernějších herních konzolích. Jsou to procesory Cell (herní konzole Playstation 3) a Xenon (herní konzole Xbox 360). Abychom se mohli blíže podívat na trendy v současných procesorech, tak je nejprve nutno nahlédnout do historie procesoru jako takového a zjistit jak se postupně vyvíjel, jak rostly jeho schopnosti a přibývaly nové vlastnosti. 1.1 Intel Corporation Všechno to tedy začalo v roce 1974 uvedením prvního procesoru od firmy Intel Corporation viz. [14] a to procesoru Intel 8080 a pokračuje to dodnes až po dnešní procesory řady Intel Core 2 Duo, Intel Core 2 Quad, Intel Xeon série 5300 a 7300, Intel Core i První generace procesorů Intel 8086 Jednalo se o dva 16 bitové procesory Intel 8086 a Intel Intel 8086 měl 16 bitové registry a 16 bitovou externí datovou sběrnici, což mu pomocí 20 bitového adresování dávalo možnost adresovat až 1 MB adresního prostoru. Intel 8088 byl podobný, ale měl jen 8 bitovou externí datovou sběrnu. Základním přínosem tohoto procesoru byla implementace segmentace. Intel 186 Jedná se o následníka Intel 8086 a 8088 procesorů, který také měl 16 bitovou externí sběrnici (ve verzi to byla 8 bitová). Pracoval na frekvenci 6 MHz. Měl v sobě integrované součásti jako DMA kontroler nebo kontroler přerušení. Intel 286 Nejvýraznější novinkou této řady je zavedení operací v chráněném módu. Byly schopné adresovat paměť až o velikost 16 MB.

14 2 KAPITOLA 1. TEORETICKÝ ÚVOD Intel 386 Intel 386 byl skutečně prvním 32 bitovým procesorem, který představil 32 bitové registry. Spodních 16 bitů bylo využito pro zpětnou kompatibilitu s procesory řady 8086/8088. Dalšími novinkami bylo například možnost adresace paměti až do velikosti 4 GB nebo stránkování, které umožnilo virtuální správu paměti. Intel 486 Novinkou bylo, že proces dekódování a provádění instrukcí byl rozdělen do 5 stupňové pipeline. To zvýšilo možnosti paralelního zpracování u tohoto procesoru. Dalším zlomem bylo zavedení 8KB L1 Cache paměti a integrace x87 FP jednotky P5 mikroarchitektura Intel Pentium Největším vylepšením bylo přidání druhé pipeline pro vykonávání instrukcí, které znamenalo, že procesor byl schopen vykonat dvě instrukce za jeden takt. Tím se z tohoto procesoru stává superskalární procesor. Byla také zdvojena velikost L1 cache paměti na 16KB, která je rozdělena na 8KB pro instrukce a 8KB pro data. Datová cache používá MESI protokol a je také změněn způsob zápisu do cache na Write Back. Byla také použita predikce skoku. Intel Pentium MMX Jedná se o nástupce Intel Pentium procesoru, který jako první využívá SIMD instrukční sadu Intel MMX P6 mikroarchitektura Intel Pentium Pro Jedná se o třícestný superskalární procesor, který je schopen v jednom taktu vykonat až tři instrukce. U tohoto procesoru se jako u prvního objevilo mnoho pokročilých technologií, které se s úspěchem používají dodnes. Jednalo se o technologie jako out-of-order provádění instrukcí, predikce skoku či spekulativní provádění instrukcí. Byla také zvětšena cache paměť a to tak, že byla zachována původní L1 a přidána L2 cache o velikosti 256KB. Intel Pentium II Opět byla rozšířena cache. L1 cache byla zdvojena na 32KB a L2 cache mohla mít velikost 512KB či 1MB. Byly také implementovány mnohé pokročilé funkce pro snížení spotřeby energie, když procesor není vytížen. Intel Pentium II Xeon Jednalo se o procesory, které skloubily všechny výhody předešlých generací, ať už se jednalo o to, že procesor mohl být čtyř nebo osmicestný superskalární procesor nebo L2 cache o velikosti 2MB. Intel Celeron Šlo o procesor který byl zaměřen na low-end část trhu. Tento procesor se poprvé objevil jako odnož procesorové řady Pentium II. Jedná se tedy pouze o obchodní označení pod kterým se

15 KAPITOLA 1. TEORETICKÝ ÚVOD 3 skrývají různé procesorové řady. Později se objevil jako Pentium III, Pentium IV, Pentium M a Core 2 Duo. Intel Pentium III Zavedl takzvané SSE instrukce, které ještě více rozšířily možnosti Intel MMX technologie. Jedná se o nové 128 bitové registry, které byly schopné zpracovávat SIMD operace na úrovni single-precision FP operací. Intel Pentium III Xeon Opět skloubil všechny výhody procesorů předešlých generací a navíc byla přidána podpora SSE instrukční sady. Byl to procesor určený pro high-end segment trhu, jelikož měl oproti ostatním procesorům z Pentium III generace daleko větší cache a tím pádem měl daleko větší multi-procesové schopnosti Netburst architektura Generace procesorů Intel Pentium IV Tato generace procesorů přinesla několik zásadních inovací v oblasti technologií, které se v procesorech dodnes používají. Jednalo se o technologie Intel NetBurst, SSE instrukce další generace - SSE2, SSE3 a Hyper-Threading technologii. Zásadním zlomem u této generace procesorů bylo uvedení plně 64 bitových procesorů. Jako první to byl procesor Intel Pentium IV Extreme Edition s podporou Hyper-Threadingu a dále procesory řady Intel Pentium IV 6xx a 5xx. U procesorů Intel Pentium IV 672 a 662 byla také uvedena technologie Intel Virtualization. Dalším mezníkem bylo uvedení novodobé generace Intel Xeon procesorů, u nichž se poprvé objevila Dual-Core technologie - tedy vícejádrovost procesoru. Vícejádrovost se objevila také u procesorů z řady Intel Pentium IV Extreme Edition. Procesory měly IHS (Integrated Heat Spreader), který zabraňoval náhodnému poškození procesoru v důsledku přehřátí. Tato procesorová rodina měla zvláštní cache mechanismus - Trace cache. Trace cache ukládá instrukce, pokud byly už dekódovány nebo odloženy. Má možnost uchovat až 12 tisíc mikroinstrukcí. Principem je myšlenka, že některé instrukce již nebude potřeba znovu dekódovat. Takže pokud je už procesor jednou dekódoval, tak budou uloženy v Trace cache a odtud si je může procesor znovu vyvolat bez dalšího dekódování. Do této procesorové rodiny patří tyto jádra: Willamette - listopad 2000 jedná se o první procesor z řady Intel Pentium IV procesor byl vyroben 180nm výrobním procesem procesor z počátku vyžadoval velmi drahé RDRAM paměťové moduly, později od toho Intel upustil Northwood - leden 2002 L2 cache zvýšena na 512KB oproti 256KB u jádra Willamette vyroben 130nm výrobním procesem procesor podporoval Hyper-Threading technologii v průběhu života tohoto jádra byla uvedena nová 800MHz sběrnice (FSB)

16 4 KAPITOLA 1. TEORETICKÝ ÚVOD Gallatin (Extreme Edition) - říjen 2003 přidána 2MB L3 cache zvýšena frekvence FSB na 1066MHz Prescott - únor nm výrobní proces jednalo se o velkou změnu Pentium IV architektury 31 stupňová pipeline využity SSE3 instrukce procesor produkoval velké ztrátové teplo, proto Intel tento model brzy opustil existovaly dvě edice tohoto procesoru: 1. nižší řada A s 533 MHz FSB a vypnutým Hyper-Threadingem 2. vyšší řada E s 800 MHz FSB a zapnutým Hyper-Threadingem byla uvedena XD Bit technologie, která umožňovala předejití spuštění podezřelého kódu pozdější řady procesoru podporovaly x86-64 instrukční sadu Prescott 2M (Extréme Edition) - první čtvrtletí roku 2005 podporoval Intel 64 technologii, XD Bit, EIST (Enhanced Intel SpeedStep technologie), Hyper-Threading nově podpora Tm2 technologie - zaručuje snížení teploty procesoru snížením multiplikátoru L2 cache o velikosti 2MB pozdější řady procesoru podporují Intel Virtualization technologii Cedar Mill - počátek roku nm výrobní proces 31 stupňová pipeline 800 MHz FSB, podpora Intel 64, Hyper-Threading a Intel Virtualization technologií 2MB L2 cache Mobile Pentium 4 M jedná se o Pentium IV procesor zaměřený na mobilní zařízení je založen na jádru Northwood podporoval Intel SpeedStep a Deeper Slep technologie, v některých modelech také Hyper- Threading technologie

17 KAPITOLA 1. TEORETICKÝ ÚVOD 5 Pentium D procesory Je to pokračování Pentium IV architektury s podporou dvoujádrového řešení. Procesory obsahují dvě samostatné jádra - dva samostatné čipy. Byly uvedeny dvě verze těchto procesorů: Smithfield jednalo se o první dvoujádrový procesor na trhu vychází z jádra Prescott podpora Hyper-Threading, Intel 64 a XD-Bit technologií 533 MHz FSB sběrnice vyroben 90 nm výrobním procesem 1MB velká L2 cache pro každé jádro Presler vyroben 65nm výrobním procesem vychází z jádra Cedar Mill 800 MHz FSB sběrnice podpora Virtualization technologie, Intel 64, XD-Bit a EIST (Enhanced Intel SpeedStep technologie) technologií L2 cache o velikosti 2MB pro každé jádro Dále existovaly Smithfield XE a Presler XE procesory, jde o procesory z řady Extreme Edition. Generace procesorů Intel Pentium M Jde o generaci procesorů, která se nejvíce uplatnila v mobilních zařízeních. Byla designována tak, aby měla co nejmenší nároky na spotřebu, avšak zároveň podávala dostatečný výkon. Jde o velmi oblíbenou generaci procesorů, která je používána dodnes. Má několik základních vylepšení: L1 cache o velikosti 64KB a L2 cache o velikosti až 2 MB, pokročilou predikci skoku, podporu MMX, SSE a SSE2 technologií a implementaci Intel SpeedStep technologie. Generace procesorů Intel Pentium Extreme Edition Tato generace procesorů se vyznačuje Dual-Core technologií, která zajišťuje hardwarovou podporu multi-vláknových operací. Jsou založeny na Intel NetBurst technologii s podporou SSE, SSE2 a SSE3, Intel 64 architektuře a Hyper-Threading technologii Core architektura Generace procesorů Intelo Core Duo a Intel Core Solo Tyto procesory vycházejí z procesorů generace Intel Pentium M, avšak mají implementovaných několik nových technologií. Například Intel SmartCache, která slouží k efektivnímu sdílení dat mezi dvěma procesorovými jádry, Intel Dynamic Power Coordination a Enhanced Intel Deeper Sleep k redukci spotřeby těchto procesorů. Dále podporují Intel Advanced Thermal Manager, který slouží k dynamické správě teplotních čidel.

18 6 KAPITOLA 1. TEORETICKÝ ÚVOD Generace procesorů Intel Xeon série 5100 a 5300, Intel Core 2 Jde o procesory z řad Intel Xeon 3000, 3200, 5100, 5300, 7300, Intel Pentium Dual-Core, Intel Core 2 Extreme, Intel Core 2 Quad a Intel Core 2 Duo. Tyto procesory podporuji Intel 64 architekturu a jsou založeny na Intel Core technologii, využívající 65nm výrobní proces. Základními inovacemi jsou například Intel Wide Dynamic Execution sloužící ke zvýšení výkonu, Intel Inteligent Power Cabability ke sníženi spotřeby procesoru, Intel Advanced SmartCache, která je vylepšením technologie Intel SmartChace z minulé generace procesorů, Intel Smart Memory Access sloužící ke zvýšení datové propustnosti a Intel Advanced Digital Media Boost, která zvyšuje výkon za použití různých generací SSE instrukcí. Generace procesorů Intel Xeon série 5200, 5400, Intel Core 2 Jsou to procesory z řad Intel Xeon série 5200, 5400, Inte Core 2 Quad 9000 a Intel Core 2 Duo E8000. Tyto procesory také podporují Intel 64 architekturu a jsou založeny na Enhanced Intel Core technologii, využívající 45nm výrobní proces. Novinkou této generace je Quad-Core technologie, zastoupená v procesorech Intel Xeon 5400 a Intel Core 2 Quad Quad- Core technologie vznikla tak, že byla zkombinována dvě dual-core jádra na jednom čipu se sjednocenou cache pamětí. Dalšími zásadními inovacemi jsou vylepšení Intel Wide Dynamic Execution a Intel Advanced Smart Cache (díky 50 a více procentnímu zvětšení L2 cache a asociativity). Dalšího vylepšení se také dočkala Intel Advanced Digital Media Boost a nové SSE4 instrukce Nehalem architektura Generace procesorů Intel Core i7 Nejnovější generace procesorů, která je založena na nové mikroarchitektuře Nehalem. K výrobě těchto procesorů se využívá 45nm výrobního procesu. Procesory podporují Intel 64 architekturu a také několik nových technologií, které jsou novinkou této platformy. Jedná se o Intel Turbo Boost technologii nebo Intel Hyperthreading technologii, která ve spojení se čtyřjádrovým procesorem umožňuje až osm separátních vláken. Dále mají tyto procesory samostatnou jednotku pro řízení spotřeby, která je schopna snížit aktivní a klidovou spořebu. Velkou novinkou této generace procesorů je integrovaný paměťový řadič přímo v procesoru s podporou DDR3 pamětí a 8MB velká Intel SmartCache. Úplně novou technologií je také Intel Quickpath interconnect (QPI) poskytujicí point-to-point spojení s čipsetem. Posledními dvěmi novinkami je podpora instrukčních sad SSE 4.1, SSE 4.2 a také Intel Virtualization technologie druhé generace Atom architektura Generace procesorů Intel Atom Jde o úplně novou mikroarchitekturu procesorů viz. [9], která je postavena na 45nm výrobním procesu a je primárně realizována jako architektura s velmi nízkou spotřebou. Mikroarchitektura je založena na dvou pipelinách, které fungují na principu sekvenčního zpracování instrukcí a jsou navrhnuty s ohledem na minimalizaci spotřeby a zvýšení výdrže baterie pro notebooky a podobná zařízení. Rodina mikroprocesorů Atom podporuje několik základních technologií, například Enhanced Intel SpeedStep technologii a Hyper-Threading technologii. Dále potom Deep Power Down technologii s dynamickým určováním velikosti cache paměti a některé SIMD instrukce - až po SSSE3 sadu instrukcí. Tato rodina procesorů podporuje také Intel Virtualization technologii a Intel 64 architekturu (procesory ze série Z5xx ji nepodporují).

19 KAPITOLA 1. TEORETICKÝ ÚVOD Technologie procesorů Intel V tomto krátkém přehledu jednotlivých generací procesorů bylo zmíněno několik zásadních technologií procesorů Intel viz. [14], které jsou natolik důležité, že je zde zmíním ještě jednou a podrobněji proberu jejich vlastnosti. Jedná se o tyto technologie: P6 Family mikroarchitektura Intel NetBurst mikroarchitektura Intel Core mikroarchitektura Intel Atom mikroarchitektura Intel Nehalem mikroarchitektura SIMD instrukce Hyper-threading technologie Multi-Core technologie Intel 64 architektura Intel Virtualization technologie P6 Family mikroarchitektura Pod tímto názvem se skrývá architektura pro procesory Intel Pentium Pro, Intel Pentium II, Intel Pentium II Xeon, Intel Pentium Celeron, Intel Pentium III a Intel Pentium III Xeon. Základní vlastnosti: jedná se o třícestnou superskalární pipelinovou architekturu, která je schopná zpracovávat až tři instrukce v jednom cyklu používá dvanáctistupňovou pipeline se schopností provádět instrukce mimo pořadí má dva stupně cache paměti - L1 cache 8KB pro instrukce a 8KB pro data, L2 cache o velikosti 256, 512 nebo 1024 KB, která je s procesorem spojena 64 bitovou sběrnicí schopnost provádět instrukce mimo pořadí se zde používá v tzv. dynamickém provádění, které stojí na třech základních postupech: 1. Deep Branch Prediction - umožňuje procesoru dekódovat instrukce za skokem, aby udržel pipeline plnou 2. Dynamická data-flow analýza - umožňuje procesoru analýzu toku dat a díky tomu může rozhodovat o provádění instrukcí mimo pořadí 3. Spekulativní provádění - schopnost procesoru vykonávat instrukce, které se nacházejí za podmínkovým skokem, který zatím nebyl rozhodnut, a v případě špatného výsledku skoku tyto instrukce stornovat P6 procesor mikroarchitektura

20 8 KAPITOLA 1. TEORETICKÝ ÚVOD Obrázek 1.1: P6 mikroarchitektura Intel Netburst architektura NetBurst architektura uvádí mnoho novinek a zásadně vylepšuje procesory, které tuto architekturu používají. Základní vlastnosti: Rapid Execution Engine - umožňuje ALU jednotkám běžet 2x rychleji než procesor, základní celočíselné operace můžou být odbaveny za 1/2 doby trváni cyklu procesoru Hyper-Pipelined technologie - umožňuje vysokou frekvenci procesorů vylepšené dynamické provádění - až 126 instrukcí může být v pipeline, pipeline má až 48 načítacích a 24 ukládacích jednotek, vylepšená predikce skoku nový systém cache pamětí Intel NetBurst technologie

21 KAPITOLA 1. TEORETICKÝ ÚVOD 9 Obrázek 1.2: Netburst mikroarchitektura Pipeline se skládá ze 3 částí a to: 1. Front-End pipeline 2. Out-Of-Order Execution Core 3. Retirement Unit Front-End pipeline - jejím úkolem je zásobovat Out-Of-Order Execution Core instrukcemi v programovém pořadí Out-Of-Order Execution Core - základním úkolem je zpracovávání instrukcí mimo pořadí, což znamená, že pokud se nějaká instrukce zpozdí, tak jiná instrukce může být mezitím vykonávána. K tomuto účelu Out-Of-order Execution Core používá různé buffery. Retirement Unit - dostává již zpracované instrukce od Out-Of-Order Execution Core a stará se o zapisování výsledků těchto instrukcí

22 10 KAPITOLA 1. TEORETICKÝ ÚVOD Intel Core architektura Základní vlastnosti: Intel Wide Dynamic execution - umožňuje každému procesoru zpracovat až 4 instrukce za jeden takt čtrnáctistupňová pipeline 3 ALU jednotky Intel Advanced Smart Cache - zajišťuje vyšší přenos dat z L2 cache paměti do procesoru velká L2 cache až o velikosti 4MB, až šestnáctistupňová asociativita 256 bitová interní datová cesta pro zvýšení přenosu z L2 do L1 cache Intel Smart Memory Access - redukuje cache-miss při zpracovávání mimo pořadí, zvyšuje efektivnost při spekulativním provádění instrukcí a to tak, že optimalizuje využití datového toku z procesoru do paměti (snižuje latenci při přístupu do paměti). K této optimalizaci procesor využívá Memory disambiguation technologii, která vylepšuje outof-order zpracování instrukcí tím, že lépe odhaduje pořadí zpracování instrukcí Intel Advanced Media Digital Boost - vylepšuje většinu 128 bitových SIMD instrukcí Intel Core 2 Duo, Intel Core 2 Extrem a Intel Xeon série 5100 obsahují dva procesory založené na Intel Core architektuře Obrázek 1.3: Core mikroarchitektura

23 KAPITOLA 1. TEORETICKÝ ÚVOD Architektura Intel Atom Jedná se o procesorovou řadu, která je určena pro ultra-mobilní PC, smart-phony a další zařízení, která mají velmi malé nároky na spotřebu. Samotná architektura má několik základních rysů: vylepšené provádění mikroinstrukcí - In-Order zpracování instrukcí (zpracovávání instrukcí v pořadí). Tuto technologii Intel používá znovu po dlouhé době. V principu procesor dostává instrukce jednu za druhou a vkládá je do pipeline v pořadí, v jakém je dostává. Výhodou je to, že by počet ztrát měl být omezen. Procesory z rodiny Atom používají 16 stupňovou pipeline, která může být někdy i nevýhodou, jelikož pro in-order zpracovávání bývají obvyklé krátké pipeliny. Obrázek 1.4: Intel Atom architektura - duální pipeliny ke zpracování až dvou instrukcí v jednom cyklu - vylepšený stack pointer k zvýšení efektivity provádění vstupů/výstupů z funkcí Intel SmartCache - L2 o velikosti 512KB, osmistupňová asociativita - optimalizována pro jednovláknové i vícevláknové prostředí bitová datová cesta mezi L2 a L1 cache Intel Digital Media Boost - jednocyklový průchod pro většinu 128-bitových SIMD instrukcí - až šest FP operací za jeden cyklus - až dvě 128 bitové SIMD instrukce za jeden cyklus

24 12 KAPITOLA 1. TEORETICKÝ ÚVOD - Safe Instruction Recognition (SIR) - umožňuje dlouhotrvajícím floating-point operacím využít out-of-order retire Intel HyperThreading - jedná se o stejnou technologii, jaká už byla použita u procesorů z rodiny Intel Pentium IV, avšak u procesorů Atom je tato technologie velmi podpořena dlouhou pipeline Procesory této generace mají implementovánu instrukční sadu x86 (IA-32 i s 64 bitovým rozšířením). Procesory obsahují dvě ALU jednotky a dvě FPU jednotky. První ALU jednotka se stará o posuvy a druhá o skoky. Jakékoliv násobení či sčítání se automaticky posílá do FPU jednotek, i když se jedná o operaci s integer čísly. První FPU jednotka se stará o sčítání, druhá o SIMD instrukce a násobení nebo dělení. Procesory jsou celkově optimalizovány pro jednoduché instrukce, které zvládají velmi rychle. Obrázek 1.5: Intel Atom pipeline Architektura Intel Nehalem Nehalem je kódové označení pro nejnovější generaci procesorů od společnosti Intel. Jedná se o úplně novou architekturu, která je nástupcem Core architektury. Původně se mělo jednat o poslední stádium NetBurst technologie, ale jelikož Intel od této technologie upustil, tak se jedná o úplně nový projekt. Procesory které využívají Nehalem architekturu jsou prodávány pod názvem Intel Core i7. Základní rysy této architektury: procesory této architektury můžou existovat v 2, 4 a 8 jádrových provedeních integrovaný paměťový řadič s podporou DDR3 SDRAM, který má 3 paměťové kanály procesory se vyrábějí 45nm technologií je použita nová technologie Intel QuickPath Interconnect, která nahrazuje klasický front side bus (FSB) znova se používá Intel HyperThreading technologie (Intel ji nepoužil od Pentium IV generace procesorů)

25 KAPITOLA 1. TEORETICKÝ ÚVOD 13 všechna jádra jsou tzv. single die (budou součástí jednoho čipu) L1 cache se skládá z 32KB pro instrukce a 32KB pro data na každé jádro 256KB L2 cache na každé jádro 8MB L3 cache, která je sdílena všemi jádry vylepšena predikce skoků pomocí 2nd level branch prediction a také vylepšený Transaction Lookaside Buffer (2nd level TLB) intergrovaný mikrokontroler pro správu spotřeby real-time senzory pro sledování teploty a spotřeby procesoru Obrázek 1.6: architektura procesorů Intel Nehalem

26 14 KAPITOLA 1. TEORETICKÝ ÚVOD Intel QuickPath Interconnect architektura Jde o platformu, která je určena k propojení mezi mikroprocesorem a externí pamětí a také mezi mikroprocesorem a V/V rozbočovačem. Základním vylepšením této technologie je implementace sdílené škálovatelné paměti. Namísto použití sdílené paměti, která je připojena ke všem jádrům za pomoci FSB (Front Side Bus) a paměťového kontroleru, má svou vlastní přiřazenou paměť, ke které přistupuje pomocí sdíleného paměťového řadiče. V případě, že jádro potřebuje přistoupit k paměti, která je určena jinému jádru, tak to může udělat právě pomocí Intel QuickPath Interconnect, která spojuje všechna jádra. Základem této technologie je to, že používá dvoubodový spoj, namísto klasické sběrnice, kde jádra musí řešit přistup ke sdíleným prostředkům. Předpokládaný výkon se pohybuje okolo 4.8 až 6.4 GB přenesených za sekundu v jednom směru. Spoj může být 5, 10 nebo 20 bitů široký v každém směru, což znamená 12 až 16 GB/s v jednom směru, či 24 až 32 GB/s pro spoj. Základní implementace této technologie v procesorové rodině Nehalem používá spoj o 20 bitové šířce s přenosem 25,6 GB/s. 2nd level branch prediction Principem 2nd level predikce skoků u procesorů Nehalem je to, že tato predikce funguje současně s klasickou predikcí. Výhodou 2nd level predikce je to, že má daleko větší tabulku s historií skoků a tak dokáže odhadovat skoky s lepším výsledkem, nevýhodou je zase velké zpomalení odhadu. 2nd level TLB Opět zde pracují obě dvě úrovně TLB společně, avšak pokud není namapována adresa v základním TLB, tak se procesor podívá ještě do nově přidané 2nd level TLB namísto do tabulky stránek a tím může ušetřit čas SIMD instrukce Jedná se o takzvané single-instruction multiple-data instrukce, které byly u procesorů zavedeny se vznikem Intel MMX technologie a poté dále rozšiřovány pomocí SSE, SSE2, SSE3, SSSE3 a SSE4 instrukcí. MMX instrukce - Intel Pentium II SSE instrukce - Intel Pentium III SSE2 instrukce - Intel Pentium IV, Intel Xeon SSE3 instrukce - Intel Pentium IV s Hyper-Threading technologií SSSE3 instrukce - Intel Xeon série 5100, Intel Core 2 Duo SSE4 instrukce - 54 instrukcí - 47 instrukcí je SSE4.1 - Intel Xeon série 5400, Intel Core 2 Extreme QX instrukcí je SSE4.2

27 KAPITOLA 1. TEORETICKÝ ÚVOD 15 Obrázek 1.7: SIMD instrukce SSE4 instrukční sada poprvé uvedena u Intel Core architektury nejedná se o sadu instrukcí na podporu multimédií tyto instrukce definují XMM0 jako implicitní třetí operand postrádají podporu pro 64 bitové MMX registry, SIMD integerové operace mohou být prováděny pouze v 128 bitových XMM registrech SSE4a - dvě nové instrukce přidané společností Advanced Media Device (AMD)

28 16 KAPITOLA 1. TEORETICKÝ ÚVOD Hyper-Threading technologie Tato technologie byla zavedena u 32 bitových procesorů, aby zvýšila jejich výkonnost při používání multi-vláknového operačního systému nebo jedno-vláknové aplikace v multi-taskingovém prostředí. Základem této technologie je umožnit procesoru zpracovávat dva a nebo více separátních kódů (vláken) pomocí sdílených vykonávacích prostředků. 32 bitové procesory, které Hyper-Threading technologii podporují, jsou ve skutečnosti tvořeny dvěma nebo více logickými procesory. Každý z těchto logických procesorů má svoje vlastní 32 bitové registry. Srovnání procesoru využívajícího Hyper-Threading technologie s opravdovým dvoujádrovým procesorem: Obrázek 1.8: Hyper-Threading Multi-Core technologie Tato technologie je další možností jak zpracovávat multi-vláknové operace v rodině 32 bitových procesorů. Je založena na výskytu dvou nebo více fyzických procesorových jader. Vyskytuje se u několika procesorů z rodiny Intel v různých obměnách: prvním procesorem s touto technologií je Intel Pentium IV Extreme Edition - jsou zde dvě procesorová jádra s podporou technologie Hyper-Threading, což dává dohromady 4 logické procesory Dual-core Intel Xeon Intel Pentium D - dvě procesorová jádra bez přítomnosti Hyper-Threading technologie, tedy jen dva logické procesory

29 KAPITOLA 1. TEORETICKÝ ÚVOD 17 Intel Core 2 Duo, Intel Xeon série 3000, 5100 a Intel Core Duo - obsahují dvě procesorová jádra, která sdílejí L2 cache a každý má svou vlastní L1 cache (není ukázána na obrázku) Obrázek 1.9: MultiCore technologie - 2 jádra Intel Xeon série 7300, 5300, 3200, Intel Core 2 Extreme Quad-Core a Intel Core 2 Quad - obsahují čtyři procesorové jádra, avšak fyzicky jsou to dvě dual-core jádra na jednom čipu, kde každé dual-core jádro má svou vlastní L2 cache (2x L2 cache v procesoru) a každé procesorové jádro má svou samostatnou L1 cache (4x L1 cache v procesoru) Obrázek 1.10: MultiCore technologie - 4 jádra

30 18 KAPITOLA 1. TEORETICKÝ ÚVOD Intel Core i7-4 procesorová jádra Obrázek 1.11: MultiCore technologie - 4 jádra Intel Core i Intel 64 architektura Základním rysem této architektury je, že zvyšuje adresní prostor pro software na 64 bitů a podporuje fyzický adresní prostor do 40 bitů. Může pracovat ve dvou základních módech: 1. kompatibilní mód - dovoluje 64 bitovému operačnímu systému spouštět 32 bitové aplikace bez jakéhokoliv zásahu do nich bitový mód - dovoluje systému spouštět aplikace, které jsou napsány pro 64 bitový přístup k adresnímu prostoru Další znaky 64 bitového módu: 64 bitová adresace 8 univerzálních registrů navíc 8 registrů navíc pro SIMD instrukce Intel virtualization technologie Tato technologie pro 64 bitové i 32 bitové procesory umožňuje tzv. virtualizaci, což je možnost fungovat jako více virtuálních systémů, kde každý virtuální systém může mít svůj vlastní operační systém a aplikace pro něj.

31 KAPITOLA 1. TEORETICKÝ ÚVOD Intel IA64 technologie Tuto technologii využívá procesorová řada Intel Itanium. Jde o 64 bitové procesory, které jsou určeny pro vysoce výkonné počítačové systémy. Jedná se o úplně jinou architekturu než mají ostatní procesory od firmy Intel. Procesory existují ve dvou generacích a to Itanium a Itanium 2. Architektura je založena silně na paralelismu na úrovní instrukcí (ILP), kdy překladač rozhoduje o tom, které instrukce se budou vykonávat paralelně. Tohle dovoluje procesoru zpracovávat až 6 instrukcí v jednom hodinovém taktu. Základní fakta o této architektuře jsou: 128 integer registrů, 128 FP registrů, 64 jednobitových predikátových registrů, 8 skokových registrů FP registry jsou 82 bitů dlouhé každé 128 bitové slovo obsahuje 3 instrukce, fetch mechanismus může načíst dvě instrukční slova za jeden takt z L1 cache do pipeline procesor má 30 funkčních vykonávacích jednotek v 11 skupinách, každá jednotka může provádět určitou podmnožinu instrukční sady tyto jednotky jsou: - 6 obecných ALU jednotek, 2 integer jednotky, 1 shift jednotka - 4 data cache jednotky - 6 multimediálních jednotek, 2 paralelní shift jednotky, 1 paralelní násobička - 4 FP násobičky - 3 skokové jednotky překladač tedy může skládat instrukce do skupiny po šesti a pak je vykonávat najednou řada Itanium 2 má 32KB velkou L1 cache (16KB pro data, 16KB pro instrukce), L2 cache o velikosti 256KB L3 cache o různé velikosti 1,5 MB až 24 MB L2 cache obsahuje dodatečnou logiku pro zvládnutí operací se semafory bez přerušení práce ALU pozdější generace procesorů měly podporu IA-32 EL technologie, která zvyšuje výkonnost 64 bitového Itanium procesoru v 32 bitových aplikacích v červenci 2006 s vydáním revize jádra Montecito byla přidána podpora Hyper-Threading technologie a později také Intel Virtualization technologie

32 20 KAPITOLA 1. TEORETICKÝ ÚVOD Obrázek 1.12: Itanium architektura

33 KAPITOLA 1. TEORETICKÝ ÚVOD Přehled základních vlastností procesorů Intel bitové procesory Obrázek 1.13: 32 bitové procesory

34 22 KAPITOLA 1. TEORETICKÝ ÚVOD bitové procesory Obrázek 1.14: 64 bitové procesory část první

35 KAPITOLA 1. TEORETICKÝ ÚVOD 23 Obrázek 1.15: 64 bitové procesory část druhá

36 24 KAPITOLA 1. TEORETICKÝ ÚVOD Itanium procesorová řada Obrázek 1.16: Itanium procesorová řada

37 KAPITOLA 1. TEORETICKÝ ÚVOD Advanced Micro Devices (AMD) První procesory AMD byly řady 286, 386 a 486, které společnost AMD vyráběla podle designu společnosti Intel. Prvním samostatným procesorem AMD byla řada procesorů K AMD K5 architektura AMD K5 procesory K5 procesory byly postavené na vlastní AMD architektuře 29k RISC procesorů s x86 dekódovacím front-endem. Tyto procesory měly pouze něco okolo 4,3 miliónů tranzistorů. Obsahovaly pět integrovaných jednotek, které mohly zpracovávat instrukce mimo pořadí a jednu FP jednotku. Procesor uměl spekulativní provádění instrukcí a měl 16KB instrukční cache. Obrázek 1.17: AMD K5 architektura AMD K6 architektura AMD K6 procesory Tato řada procesorů používala RISC86 superskalární mikroarchitekturu, byla kompatibilní s Intel MMX technologií. Používala L1 cache paměť o velikosti 64KB rozdělenou na 32KB pro data a 32 KB pro instrukce. Obsahovaly FPU jednotku.

38 26 KAPITOLA 1. TEORETICKÝ ÚVOD Obrázek 1.18: AMD K6 architektura AMD K6-2 procesory Tato generace procesorů používá také RISC86 mikroarchitekturu. Má L1 cache paměť o velikosti 64KB a navíc 20KB predekódovací cache paměť. Vylepšuje FP jednotku a urychluje vykonávání MMX instrukcí. Velkým vylepšením je přidání 21 instrukcí AMD 3DNow! technologie, která vylepšuje Intel MMX technologii. Obrázek 1.19: AMD K6-2 architektura

39 KAPITOLA 1. TEORETICKÝ ÚVOD 27 AMD K6-III procesory Základním rysem těchto procesorů bylo využití tříúrovňového designu cache pamětí. Procesor obsahoval L1 cache o velikosti 64KB a L2 cache o velikosti 256KB, avšak umožňoval oběma stupňům cache souběžné provádění čtecích a zapisovacích operací v jednom taktu procesoru. Třetí úrovní byla odpojitelná L3 cache o velikosti od 512KB do 2048KB integrovaná na základní desce. Tato architektura se příliš neprosadila a byla brzy nahrazena. Obrázek 1.20: AMD K6-3 architektura AMD K7 architektura AMD Athlon Jedná se o první superskalární procesor z rodiny AMD, tento procesor byl schopný zpracovat až čtyři 32bitové single-precision FP instrukce v jednom taktu. Dalším základním vylepšením bylo zvětšení L1 cache na 128KB a L2 cache od 512KB až do 8MB. Byla také přidána podpora Enhanced 3DNow! technologie, která znamenala rozšíření o dalších 24 instrukcí a byla reakcí na SIMD instrukce procesoru Intel Pentium III. AMD ThunderBird Jedná se o vylepšenou architekturu AMD Athlon procesoru. Hlavním rozdílem bylo snížení L2 cache paměti na 256KB, která ale byla integrovaná přímo na čipu.

40 28 KAPITOLA 1. TEORETICKÝ ÚVOD Obrázek 1.21: AMD Athlon architektura AMD Duron AMD Duron jsou procesory mířené na low-end trh, které byly odpovědí na Intel Celeron architekturu. Díky tomu byla snížena velikost L2 cache na 64KB, velikost L1 cache byla stále 128KB. L2 cache byla snížena, jelikož se AMD rozhodla pro jiný design cache paměti, kde data nejsou zrcadlena mezi L1 a L2 cache pamětmi. L1 cache paměť se stala primárním cache zdrojem a pomalejší L2 cache ukládala bloky, které se zapisovaly zpátky do paměti. AMD Palomino Generace procesorů AMD Palomino přišla s několika zásadními vylepšeními, které AMD souhrnně nazvalo QuantiSpeed architektura. Mezi základními rysy této architektury patří vylepšení Transition Lookaside Bufferu a implementace 52 nových SIMD instrukcí, které se souhrnně označují jako AMD 3DNow! Professional. AMD Morgan Jedná se o procesory mířené na low-end segment podobně jako generace AMD Duron. Vychází se zde z jádra Palomino, avšak L2 cache je snížena z 256KB na 64KB. AMD Thoroughbred Jde o upravené jádro Palomino, které je pouze vyráběno pokročilejším výrobním procesem. Z hlediska architektury nebyly použity žádné výraznější změny.

41 KAPITOLA 1. TEORETICKÝ ÚVOD 29 AMD Barton Barton je mírně vylepšené jádro u kterého byla zvýšena kapacita L2 cache na 512KB AMD K8 architektura AMD Athlon 64 Tato generace procesorů jako první využívá AMD64 instrukčního setu, což je odpověď firmy AMD na Intel 64 architekturu. Obrázek 1.22: AMD K8 architektura AMD Sempron Opět se jedná o low-endovou odpověď na Intel Celeron D procesory. Procesor vychází z Athlon 64 architektury.

42 30 KAPITOLA 1. TEORETICKÝ ÚVOD AMD Athlon 64 X2 Tato řada je první generací procesorů od AMD, které jsou tvořeny více procesorovými jádry. V tomto případě se jedná o dvoujádrová řešení. Každé jádro vychází z Athlon 64 architektury a existují dva designy: Manchester - 512KB L2 cache Toledo - 1MB L2 cache AMD Turion 64 Jedná se o řadu procesorů zaměřených na malou spotřebu. Jsou to 64 bitové procesory osazené 512 až 1024 KB L2 cache, které obsahují podporu mnoha technologií na snížení spotřeby jako například PowerNow!. AMD Turion 64 X2 Jde o dvoujádrové řešení vycházející z Turionu 64, které je také zaměřeno na mobilní segment trhu. Umí navíc AMD Virtualization technologii. AMD Turion 64 X2 Ultra Tyto procesory jsou součástí AMD platformy Puma. Jde o dvoujádrový procesor vyráběný 65nm výrobním procesem. Každé jádro má 1 MB L2 cache. Novinkou je implementace tří napěťových schémat. Jedno pro northbridge a zbylé dvě po jednom pro každé jádro, díky tomu může jádro měnit své napájení a frekvenci nezávisle na tom druhém a northbridgi. AMD Quad Core Barcelona Jde o první čtyřjádrové řešení od AMD, které je cíleno do serverů a pracovních stanic. Čtyřjádrovosti procesoru je docíleno tím, že procesor obsahuje čtyři procesorová jádra na jednom čipu, což je rozdíl oproti Quad-Core technologii od firmy Intel, kde jsou na jednom čipu dvě dual-core jádra. Tato architektura pracuje s třístupňovou cache pamětí, kde základem stále zůstávají 64KB L1 cache a 512KB L2 cache, které má každé procesorové jádro zvlášť. Navíc je zde L3 cache paměť o velikosti až 2MB, která je sdílena všemi procesorovými jádry AMD K10 architektura Nejnovější architektura od AMD, která najde využití u procesorů z rodin Athlon Dual-Core 6000 a čtyřjádrových procesorů Phenom. Součástí této architektury je několik inovací: Enhanced PowerNow! technologie - pomocí této technologie mohou jádra a integrovaný paměťový řadič dynamicky měnit své nároky na napájení CoolCore technologie - umožňuje jádrům vypnout části svých obvodů, které nejsou využívány přednačítání přímo do L1 cache paměti dva 64 bitové nezávislé paměťové řadiče, každý s vlastním fyzickým adresním prostorem 48 bitové paměťové adresování Podpora HyperTransport 3.0

43 KAPITOLA 1. TEORETICKÝ ÚVOD 31 rozšíření instrukční sady - nové instrukce pro manipulaci s bity (LZCNT, POPCNT) - nové SSE instrukce, pojmenované jako SSE4a, které se nenachází v SSE4 implementaci od firmy Intel - podpora pro nezarovnané SSE load instrukce vylepšení pipeline bitů široké SSE jednotky - širší L1 datový cache interface, umožňující dvě 128b načtení v jednom cyklu - menší latence pří dělení nízkých integer čísel - nepřímé odhadování skoků s 512 záznamy, větší návratový zásobník a také buffer pro cíle skoků Obrázek 1.23: AMD K10 architektura

44 32 KAPITOLA 1. TEORETICKÝ ÚVOD AMD Phenom X4 procesory Phenom X4 procesory s kódovým označením Agena jsou první generací procesorů z AMD K10 architektury. Vlastnosti těchto procesorů jsou: je to čtyřjádrový procesor L1 cache o velikosti 64KB pro data a 64KB pro instrukce pro každé jádro L2 cache o velikosti 512KB pro každé jádro paměťový řadič s podporou DDR2 paměťových modulů o frekvenci až 1066MHz podporují technologie AMD64, PowerNow!, NX bit, AMD-V implementace HyperTransport technologie AMD Phenom X3 procesory procesor s kódovým označením Toliman je to tříjádrový procesor ostatní jeho vlastnosti jsou stejné jako u Phenom X4 procesorů AMD K10.5 architektura AMD Phenom II je to čtyřjádrový procesor procesor vyráběný 45nm výrobním procesem vycházející z AMD Phenom procesoru má 6 MB velkou sdílenou L3 cache paměť obsahuje AM3 paměťový řadič, který nově podporuje i DDR3 paměti existují i varianty procesoru se třemi jádry nebo 4MB L3 cache

45 KAPITOLA 1. TEORETICKÝ ÚVOD Technologie procesorů AMD Opět i zde v tomto přehledu procesorů rodiny AMD zaznělo několik významných technologií viz. [13], které si zaslouží podrobnější rozebrání. Jedná se o technologie: 3DNow! HyperTransport AMD64 architektura DNow! Jde o technologii, která byla poprvé uvedena u AMD K6-2 procesorů. Jejím základním účelem bylo lepší zvládnutí práce s FP instrukcemi. Původně byla tato sada instrukcí vyvinuta jako rozšíření MMX sady instrukcí. Hlavním smyslem je zvýšení výkonu v 3D výpočtech. Každá 3DNow! instrukce obsluhuje dva FP operandy. K6-2 architektura umožňuje zpracovávat dvě 3DNow! instrukce v jednom cyklu, což dává dohromady 4 FP operace za jeden takt. Původní implementace obsahovala sadu 21 instrukcí, které obsahovaly podporu SIMD FP operací. Obrázek 1.24: 3DNow technologie Enhanced 3DNow! Rozšíření 3DNow! instrukční sady, která byla poprvé uvedena s první generací procesorů z rodiny Athlon. Bylo přidáno 5 nových instrukcí a později dalších 5 pro podporu digitálního zpracování signálů (DSP) HyperTransport Původně se tato technologie jmenovala Lightning Data Transport (LDT). Jde o technologii, která zajišťuje dvoubodové spojení s velmi nízkou dobou zpoždění. Tato technologii je využívána firmami AMD a Transmeta v x86 procesorech, firmami PMC-Sierra, Broadcom a Raza Microelectronics v MIPS mikroprocesorech, AMD, NVIDIA, VIA a SiS v PC chipsetech, HP, Sun Microsystems, IBM a Flextronics v serverech, Cisco Systems v routerech.

46 34 KAPITOLA 1. TEORETICKÝ ÚVOD Doteď existují 3 verze HyperTransport technologie: Obrázek 1.25: verze HyperTransport technologie Verze 1.0 byla uvedena v roce 2001, verze 2.0 v roce 2004, verze 3.0 v roce Jde o DDR (Double Date Rate) spojení, což znamená, že data jsou posílána jak na náběžnou, tak i na sestupnou hranu hodinového signálu. HyperTransport je paketově orientovaným spojením, což má několik důsledků: každý paket obsahuje set 32 bitových slov první slovo v paketu je vždy řídící slovo pokud paket obsahuje adresu, tak posledních 8 bitů řídícího slova je spojeno s dalším 32 bitovým slovem, čímž je vytvořena 40 bitová adresa pokud je vyžadováno 64 bitové adresování, tak se připojí navíc 32 bitový řídící paket přenášená data jsou potom dále rozdělena do jednotlivých 32 bitových paketů HyperTransport spojení se dá použít pro generování systémových zpráv, k signalizaci přerušení nebo například k V/V a datovým transakcím

47 KAPITOLA 1. TEORETICKÝ ÚVOD 35 Obrázek 1.26: HyperTransport technologie AMD64 architektura Jde o architekturu AMD procesorů, která přinesla podporu 64 bitových instrukcí. Samozřejmostí je zpětná kompatibilita s 32 bitovými a 16 bitovými aplikacemi a operačními systémy bez jejich modifikace či rekompilace. Základní vlastnosti AMD64 architektury: rozšíření registrů 8 univerzálních registrů navíc všech 16 univerzálních registrů je 64 bitových osm 128 bitových XMM registrů jednotné byte-register adresování pro všechny univerzální registry Long Mode až 64 bitů virtuální adresy 64 bitový instruction pointer Instruction-Pointer-Relative Data adresní mód

48 36 KAPITOLA 1. TEORETICKÝ ÚVOD Obrázek 1.27: AMD64 technologie - registry Obrázek 1.28: AMD64 technologie - operační módy

49 KAPITOLA 1. TEORETICKÝ ÚVOD 37 Srovnání dostupnosti registrů a zásobníku pro 32 bitový mód - Legacy mode (levý sloupec) a 64 bitový mód (pravý sloupec) Obrázek 1.29: srovnání dostupnosti registrů a zásobníku pro 32 a 64 bitový mód 1.5 Procesory PowerPC Tato procesorová řada je vyvíjena konsorciem firem Apple, IBM a Motorola. Jedná se o procesor typu RISC, což znamená: procesor má pevnou délku instrukcí a oddělenou množinu instrukcí pracujících s pamětí (LOAD/STORE) procesor má k dispozici 32 GPR registrů a vektorové rozšíření AltiVec je to superskalární procesor s podporou pipeliningu, se zpracováváním instrukcí mimo pořadí a s možností předpovídání větvení procesor se může přepínat mezi little-endian a big-endian módem (není podporováno u nejnovější G5 generací procesorů) dnes už umí kompletní 64 bitovou specifikaci zpětně kompatibilní s 32 bitovou architekturou Altivec jedná se o sadu 162 SIMD instrukcí, která má k dispozici 32 vlastních 128 bitových registrů používají se k akceleraci multimediálních aplikací

50 38 KAPITOLA 1. TEORETICKÝ ÚVOD PowerPC procesory se dají rozdělit na 5 generací viz. [11], jak je uvedeno na následujících obrázcích. Pátá generace je již plně 64 bitová a začíná IBM 970 procesorem. 32 bitové procesory Obrázek 1.30: přehled 32 bitových procesorů - část první

51 KAPITOLA 1. TEORETICKÝ ÚVOD 39 Obrázek 1.31: přehled 32 bitových procesorů - část druhá 64 bitové procesory Obrázek 1.32: přehled 64 bitových procesorů 1.6 Procesory VIA Přehled VIA procesorů viz. [12]: VIA Joshua (Jalapeno) jde o procesor, který původně vyvíjela firma Cyrix, než tato firma byla prodána firmě VIA v roce 1999 procesor měl podporu RDRAM paměťových modulů a MPEG dekódování používá 133MHz sběrnici, obsahuje dvanáctistupňovou pipeline má L1 cache o velikosti 64KB, L2 cache o velikosti 256KB podporuje MMX a 3DNow! Instrukce jedná se pouze o prototyp

52 40 KAPITOLA 1. TEORETICKÝ ÚVOD VIA Samuel (C5A) FP jednotky běží na poloviční frekvenci jako CPU L1 cache o velikosti 64KB, L2 cache nemá používá MHz sběrnici má dvanáctistupňovou popelíne VIA C3 procesorová řada VIA Samuel 2(C5B) má L1 cache o velikosti 128KB, L2 cache o velikosti 64KB podporuje MMX a 3DNow! Instrukce obsahuje dvanáctistupňovou pipeline VIA Ezra/Ezra-T jedná se pouze o vylepšení architektury použité u procesorů z rodiny Samuel 2 běží na vyšších frekvencích než procesory Samuel 2, jinak má velmi podobné vlastnosti VIA Nehemiah(C5XL) Jde o úplně novou architekturu procesorů, která se zbavila neduhů dřívějších generací procesorů od firmy VIA, například nekompletní MMX sady instrukcí, či FP jednotky běžící na poloviční frekvenci oproti procesoru. Základní inovace jsou: zvětšení stupňů pipeline z 12 na 16 opuštění 3DNow! instrukcí a implementace SSE instrukční sady sběrnice běží stále na 133MHz implementováno AES šifrování VIA Antaur(C5P) jde o procesor na bázi Nehemiah jádra, který je mířen na mobilní zařízení obsahuje technologii PowerSaver 3.0, která dynamicky mění spotřebu procesoru, je to velmi podobné Intel SpeedStep technologii VIA C7 procesorová řada Via Esther(C5J) Jde o další evoluční skok oproti jádrům z rodiny Nehemiah. Základní vlastnosti Esther procesoru jsou: dokáže běžet až na frekvenci 2GHz, sběrnice běží na frekvenci 800MHz L1 cache o velikosti 128KB, L2 cache o velikosti 128KB

53 KAPITOLA 1. TEORETICKÝ ÚVOD 41 velmi nízká spotřeba zajištěná technologií TwinTurbo, která dokáže měnit frekvenci procesoru v jednom procesorovém taktu podpora SSE2 a SSE3 instrukcí a také NX bitu VIA Nano(Isaiah) Jde o novou procesorovou řadu firmy VIA viz. [10]. Tyto procesory jsou jako první od firmy VIA 64 bitové. Touto platformou se VIA snaží konkurovat nové mobilní procesorové řadě firmy Intel - Intel Atom. Z toho plyne, že tyto procesory jsou také zaměřeny na zařízení s velmi nízkou spotřebou a jim podobná. Isaiah obsahuje několik vlastností, které se v portfoliu firmy VIA objevují poprvé: podpora x86-64 instrukční sady výroba 65nm, později 45nm výrobním procesem FSB sběrnice běžící na 800 až 1333MHz 64KB velká L1 cache, L2 cache o velikosti 1MB podpora virtualizační technologie (stejná implementace jako od firmy Intel) jedná se o superskalární procesor se zpracováváním instrukcí mimo pořadí - jde o první procesor od firmy VIA, postavený na out-of-order zpracování instrukcí Instruction Vision technologie - bude dovolovat spojit některé jednoduché instrukce dohromady za účelem snížení spotřeby vylepšené odhadování skoků, je použito osm odhadovacích jednotek ve dvou stupních pipeline umožňuje cache exkluzivitu, která zajišťuje, že data v L1 cache nebudou stejná jako data v L2 cache dokáže načíst čtyři x86 instrukce za jeden cyklus podporuje MMX, SSE, SSE2, SSE3, SSSE3 instrukční sady implementuje 3 nové technologie pro snížení spotřeby: Adaptive P-State Control - přepínání mezi napájecími úrovněmi bez ukončení provádění instrukcí Adaptive Overclocking - automatické přetaktování procesoru, pokud má procesor nízkou teplotu Adaptive Thermal Limit - dokáže udržet procesor na teplotě, která je předdefinována uživatelem hardwarově implementuje AES šifrování a SHA-1, SHA-256 hashování

54 42 KAPITOLA 1. TEORETICKÝ ÚVOD Obrázek 1.33: VIA Isaiah architektura 1.7 Procesor Cell Jde o vícejádrový procesor, který je vyvíjen konsorciem společností IBM, Sony a Toshiba. Procesor může být vyroben v mnoha různých konfiguracích, avšak má několik základních rysů viz. [2]: skládá se ze dvou hlavních části a to hlavního jádra s názvem Power Procesor Element (PPE) a několika menších jader nazývaných Synergistic Processing Elements (SPE) tyto jádra jsou spolu propojena pomocí sběrnice s názvem Element Interconnect Bus (EIB) procesor je optimalizován pro FP počítání s jednoduchou přesností, avšak SPE jádra mohou provádět FP operace s dvojitou přesností Power Processor Element jádro jedná se o multivláknové jádro, které funguje jako řídící pro zbylá SPE jádra stará se o většinu výpočtů spolupracuje s většinou obvyklých operačních systémů, jelikož je velmi podobné 64 bitovému PowerPC procesoru má L1 cache o velikosti 64KB (32KB pro data, 32KB pro instrukce) 512 KB L2 cache Obsahuje AltiVec jednotky, které jsou specializovány na FP operace s jednoduchou přesností

55 KAPITOLA 1. TEORETICKÝ ÚVOD 43 Synergistic Processing Elements jádro každé toto jádro je složeno ze Synergisti Processing Unit (SPU) a Memory Flow Controller (MFC) jedná se o RISC procesor, který obsahuje 256KB integrované SRAM paměti pro instrukce a data, která se nazývá Local Storage typickým využitím těchto jader je například naplnění SPE malými programy (něco jako vlákna) a jejich výsledná paralelní spolupráce na vyřešení daleko komplexnějšího problému Element Interconnect Bus (EIB) typově jde o interní komunikační sběrnici, která v Cell procesoru spojuje dohromady jednotlivé elementy procesoru: PPE jádro, MIC - paměťový řadič, SPE jádra a dvě I/O rozhraní, jež se nachází mimo čip obsahuje arbitrážní jednotku, která rozhoduje o využívání sběrnice je implementována jako kruhová sběrnice, která se skládá ze čtyř 16 bitových kanálů, maximální přenos je 96B za jeden hodinový takt každá z připojených jednotek má jeden 16B čtecí port a jeden 16B zapisovací port Paměťový řadič Rambus XIO Cell obsahuje dvoukanálový Rambus XIO paměťový řadič, který komunikuje s Rambus XDR paměťmi Systémový řadič FlexIO využívá také Rambus design je organizován do dvanácti řad, každá řada je 8 bitový dvoubodový spoj

56 44 KAPITOLA 1. TEORETICKÝ ÚVOD Obrázek 1.34: Cell procesor architektura S tímto procesorem se dnes můžeme setkat například v herní konzoli PlayStation 3, kde se jedná o jeho první nasazení. V této konzoli je procesor taktován na 3,2 GHz a obsahuji 7 z obvyklých 8 SPE jader. V konzoli je programátorům dostupných pouze šest, jelikož jedno je vyhrazeno pro operační systém konzole. Dalším jeho využitím je například HDTV systém od Toshiby. Tento systém využívající Cell procesory je schopen dekódovat 48 MPEG-2 streamů zároveň v rozlišení 1920x Procesor Xenon Tento procesor je také vyvíjen firmou IBM viz. [7]. S tímto procesorem se můžeme setkat v dnešní moderní herní konzoli a to v Xbox 360 od Microsoftu. opět se jedná o vícejádrový procesor, který se skládá ze tří procesorových jader na jednom čipu, které pracují na frekvenci 3,2GHz jedná se o procesory založené na PowerPC architektuře výpočetní výkon je tvořen matematickým koprocesorem a dvěma jednotkami AntiVec každé jádro má vlastní L1 cache o velikosti 64KB, 32KB pro data a 32KB pro instrukce. procesorová jádra společně sdílejí L2 cache o velikosti 1MB součástí platformy je také grafický procesor od firmy ATI s názvem Xenos procesor může vykonat dvě instrukce za jeden hodinový takt v každém jádře

57 KAPITOLA 1. TEORETICKÝ ÚVOD 45 každé jádro obsahuje dvě symetrická hardwarová vlákna (SMT), což dává celkem 6 vláken je implementována standardní sada PowerPC integer a FP registrů a navíc 128 VMX registrů, které jsou zaměřeny na akceleraci 3D grafiky a herní fyziky procesor je vyroben 90nm výrobním procesem, v roce 2007 je zmodernizován na 65 nm výrobní proces a v roce 2009 je nasazena 45nm výroba jedná se procesor s in-order způsobem zpracovávání instrukcí, používá big-endian architekturu Obrázek 1.35: Xenon procesor architektura

58 46 KAPITOLA 2. BUDOUCÍ GENERACE PROCESORŮ 2 Budoucí generace procesorů 2.1 Intel Corporation Intel Dunnigton procesor Intel Dunnigton procesor bude posledním procesorem z řady Intel Xeon vyráběný 45nm procesem. Je tedy jasné, že se bude jednat o procesor určený pro serverové stanice. Procesor bude mít 6 jader a bude obsahovat 96KB L1 cache, tři sjednocené L2 cache o velikosti 3MB a 16MB L3 cache paměti. Procesor bude nativním šestijádrem, což znamená, že všech 6 jader bude integrováno na jednom čipu. Dunnington nebude mít integrovaný paměťový řadič jako procesory z řady Nehalem. Obrázek 2.1: Dunnington architektura Intel Tukwila Tukwila je kódové označení pro budoucí generaci Intel Itanium procesorů. Bude se jednat o procesor se 4 jádry na jednom čipu vyrobený 65 nm procesem a s 30MB velkou L2 cache viz. [8]. Každé z jader bude schopno vykonávat 2 vlákna simultánně, což znamená 8 vláken zpracovávaných najednou. Tukwila bude také využívat Intel QuickPath architekturu stejně jako procesory z rodiny Nehalem. Intel Tukwila bude také prvním procesorem, který překoná hranici 2 miliard tranzistorů. Obrázek 2.2: Tukwila architektura

59 KAPITOLA 2. BUDOUCÍ GENERACE PROCESORŮ Intel Westmere Bude se jednat o nástupce Intel Nehalem architektury plánovanou na rok Budou vyráběné 32nm výrobním procesem. Tyto procesory by měly obsahovat novou sadu instrukcí AES-NI (hardwarová akcelerace šifrování), také by tyto procesory měly vyjít současně s integrovaným GPU jádrem. Procesory budou nativně šestijádrové. Teoreticky by mohly být až šestnáctijádrové (dual-die řešení) Intel Larabee V základě se nejedná o CPU ale o GPU jednotku viz. [3], avšak tato GPU jednotka je natolik zajímavou aktivitou společnosti Intel, že stojí za zmínku. Několik základních faktů, které jsou o Larabee zatím dostupné: bude obsahovat 10 nebo více jader na jednom čipu, každé jádro bude mít vlastní L1 cache pro data a instrukce a budou podporovat vykonávání až 4 vláken simultánně jádra budou mít implementovánu podmnožinu x86 ISA instrukcí a některé specifické GPU instrukce dále budou obsahovat 512 bitovou vektorovou FPU jednotku s podporou zpracování instrukcí na řízení toku (smyčky a skoky) a také pro některé skalární operace jádra budou sdílet velkou L2 cache paměť s podporou zamykání části L2 cache pro dané jádro součástí bude také integrovaný paměťový řadič a tzv. fixed-function unit, funkce této jednotky se bude lišit podle využití Larrabee platformy. Například pokud půjde o Larrabee GPU, tak zde bude nějaký typ rasterizačního hardwaru. Pokud půjde o serverové využití Larrabee, tak zde může být hardwarová šifrovací jednotka procesor by měl být vyroben 45nm výrobním procesem měl by běžet na frekvencích mezi 1,7-2,5 GHz první využití pro Larrabee by mělo být právě jako GPU Obrázek 2.3: Larrabee architektura

60 48 KAPITOLA 2. BUDOUCÍ GENERACE PROCESORŮ Texture Sampler - reprezentuje zde jeden krok ze standardní DirectX či OpenGL 3D renderovací pipeline Pixel/Vertex shadery - jsou zde reprezentovány in-order jádry každé jádro bude mít 32KB vlastní L1 cache a 256KB ze sdílené L2 cache jednotlivé komponenty z GPU budou propojeny kruhovou sběrnicí podobnou jako v IBM Cell procesoru Larrabee GPU by mělo se svými in-order jádry zvládat určité množství ray-tracing technologie Intel Sandy Bridge O procesoru s tímto kódovým jménem je známo jen zatím velmi malé množství informací. Jedná se o procesor který by se měl objevit někdy v roce Několik základních vlastností: měl by být vyroben 32nm výrobním procesem bude mít 4 až 8 jader běžících na frekvencích okolo 4GHz L1 cache o velikosti 32KB pro každé jádro, L2 cache o velikosti 512KB pro každé jádro 2 až 3 MB velkou L3 cache pro každé jádro jádra by měla být na kruhové sběrnici stejně jako u Intel Larrabee využita by měla být Intel QuickPath Interconnect architektura CPU a GPU by měly být na jednom čipu procesor by měl obsahovat nové instrukce nazvané Adanced Vector Extensions. Jde o vylepšenou formu SSE instrukcí, které by měly být zaměřeny na složité FP aplikace Intel Ivy Bridge Jde o nástupce Intel Sandy Bridge, který by měl být vyráběn 22nm výrobním procesem. Tyto procesory by se měly objevit někdy v roce 2011 a měly by být čtyř nebo osmijádrové Intel Haswell Pravděpodobně se bude jednat o úplně novou architekturu procesorů, která by se měla objevit někdy v roce Zatím je tato architektura v ranné fázi vývoje, avšak je už známo několik základních vlastností: bude se jednat o první procesory firmy Intel, které budou implementovat Fused Multiply- Add (Multiply-accumulate) - floating-point operace násobení a přičtení v jednom kroku s jednoduchou přesností budou vyráběny 22nm výrobním procesem (později pravděpodobně 16nm) osmijádrové řešení už od prvních procesorů z této architektury úplně nový cache design nový systém úspory spotřeby procesor bude obsahovat vektorové koprocesory

61 KAPITOLA 2. BUDOUCÍ GENERACE PROCESORŮ Advanced Micro Devices (AMD) AMD Shanghai procesory - začátek roku 2009 Jedná se o přímého nástupce procesorové rodiny Barcelona. Bude stejně jako procesory Barcelona nativním čtyřjádrem. Bude vyroben 45nm technologií. Jeho součástí bude 128KB L1 cache, 512KB L2 cache a 6MB L3 cache. Obsahuje podporu HyperTransportu ve verzi 3.0, či AMD Virtualization technologie. AMD Istanbul procesory - druhá polovina roku 2009 Bude se jednat o nativní šestijádrové procesory vyrobené 45nm výrobním procesem. Ostatní vlastnosti těchto procesorů by měly být podobné jako u rodiny procesorů Shanghai. AMD Magny-Cours a Sao Paulo procesory - rok 2010 Procesor z rodiny Magny-Cours by měl vycházet z dvanáctijádrového designu, měl by podporovat DDR3 paměti a technologii, kterou AMD nazývá probe filter. Tato technologie by měla zajistit redukci počtu cache snoopingu nezbytného k zajištění paměťové koherence. Procesory Sao Paulo budou mít šestijádrový design. Ostatní vlastnosti budou stejné jako u procesorů z rodiny Magny-Cours. AMD Bulldozer platforma Bude se pro AMD jednat o úplně novou architekturu procesorů viz. [1]. Tyto procesory by měly být založeny na M-SPACE designu procesorů. Budou podporovat novou verzi AMD Direct Connect architektury. Některé z dalších známých vlastností této rodiny procesorů: bude se stále jednat o superskalární architekturu se zpracováváním instrukcí mimo pořadí bude mít nové instrukce zaměřené na zpracovávání multimédií podpora HyperTransport 3.0, čtyři HyperTransport 3.0 linky podporu DDR3 paměťových modulů - G3MX technologie může mít integrovaný PCIExpress 2.0 kontroler - IOMMU technologie (hardwarově akcelerovaná V/V virtualizace) jeho součástí je také podpora nových SIMD instrukcí (170 nových instrukcí s názvem SSE5) Součástí této platformy budou serverově založené procesory s označením SandTiger, které se budou skládat z 8 až 16 Bulldozer jader, která budou optimalizována pro serverové aplikace. AMD Bobcat platforma Jedná se o jednodušší architekturu než platforma Buldozer. Bobcat platforma je mířena na ultra-mobilní zařízení s velmi malou spotřebou a bude také založena na M-SPACE designu procesorů. AMD M-SPACE design Jde o marketingový název pro design procesorů, kdy se procesor bude skládat ze stavebních bloků jako GPU jader, CPU jader, paměťových řadičů nebo různého specializovaného hardwaru. Tyto části můžou být různě skládány pro různé specifické potřeby.

62 50 KAPITOLA 2. BUDOUCÍ GENERACE PROCESORŮ AMD Puma platforma Jedná se také o platformu určenou pro mobilní zařízeni viz. [6], která je předchůdcem AMD Shrink platformy. Základem této platformy je procesor Turion X2 Ultra s kódovým označením Griffin. Jde o vylepšení původního Turion X2 procesoru. Základní vlastnosti tohoto procesoru jsou: je vyroben 65nm výrobním procesem oproti Turionu X2 bude mít zvýšenou L2 cache na 1 MB pro každé jádro podporu HyperTransportu verze 3.0 s přenosem až 14,4 GB/s procesor má integrovaný paměťový řadič přímo na čipu, z čehož plyne, že hlavní paměťový přenos pro celý systém bude muset procházet skrz procesor Obrázek 2.4: AMD Puma architektura AMD Fusion platforma Bude se jednat o procesory z rodiny Falcon. AMD Fusion je platforma jenž kombinuje možnosti klasického CPU s GPU jednotkou. Jedná se o procesor, kde na jednom čipu nalezneme následující komponenty viz. [4]: sdílený paměťový řadič jádro založené buď na platformě Buldozer nebo Bobcat DirectX GPU jádro s podporou UVD sdílenou cache paměť mezi CPU a GPU PCIExpress řadič PCIExpress řadič bude mít podporu DDR3 paměťových modulů a to jak pro CPU, tak i pro GPU. AMD Shrink procesor, který by se měl objevit někdy v roce 2009, bude prvním procesorem z této rodiny. Nebude ještě využívat plánované procesory z Buldozer platformy, ale měl by být založen na dvoujádrových procesorech Shanghai, které by měly dostat nové technologie pro správu napájení.

63 KAPITOLA 2. BUDOUCÍ GENERACE PROCESORŮ 51 Obrázek 2.5: AMD Fusion architektura Tyto procesory budou primárně zaměřeny na mobilní část trhu. AMD Eagle platforma Jedná se o mobilní platformu AMD, která je plánována až na rok 2010, takže je zatím známo jen několik základních faktů: bude používat čtyřjádrový procesor procesor bude vyroben 45nm výrobním procesem podpora DDR3 pamětí s frekvencí až 1600MHz integrováno DirectX 10.1 GPU nový Southbridge SB800/ POWER6 architektura Power6 architektura je novou řadou procesorů od firmy IBM viz. [5]. procesory jsou vyráběny 65nm výrobní technologií jsou schopny pracovat na vysokých frekvencích od 3,5 až po 4,7 Ghz dvoujádrový procesor, který provádí in-order zpracovávání instrukcí L1 cache o velikosti 128KB (64KB pro data, 64KB pro instrukce) každé jádro má 4MB polovičně sdílené L2 cache, což znamená že cache je sice přiřazena jednomu jádru, avšak zbylé jádro má k této paměti také přístup obě jádra sdílejí 32MB velkou L3 cache, která je umístěna mimo čip

64 52 KAPITOLA 2. BUDOUCÍ GENERACE PROCESORŮ každé jádro obsahuje dvě integer jednotky, 2 binární FP jednotky má hardwarovou podporu pro desítkovou aritmetiku, tím pádem obsahuje desítkovou FP jednotku. To znamená, že procesor umí 50 nových FP instrukcí, které se starají o desítkovou aritmetiku a konverzi mezi dvojkovou a desítkovou soustavou obsahuje AltiVec jednotku a podporuje ViVA-2 technologii, která umožňuje aby se procesor choval jako vektorový procesor

65 KAPITOLA 3. BENCHMARKY A JEJICH VÝSLEDKY 53 3 Benchmarky a jejich výsledky V praxi se k testování procesorů používá tzv. benchmarků, obvykle se jedná o počítačový program nebo sadu programů. V počítačové praxi se obvykle objevují tři základní druhy benchmarků: Hardwarové benchmarky - tyto benchmarky bývají napsány tak, že testují jednotlivé části počítačového hardwaru. Například procesorů při provádění určitých typů operací. Jsou užívány jako metoda pro porovnávání výkonu jednotlivých částí hardwaru počítače mezi sebou Softwarové benchmarky - bývají používány pro testování specifických typů software u kterých má takové testování smysl, například pro otestování výkonu databázového systému, či překladače Testovací benchmarky - jedná se o benchmarky, které sloužení k zjištění korektního fungování software 3.1 Hardwarové benchmarky - CPU Porovnávání výkonnosti mezi procesory může být často velkým problemém a to z několika zásadních důvodů: dnes už se nestačí pouze podívat na specifikace daného procesoru, aby se dalo určit, který procesor je výkonnější (procesor s menším taktem může být výkonnější než daleko výše taktovaný procesor) procesory z různých generací mohou být vnitřně jinak organizované nebo podporovat jiné technologie ještě horší situace nastává pokud se jedná o procesory různých výrobců, kde velkou překážkou pro objektivní testování může být jejich vzájemná nekompatibilita Procesory se tetují mnoha různými způsoby, avšak základní princip benchmarku je většinou stejný: 1. zaznamenat čas startu benchmarku 2. provést kód benchmarku 3. zaznamenat čas konce benchmarku 4. zobrazit výsledky Měření času u benchmarků Základním kamenem každého měření je doba trvání prováděných operací - tedy čas, který stráví procesor vykonáváním instrukcí daného programu. K tomu abychom mohli určitým způsobem porovnávat výsledky potřebujeme znát, jak dlouho daný program poběží. Tento čas můžeme u moderních procesorů zjistit dvěma základními způsoby: hardwarovými metodami, což znamená využití způsobů, které jsou integrovány přímo v procesoru softwarovými metodami, což jsou metody, kde využijeme funkcí operačního systému

66 54 KAPITOLA 3. BENCHMARKY A JEJICH VÝSLEDKY Hardwarové metody měření času běhu programu Time Stamp Counter - TSC (čítač taktů procesoru) jedná se o čítač, který obsahuje většina moderních procesorů procesory Intel mají tento čítač od procesorové řady Pentium, procesory AMD od řady K5 čítač funguje tak, že s každým taktem procesoru se jeho hodnota zvyšuje o jedničku, čitač se resetuje při resetu procesoru jedná se tedy o 64 bitový čítač jeho hodnota se dá zjistit pomocí instrukce RDTSC, která 64 bitovou hodnotu čítače převede do dvou 32 bitových registrů Performance counters jedná se o speciální registry, které shromažďují data o výkonnosti procesoru, aniž by zasáhly do výkonnosti prováděného programu princip jejich činnosti je takový, že jeden performance counter může například zjišťovat miss rate cache paměti, zatímco jiný counter sleduje statistiku čtení/zápisu dat Softwarové metody měření času běhu programu QueryPerformanceCounter, QueryPerformanceFrequency funkce tyto funkce jsou součástí služeb operačního systému Microsoft Windows, volaných přes aplikační programové rozhraní Win32API princip činnosti těchto dvou funkcí je takový, že QueryPerformanceCounter funkce vrátí aktuální hodnotu tzv. high-resolution performance counteru. Tato funkce se zavolá na počátku a na konci běhu měřeného programu. QueryPerformanceFrequency funkce vrátí aktuální frekvenci high-resolution performance counteru, takže pokud QueryPerformance- Counter funkce vrátí na začátku běhu programu hodnotu 1000 a na konci 3000, což dává rozdíl 2000, a QueryPerformanceFrequency funkce vrátí hodnotu , tak z toho plyne, že 2000 taktů běhu programu trvalo 0.04 sekundy Volání aktuálního systému v různých programovacích jazycích Většina programovacích jazyků má nějakou možnost jak zjistit aktuální systémový čas: Java - System.currentMillis(),System.nanoTime() C - strtime 3.2 Popis demonstračního benchmarku Cílem navrhnutého benchmarku je otestovat dvě oblasti činnosti dnešních procesorů a to: činnost vícejádrových procesorů práci procesoru s cache pamětmi

67 KAPITOLA 3. BENCHMARKY A JEJICH VÝSLEDKY 55 Samotné aplikace jsou vytvořeny pomocí: programovacího jazyka Java programovacího jazyka C++ strojového kódu - assembleru Benchmark obsahuje celkově pět testů, z nichž čtyři jsou vytvořeny v programovacím jazyce Java. Poslední z testů je kombinací Javy, C++ a Assembleru. Java samotná neumí přistupovat k systémovým voláním jádra, tím pádem nejde přímo volat programy napsané ve strojovém kódu. Díky tomuto nedostatku se musí použít speciální rozhraní a to Java Native Interface (JNI), které volá nativní kód z programovacího jazyka Java. Velkou nevýhodou použití JNI je to, že samotný program se potom stává nepřenositelným (platformově závislým). Avšak je to jediné možné řešení, jak psát procesorové benchmarky v jazyce Java Grafické rozhraní aplikace Po spuštění aplikace se objeví základní grafické rozhraní. Pomocí tohoto rozhraní se ovládá celá aplikace. Obrázek 3.1: Grafické rozhraní Testování se spustí stisknutím tlačítka Spusteni testu. Po stisknutí tohoto tlačítka se rozběhne postupně všech pět testů. Postup provádění jednotlivých testů lze sledovat v odpovídajících progress barech. V posledním progress baru se zobrazuje celkový průběh testování. Log window Log window slouží k zobrazování podrobností o tom jak jednotlivé testy přesně probíhají. Jsou zde vidět informace jako napřiklad, že daný test započal, vytvoření potřebných vláken

68 56 KAPITOLA 3. BENCHMARKY A JEJICH VÝSLEDKY k průběhu daného testu, výsledné časy jednotlivých vláken a celkový časový výsledek testu. Takto se zde zobrazují informace postupně pro všech pět testů. Info window Info window slouží k zobrazení základních informací o daném PC, na kterém je aplikace spouštěna. Obsahuje tyto údaje: verze operačního systému typ procesoru frekvence procesoru, počet dostupných jader procesoru velikost operační paměti CPU and Memory window Toto okno zobrazuje každou vteřinu aktualizované hodnoty využití procesoru a hodnoty volné a využité operační paměti. Hodnoty jsou uváděny v procentech Jednotlivé testy Benchmark obsahuje pět testů. První čtyři z nich jsou zaměřeny na vícejádrové procesory, jelikož jsou napsány tak, že po spuštění testu se zjistí počet dostupných jader procesoru a podle toho se vytvoří potřebný počet vláken, která budou daný test provádět. Testy jsou navrhnuty způsobem, že každý průběh testu je opakován s určitým počtem iterací. Takže pokud je procesor vícejádrový a tím pádem vznikne více vláken, tak každé z vláken provádí určitý počet iterací. Pátý z testů je zaměřen na práci s pamětí. První test - PI Test ve kterém je počítání číslo PI na desetinných míst pomocí Machinovy formule. Druhý test - QuickSort Test ve kterém je pomocí QuickSort algoritmu seřazováno pole čísel. Třetí test - Eratosthenovo síto Test ve kterém je spuštěn algoritmus Eratosthenovo síto na pole čísel o velikosti Čtvrtý test - Floating point Test ve kterém prováděno násobení matic s floating point čísly. Matice jsou o velikosti [500][499], [499][500]. Pátý test - Cache Jde o test, který už není zaměřen na vícejádrovost procesorů, ale na práci s cache pamětmi. Výkonnost jakéhokoliv procesoru v testu, který testuje paměťový systém procesoru je silně závislý na dvou faktorech: velikost jednotlivých úrovní cache paměti procesoru

69 KAPITOLA 3. BENCHMARKY A JEJICH VÝSLEDKY 57 organizace a speciální architektury systému cache pamětí, které se můžou dost lišit u některých procesorů Velmi důležité je potom porozumění základnímu principu fungování cache pamětí, aby testování bylo efektivní. Dost velkou roli zde hraje také způsob práce překladače, který může velmi silně ovlivnit dosažené výsledky. Benchmark je založen na opakovaných přístupech k datům v paměti při různých délkách načítaného vektoru. Což znamená, že se načítají z paměti data o různé délce v několik iteracích, kde v každé iteraci se načítá vektor dat o různé délce. Podle způsobu práce benchmarku se dá očekávat, že čím větší vektory dat bude procesor načítat čí ukládat z paměti, tím více se zde uplatní větší velikost cache paměti. Naopak menší rozdíly mezi výkonnostmi procesorů bude u malých vektorů dat, kde bude rozdíl ve velikosti cache paměti méně rozhodující Výsledky testů Výsledky testů na vícejádrovost U prvních čtyř testů je výsledkem čas, za který se daný test provede. Výsledky jsou tedy zobrazovány ve formě grafu. Pokud aplikace zjistí, že procesor na kterém byl benchmark aktuálně spuštěn ještě není v databázi, tak výsledek tohoto procesoru se zanese do databáze a později se bude ve výsledném grafu také zobrazovat. Tím pádem vzniká určitá databáze výsledků testů. Obrázek 3.2: Výsledný graf Pro každý otestovaný procesor se zobrazují čtyři výsledky pro každý z testů. Aktuálně testovaný procesor je pod názvem Yours (v horní části grafu je zobrazena specifikace měřeného CPU). Tlačítko export umožňuje export grafu do formátu pdf.

70 58 KAPITOLA 3. BENCHMARKY A JEJICH VÝSLEDKY V průběhu testování na různých procesorech jsem využil možnosti uměle regulovat počet vytvořených vláken zpracovávajících výpočty v benchmarku. To znamená, že jsem pro procesor, který je dvoujádrový, uměle vytvořil jiný počet vláken. Za normálních okolností aplikace vytvoří počet vláken podle toho, kolik má daný procesor jader. Tímto způsobem jsem otestoval čtyři různě výkonné procesory. Benchmark byl na těchto procesorech spuštěn s jedním až čtyřmi vlákny. Obrázek 3.3: Graf pro různé počty vláken Na obrázku si lze povšimnout několika zajímavých faktů: samozřejmě vícejádrové procesory (2 a více) dosahují nejlepších výsledků ve chvíli, kdy se počet vláken rovná reálnému počtu jeho jader pokud je počet vláken u vícejádrového procesoru vyšší než jeho reálný počet jader, tak dochází k poklesu výkonnosti - dá se říct, že pokles je úměrný počtu vláken (pro čtyři vlákna je to o něco pomalejší než pro tři, pro pět vláken o něco pomalejší než pro čtyři, atd.), avšak není to pravidlem (například tři vlákna nemusí být rychlejší než čtyři) jednojádrové procesory dosahují lepších výsledků s rostoucím počtem vláken (ne neomezeně). Je to dáno tím, že každé vlákno poté zpracovává menší počet iterací opravdu k zásadnímu propadu výkonnosti dochází, pokud je vytvořeno méně vláken než je reálný počet jader procesoru, což se ale dá všeobecně předpokládat, neboť není využit plný potenciál procesoru z výsledků různých procesorů je zřejmé, že daleko více ovlivňuje výkonnost jednotlivých procesorů vícejádrovost než jejich frekvence, což je dané zaměřením samotné aplikace

71 KAPITOLA 3. BENCHMARKY A JEJICH VÝSLEDKY 59 díky tomu, že data, která se používají při výpočtech, jsou pro dnešní počítače paměťově nenáročné, je zřejmé, že velikost paměti procesorů není významná pro jejich výsledky výsledky jednotlivých procesorů prakticky odpovídají teoretickým předpokladům pro jejich výkonnost z hlediska jejich specifikace Výsledek testu cache pamětí Výsledkem tohoto testu je tabulka ve které jde vidět průběh testování a vypočtené hodnoty přenesených MB/s pro jednotlivé velikosti alokované paměti. Vždy je uvedeno jak velká paměť byla alokována a poté výsledky pro jednotlivé operace buď s floating point (s dvojitou či jednoduchou přesností) nebo pro integer. Dále je zde uveden specifikace CPU, čas začátku a konce testu a také výpočet MIPS pro integer operace pro jednotlivé velikosti alokované paměti. Obrázek 3.4: Výsledek cache testu CPU usage graf Jde o volitelný graf, který se dá zapnout z hlavního menu aplikace. V tomto grafu se v reálném čase zobrazuje využití procesoru v procentech. Samotný graf dost zatěžuje procesor a je tedy spíše jen pomůckou pro lepší zobrazení zátěže procesoru v průběhu testování.

72 60 KAPITOLA 3. BENCHMARKY A JEJICH VÝSLEDKY Obrázek 3.5: CPU usage graf Benchmarky vícejádrových procesorů Prvně se musí říct, že testování vícejádrových procesorů je velmi podobné psaní benchmarků pro jednojádrové procesory, avšak v některých ohledech je mnohem komplexnější. Psaní takového benchmarku se řídí několika základními zásadami: samotný benchmark musí být multivláknová aplikace, pokud by se jednalo o jednovláknový program, tak se díky zvýšení počtu jader neprojeví výkonnost procesoru v benchmarku pokud je aplikace vícevláknová, tak se může jednat o dva způsoby toho, co budou jádra zpracovávat - buď v každém vláknu pro každé jádro poběží stejná činnost a nebo každé jádro bude provádět něco jiného výkonnost vícejádrového procesoru neroste lineárně s počtem jader, nýbrž je dosti závislá na tom jak je benchmark napsaný Teorie vícejádrových benchmarků Pro očekávaný výstup benchmarku je velice užitečné znát to jak bude vícevláknová aplikace zpracovávána pouze jedním jádrem procesoru. K dosažení takového výsledku se použije jednoduchý postup, kdy operačnímu systému dovolíme pracovat pouze s jedním jádrem z procesoru. U operačního systému Microsoft Windows stačí zapsat do BOOT.INI souboru parametr /NUMPROC=1, u operačního systému Linux se provede načtení systému s boot parametrem maxcpus=1. Druhou variantou, kterou je využita i u demonstračního benchmarku je možnost nevytvářet počet vláken podle dostupných jader procesoru, nýbrž manuálně určit, že bude vytvořeno pouze jedno.

73 KAPITOLA 3. BENCHMARKY A JEJICH VÝSLEDKY 61 Využití Ahmdalova zákona pro výpočet výsledků pro 2 až N jádrový procesor Princip výpočtu spočívá v tom, že doba výpočtu na jednom jádru bude stále stejná i se stoupajícím počtem dalších jader, tím pádem se doba běhu programu pro další jádra bude rovnat době, jakoby operace provádělo pouze jedno jádro vydělené počtem vláken (jader). V podstatě se tedy jedná o upravený Ahmdalův zákon, který bude vypadat následovně: T para = {(1 P ) + P/N}T serial N - počet jader P - čas stráveny v paralelním provádění kódu 1-P - čas pro sériové zpracování kódu Tpara - čas paralelního běhu programu Tserial - čas sériového běhu programu Samozřejmě tento vzorec by platil pro ideální situaci, reálně se dá očekávat zrychlení přiblžně: S = T serial /T para Na následujícím obrázku je ukázáno předpokládané chování zrychlení běhu programu při zvyšování počtu jader. Jsou zde zahrnuty také různé úrovně procentuálního zastoupení sériově zpracovávané části programu. Obrázek 3.6: závislost urychlení běhu benchmarku na počtu jader procesoru