ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická BAKALÁŘSKÁ PRÁCE. 2008 Ondřej Chytra

ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická BAKALÁŘSKÁ PRÁCE 2008 Ondřej Chytra

ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická Katedra měření BAKALÁŘSKÁ PRÁCE Řídící jednotka pro indukční děliče napětí Vedoucí práce: Ing. Jan Kučera Vypracoval: Ondřej Chytra 2008

Prohlášení Prohlašuji, že jsem svou bakalářskou práci Řídící jednotka pro indukční děliče napětí vypracoval samostatně a použil jsem pouze podklady (literaturu, projekty, SW atd.) uvedené v přiloženém seznamu. Nemám závažný důvod proti užití tohoto školního díla ve smyslu 60 Zákona č.121/2000 Sb., o právu autorském, o právech souvisejících s právem autorským a o změně některých zákonů (autorský zákon). V Praze dne.. podpis

---VLOŽIT ZADÁNÍ BAKALÁŘSKÉ PRÁCE--- (originál nebo kopie)

Anotace Bakalářská práce se zabývá návrhem a fyzickou realizací řídící jednotky pro indukční děliče napětí, které jsou součástí vyvažovacích prvků impedančních můstků s kmitočtovým rozsahem do 1 MHz. Celé zařízení je připojeno k řídícímu PC přes sériovou sběrnici USB, po které komunikuje pomocí uživatelského software. Tento software umožňuje uživateli nastavit požadovaný dělící poměr děliče. Práce se zabývá hardwarovým řešením, návrhem firmwaru pro toto zařízení a softwaru umožňující řízení jednotky přes PC. Annotation The Bachelor project deals with design and implementation of the control unit for inductive voltage dividers, which is a part of impedance bridges compensation circuits with frequency range up to 1 MHz. The device is connected to a control PC via a USB port, which allows communication between the control unit and the user application. This software enables the user to set the required division rate of divider. The project involves hardware implementation of the device, firmware design and software for PC control development. I

Poděkování Na tomto místě bych chtěl poděkovat v první řadě vedoucímu své bakalářské práce panu Ing. Janu Kučerovi za poskytnutí plnohodnotných odborných rad a jeho veškerý čas, který mi tímto věnoval. Dále doc. Kuglovi za úpravu plechového pouzdra, které je součástí této práce. Velký dík patří také mé rodině a přítelkyni za trpělivost a poskytnutí podpory. II

Obsah 1 ÚVOD... 1 1.1 POŽADAVKY NA ZAŘÍZENÍ... 1 1.2 BINÁRNÍ INDUKČNÍ DĚLIČ NAPĚTÍ BIVD... 1 2 NÁVRH FYZICKÉ ČÁSTI ZAŘÍZENÍ... 3 2.1 TEORETICKÝ ROZBOR... 3 2.1.1 Mikrořadič... 3 2.1.2 Obvod pro komunikaci s PC... 3 2.2 HARDWAROVÉ BLOKY ZAŘÍZENÍ... 4 2.2.1 Mikrořadič PIC16F88-I/SO... 4 2.2.2 Přepínače ADG714BRUZ... 7 2.2.2.1 Rozhraní SPI... 7 2.2.3 Obvod pro komunikaci s PC FR232R... 8 2.2.4 Napájecí obvod... 9 2.2.4.1 Stabilizátor +5 V 78S05... 10 2.2.5 Indikátor aktivních výstupů... 10 2.3 KONSTRUKCE ZAŘÍZENÍ... 11 2.3.1 Plošný spoj... 11 2.3.2 Pouzdro zařízení... 11 3 ŘÍDÍCÍ PROGRAM ZAŘÍZENÍ - FIRMWARE... 12 3.1 VÝVOJOVÉ PROSTŘEDÍ A JAZYK... 12 3.2 PROGRAM... 12 3.2.1 Struktura programu... 12 3.3 VÝVOJOVÝ DIAGRAM... 13 3.4 OMEZENÍ ŠPIČKOVÉHO PROUDU... 16 3.5 PROGRAMÁTOR/DEBUGGER... 17 4 SOFTWAROVÉ ŘEŠENÍ APLIKACE PRO PC... 18 4.1 VÝVOJOVÉ PROSTŘEDÍ A JAZYK... 18 4.2 PROGRAM... 18 4.3 STRUKTURA PROGRAMU... 18 4.4 GRAFICKÉ UŽIVATELSKÉ PROSTŘEDÍ (GUI)... 20 4.5 KOMUNIKACE S ŘÍDÍCÍ JEDNOTKOU... 23 5 OVĚŘENÍ ŘÍDÍCÍ JEDNOTKY... 24 III

5.1 MĚŘENÍ S INDUKČNÍMI DĚLIČI... 24 5.1.1 Měření na kaskádním zapojení... 24 5.1.2 Měření na separátním zapojení... 27 6 ZÁVĚR... 30 LITERATURA... 31 A. PŘÍLOHA - ROZMÍSTĚNÍ VÝVODŮ SOUČÁSTEK... 32 B. PŘÍLOHA SCHÉMA ZAPOJENÍ... 33 C. PŘÍLOHA PLOŠNÉ SPOJE... 34 D. PŘÍLOHA OCHRANNÝ KRYT ŘÍDÍCÍ JEDNOTKY... 37 E. PŘÍLOHA NAMĚŘENÉ HODNOTY... 39 F. PŘÍLOHA OBSAH PŘILOŽENÉHO CD... 41 IV

Seznam obrázků Obr. 1.2.1 Zapojení indukčního děliče... 2 Obr. 2.2.1 Blokové schéma řídící jednotky... 4 Obr. 2.2.2 Blokové schéma mikrořadiče [10]... 5 Obr. 2.2.3 Vnitřní uspořádání přepínače ADG714 [12]... 7 Obr. 2.2.4 Průběh zápisu na SPI sběrnici do všech přepínačů ADG714... 8 Obr. 2.2.5 Blokové zapojení přepínačů... 8 Obr. 2.2.6 Schéma zapojení komunikace mikrořadiče s PC... 9 Obr. 2.2.7 Zapojení impedančního oddělovače... 9 Obr. 2.2.8 Zapojení stabilizátoru +5 V... 10 Obr. 3.3.1 Zjednodušený vývojový diagram hlavní smyčky firmwaru... 13 Obr. 3.3.2 Vývojový diagram inicializace zařízení... 13 Obr. 3.3.3 Vývojový diagram výměny dat s PC... 15 Obr. 3.3.4 Vývojový diagram zpracování dat z PC... 15 Obr. 3.4.1 Řízení výstupu P1 v separátním zapojení... 16 Obr. 3.4.2 Postupné spínání relé všech výstupů... 17 Obr. 4.3.1 Zjednodušený vývojový diagram smyčky uživatelské aplikace... 19 Obr. 4.4.1 Software pro řídící jednotku okno nastavení komunikace... 21 Obr. 4.4.2 Software pro řídící jednotku hlavní okno... 22 Obr. 4.5.1 Výměna dat mezi uživatelskou aplikací a řídící jednotkou... 23 Obr. 5.1.1 Řízení výstupu P2 v kaskádním zapojení... 25 Obr. 5.1.2 Schéma zapojení zatěžovacích kapacit... 26 Obr. 5.1.3 Měření na BIVD6-01 + BIVD6-02 v kaskádě... 26 Obr. 5.1.4 Řízení výstupu P1 v separátním zapojení... 27 Obr. 5.1.5 Měření na separátním zapojení BIVD6-01... 28 Obr. 5.1.6 Měření na separátním zapojení BIVD6-02... 28 Obr. P - 1 Rozmíst. vývodů pouzdra TSSOP přepínačů ADG174RUZ... 32 Obr. P - 2 Rozmíst. vývodů pouzdra SSOP převodníku FT232RL... 32 Obr. P - 3 Rozmíst. vývodů pouzdra SOIC_N imped. oddělovače ADuM3201 32 Obr. P - 4 Rozmíst. vývodů pouzdra SOIC mikrořadiče PIC16F88... 32 Obr. P - 5 Schéma zapojení... 33 Obr. P - 6 Plošný spoj v.1 strana TOP (měřítko 1:4)... 34 Obr. P - 7 Plošný spoj v.1 strana BOTTOM (měřítko 1:4)... 35 V

Obr. P - 8 Osazovací výkres DPS v.1 strana TOP (měřítko 1:4)... 36 Obr. P - 9 Rozmístění konektorů spodní části pouzdra zařízení (měřítko 1:4). 37 Obr. P - 10 Nalepovací: a) zadní štítek (1:1), b,c) čelní panel (1:1)... 38 VI

1 Úvod Úkolem této bakalářské práce je realizace řídící jednotky pro sadu indukčních děličů s nastavitelným dělícím poměrem. Řídící jednotka představuje přípravek, který je schopen, na požadavek uživatele, přes ovládací software v osobním počítači či notebooku (PC), nastavit konkrétní dělící poměr na jeho výstupní port. Zařízení bude využíváno na Katedře měření pro řízení indukčních děličů, které jsou součástí impedančních můstků s kmitočtovým rozsahem do 1 MHz. Celá práce je rozdělena do několika částí. První část se zabývá návrhem a realizací technického vybavení řídící jednotky, tedy hardwaru. Druhá část je věnovaná řídícímu software (firmware) pro realizovaný hardware. V třetí části je popsána problematika návrhu ovládací uživatelské aplikace pro PC. Poslední část se věnuje měření na samotných indukčních děličích. 1.1 Požadavky na zařízení Ochrana proti rušení: oddělení řídící a signálové části napájení z akumulátorů USB signály impedančně oddělené od obvodu umístění v kovovém stínicím krytu Funkce: řízení pomocí softwaru z PC signalizace aktivního stavu zapnutí/vypnutí zařízení 1.2 Binární indukční dělič napětí BIVD Úkolem této práce je řízení BIVD. Na obrázku Obr. 1.2.1 je nakresleno zapojení právě jednoho BIVD. Pro kaskádní řazení slouží k propojení děličů vstupy a výstupy H a L. Při zapojení separátním se využijí H a L jako vstup a jako výstup M. 1

Pro nastavení dělícího poměru je základním prvkem děliče spínací bistabilní relé Nais TQ2SA-L2-5V [6]. V jednom děliči je obsaženo těchto relé celkem 7, z toho 6 měnících konfiguraci vzájemného zapojení cívek děličů a jedno slouží jako pomocné. Jednotlivá relé se pak ovládají pomocí 5 V impulsu o délce min. 2 ms (sepnutí/rozepnutí) přiváděného na 15-pinový Canon konektor. Obr. 1.2.1 Zapojení indukčního děliče 2

2 Návrh fyzické části zařízení V této kapitole je popsán kompletní návrh a realizace fyzické části hardwaru. Kapitola je rozdělena do tří částí. První část obsahuje volbu a popis součástek. Druhá část se zaobírá bližším popisem jednotlivých částí obvodu. V části třetí je popsána samotná konstrukce celého zařízení. 2.1 Teoretický rozbor Řídící jednotka má být navržena tak, aby dostatečně zamezila rušení okolních vlivů, jako jsou např. spotřebiče či napájecí zařízení. Při vlastním zdroji napájení se právě tomuto rušení zamezí. Další možností zamezení rušení od okolních vlivů je stínící pouzdro, do kterého bude zařízení již při návrhu přizpůsobeno a jako realizované uloženo. Samotné rozlišení dělícího poměru je dáno počtem spínaných relé na výstupním portu a přepočtem, tedy jeho algoritmu. Přepočet bude zajišťovat řídící software v PC a odeslán řídící jednotce, která nastaví výstupní porty na požadovanou hodnotu. 2.1.1 Mikrořadič Mikrořadič je hlavní řídící částí celého zařízení. Zajišťuje komunikaci s periferiemi, do kterých patří přepínače řízené po sériové SPI sběrnici a převodník USB komunikující po sériovém standardu UART. Aby procesor splnil základní požadavky, které zařízení vyžaduje, je nutné mít alespoň 10 vstupně/výstupních portů. Zcela postačujícím procesorem je mikrořadič PIC16F88 od firmy Microchip. 2.1.2 Obvod pro komunikaci s PC Jedním z požadavků na zařízení je komunikace s PC po sériovém vysokorychlostním rozhraní USB kompatibilní s verzí 2.0. Komunikaci mezi mikrořadičem a PC zajistí obvod FT232R [4] od firmy FTDI, který je právě pro tento účel určen. Obvod FT232R s řídícím procesorem komunikuje pomocí sériové linky UART. Výhodou tohoto obvodu je vlastní paměť typu EEPROM, do které je možné uložit vlastní identifikaci. Při připojení více zařízení s těmito 3

obvody najednou k jednomu počítači, nedochází ke kolizi a je možné všechny plně využívat. 2.2 Hardwarové bloky zařízení Tato kapitola popisuje jednotlivé obvodové bloky celého zařízení. Propojení jednotlivých bloků je zobrazeno na blokovém schématu řídící jednotky - Obr. 2.2.1. Schéma kompletního zapojení je v příloze B. indikace výstupů PC obvod komunikace s PC UART mikrořadič SPI přepínače napájecí adaptér stabilizátor baterie Obr. 2.2.1 Blokové schéma řídící jednotky 2.2.1 Mikrořadič PIC16F88-I/SO Mikrořadič firmy Microchip PIC16F88-I/SO [10], v pouzdru typu SOIC navržený technologií CMOS, byl zvolen jako vhodný pro tuto aplikaci. Základem mikrořadiče je 8-mi bitový mikroprocesor postavený na základě architektury redukované instrukční sady RISC (Reduced Instruction Set Computer), která neobsahuje složité vícecyklové instrukce. Mikrořadič obsahuje 18 pinů, z toho 16 je možné plně využít jako vstupně/výstupní porty pro připojení vnějších periferií. Další důležitou vlastností čipu je osazení hardwarové obslužné části komunikace UART, která je využita pro komunikaci s modulem zajišťující výměnu dat s uživatelskou aplikací po USB, která je nainstalovaná v PC viz. kapitola 3.4. Další výhodou je implementace rozhraní ICSP (In-Circuit Serial Programming) v obvodu, které umožňuje programovat a ladit firmware přímo v aplikaci a získat tak přehledný přístup k vnitřním registrům při ladění 4

programu. Na Obr. 2.2.1 je přehledně zobrazeno blokové zapojení vnitřních periferií použitého mikrořadiče PIC16F88-I/SO. Obr. 2.2.2 Blokové schéma mikrořadiče [10] Přehled vlastností mikrořadiče: Paměti: nezávislá programová a datová paměť 7168 B FLASH (pro program) 256B EEPROM (pro data) 368B SRAM (pro data) 5

Vybrané periferie: Timer0 a Timer2 o 8-mi bitový časovač/čítač o s 8 a 16-ti bitovou předděličkou Timer1 o 16-mi bitový časovač/čítač o s 8-mi bitovou předděličkou Synchronní Sériový Port (SSP) o SPI (Master mode) o I2C (Master/Slave) Univerzální synchronní asynchronní přijímač/vysílač (USART) o možnost 9-bitového přenosu o maximální rychlost 57,6 kbaud Reset po připojení napájení: Power-on Reset Zpoždění výpočetní činnosti po připojení napájení (PWRT): Power-up-Timer Některé speciální vlastnosti: In-Circuit Serial Programming (ICSP ), programovatelný zámek dat I/O porty A, B Technické parametry: Napájení 2,0 V 5,5 V Taktovací frekvence interní 31, 125, 250 a 500 khz, 1, 2, 4 a 8 MHz Taktovací frekvence externí do 20 MHz Pro další informace lze využít katalogový list výrobce [11]. Při volbě zdroje hodinového signálu pro mikrořadič je zapotřebí mít v patrnosti možnost vzniku rušení a přítomnost harmonických kmitočtů při měření na indukčních děličích na frekvenci 1 MHz a dalších celistvých frekvencích. Při volbě krystalu je potřeba také brát ohled na možnosti komunikace s uživatelskou aplikací. Proto plně postačí keramický krystal s relativně nízkým kmitočtem 192 khz. 6

2.2.2 Přepínače ADG714BRUZ Zařízení má umožnit ovládání až 4 binárních indukčních děličů BIVD. Každý dělič BIVD obsahuje 7 relé (viz. kap. 1.2). Proto je třeba celkem 28 spínacích prvků, které budou relé ovládat. Obvod ADG714BRUZ od firmy Analog Devices [12] v provedení pouzdra TSSOP obsahuje 8 spínačů, jejichž výstupní stavy jsou řízené po SPI sběrnici. Pro plné řízení kompletní sady indukčních děličů je potřeba 8 přepínačů ADG714. Vnitřní uspořádání jedné osmice přepínačů lze vidět na obrázku Obr. 2.2.3. Bližší informace o řízení výstupu sady indukčních děličů je popsáno v kapitole 3.4. Obr. 2.2.3 Vnitřní uspořádání přepínače ADG714 [12] 2.2.2.1 Rozhraní SPI Sériové rozhraní (Serial Pheripheral Interface) [3] se používá k připojení vnějších periferií, jako jsou např. převodníky, displeje, paměti. Dále může být použito ke komunikaci dvou mikroprocesorů nebo jako programování vnitřní paměti mikrořadiče typu FLASH. Mikrořadič v řídící jednotce používá SPI sběrnici pro odesílání stavů výstupů relé do připojené sady indukčních děličů. Na obrázku Obr. 2.2.4 je znázorněn příklad průběhu nastavení ADG. Mikrořadič (master) dá signál o zahájení přenosu dat na sběrnici signálem /CS, s náběžnou hranou hodinového signálu SCK zahájí vysílání dat signálovým vodičem MOSI. Pro řízení jedné sady BIVD označené Px, platí přenos dat PxH a PxL, kde PxH označuje MSB a PxL LSB dělícího poměru, protože každý 1 byte Px musí být přizpůsoben pro 7

řízení bistabilních relé, tedy řízení zajistí 2 byty. Relé jsou nastavena až v okamžiku, kdy je ukončena komunikace výměny dat. Obr. 2.2.4 Průběh zápisu na SPI sběrnici do všech přepínačů ADG714 Zapojení všech přepínačů je zobrazeno na blokovém schématu na obrázku Obr. 2.2.5. Propojení řídících a datových signálů vychází z podstaty standardu SPI, avšak výstupní data přepínače prvního ADG714 jsou vstupem přepínače následujícího. Takto můžeme teoreticky dosáhnout vyššího počtu ovládaných jednotek BIVD. mikrořadič (master) MISO SCK SS ADG714BRUZ 1 (slave) MOSI ADG714BRUZ 2 (slave) ADG714BRUZ (slave) X Obr. 2.2.5 Blokové zapojení přepínačů 2.2.3 Obvod pro komunikaci s PC FR232R Pro komunikaci řídící jednotky s osobním počítačem po USB slouží převodník FT232R [4], který komunikuje s mikroprocesorem po sběrnici UART. Vzhledem k nízkému kmitočtu taktovacího oscilátoru mikrořadiče (viz. kapitola 8

2.2.1), je omezena maximální rychlost komunikace s PC na 2400 Baud. Jednorázové nastavení kompletní sady však není nijak náročné na přenos dat, takže tato rychlost je plně postačující. Na obrázku Obr. 2.2.6 je zobrazeno schéma minimalizovaného doporučeného zapojení od výrobce. Obr. 2.2.6 Schéma zapojení komunikace mikrořadiče s PC Nezbytnou součástí ke komunikačnímu obvodu FR232R je impedanční oddělovač ADuM3201ARZ od firmy Analog Devices [5], který zajistí izolaci digitální počítačové země od země zařízení od rušivých vlivů z počítače viz. obrázek Obr. 2.2.7. Obr. 2.2.7 Zapojení impedančního oddělovače 2.2.4 Napájecí obvod Aby se zamezilo vzniku rušení, je nutné použít jiný zdroj, než je napájení ze sítě. Nejvhodnější pro takovéto účely jsou stejnosměrné články. Výhodou je také i mobilita zařízení. Napájecí napětí všech periferií vyžaduje rozsah 3 5,5 V. Postačuje tedy volba tužkových akumulátorů typu AA o napětí 1,2 V, kde je potřeba alespoň 4 9

kusů. Zařízení nemá za úkol udržovat články v nabitém stavu, avšak pomocí připojeného externího napájení 9 12 V lze články dobíjet. Návrh napájecího bloku na desce plošných spojů byl inspirován knihou Metodika návrhu plošných spojů [2]. 2.2.4.1 Stabilizátor +5 V 78S05 Jak bylo zmíněno v předchozí kapitole, napájení součástek vyžaduje rozsah 3 5,5 V, postačí tedy jeden stabilizátor s napájením +5 V. Dalším požadavkem je samotný odběr proudu. V klidovém stavu zařízení bude odebírat pouze v řádech jednotek ma. Pokud zařízení bude přepínat všechna spínací relé najednou, může proud dosahovat až 2 A ve špičkách. Nejvhodnější volbou je proto stabilizátor 78S05, který je schopen zajistit trvalý odběr právě již zmiňovaných 2 A. Problematika snížení špičkové spotřeby bude podrobněji popsána v kapit. 3. Stabilizátor je zapojen podle standardního doporučeného zapojení od výrobce [11]. Diody D1, D2 a D4, D5 zajišťují rozložení špičkového proudu při sepnutí všech relé najednou. K tomu by mohlo dojít pouze při chybovém stavu. Při běžném provozu jsou ADG řízeny tak, aby se relé spínaly postupně. Obr. 2.2.8 Zapojení stabilizátoru +5 V 2.2.5 Indikátor aktivních výstupů Jako indikace aktivních výstupů byla navržena čtveřice LED diod připojené na dvoustavový výstup portu mikrořadiče PIC16F88. Každá tato dioda má omezení odběru max. 2 ma sériovým zapojením rezistoru - viz. schéma zapojení v příloze Obr. P - 5. 10

2.3 Konstrukce zařízení Tato kapitola je rozdělena do dvou částí, které se zabývají konstrukcí zařízení. V první části je popsána problematika desky plošných spojů a rozmístění součástek. V druhé části popisuje pouzdro, do kterého je zařízení uloženo. 2.3.1 Plošný spoj Pro návrh desky plošných spojů byl použit návrhový systém OrCad 9.1. Z důvodu náročnosti zapojení bylo použito dvouvrstvého návrhu. Spoje mezi součástkami nejsou zatíženy velkými trvalými proudy. Možnosti rozlití mědi pro zlepšení celkových vlastností je uplatněno v digitální zemi zařízení ve spodní straně (BOTTOM). U země počítačové naopak ve vrstvě vrchní (TOP), protože je zde použito pouze součástek povrchové technologie. Při návrhu je kladen důraz na minimální délky všech vodičů pro omezení proudových smyček. Jednotlivé rozmístění bloků na desce plošných spojů je voleno tak, aby bylo co nejvíce zamezeno možnému rušení. Celé zařízení je navržené na jedné desce, která má k dispozici čtyři otvory pro distanční sloupky k upevnění do pouzdra zařízení. Osazovací výkres včetně stran TOP a BOTTOM DPS jsou v příloze C. 2.3.2 Pouzdro zařízení Pouzdro je další důležitou součástí pro odstranění vnějších škodlivých vlivů. Celé zařízení je přizpůsobeno do plechového pouzdra o tloušťce stěny 1 mm. Technický nákres je umístěn v příloze D včetně rozmístění konektorů a otvorů pro distanční sloupky. Součástí přílohy je také návrh nalepovacího panelu s popisky na čelo pouzdra a nalepovací proužek s popisem konektorů na zadní stranu. 11

3 Řídící program zařízení - firmware V této kapitole je v několika částech popsáno programové vybavení řídící jednotky. V první části je uvedeno použité vývojové prostředí včetně programovacího jazyka. Druhá část se zabývá základním popisem programu. V poslední části je detailnější popis vývojového diagramu celého programu. 3.1 Vývojové prostředí a jazyk Vzhledem k nenáročnosti programu byl zvolen kompilátor mikroc 5.0.3 od firmy mikroelektronika. Jedná se o studentskou verzi kompilátoru jazyka C, kde omezení je pouze ve výstupní optimalizaci souboru do 2 kb. Do této hranice je kompilátor zcela bez omezení a s plnou optimalizací. Soubory generované vývojovým prostředí: *.asm generovaný kód vývojovým prostředím *.hex standardní soubor slučitelný se všemi programátory *.c vlastní zdrojový kód *.h hlavičkové soubory 3.2 Program Program pro řídící jednotku sady indukčních děličů je umístěn v mikrořadiči PIC16F88. Samotný program řídí komunikaci s PC, spíná či rozepíná spínací relé sady děličů a to takovým způsobem, aby se optimalizovaly špičkové proudy při spínání relé. Díky jednoduchosti kompilátoru C s vlastními knihovnami je možná i v budoucnosti případná rychlá změna firmwaru např. pro indikaci LED výstupů, o které bylo zmíněno již v kapitole 2.2.5. Místo pro změnu firmwaru indikace LED diod je označeno přímo ve zdrojovém kódu komentářem. 3.2.1 Struktura programu Pro přehlednost byla využita implementace metod, které samotné vývojové prostředí nabízí, tak i metod vlastních. Využité metody poskytnuté vývojovým prostředím jsou zejména pro kompletní řízení integrovaného UART modulu na mikrořadiči PIC, částečně softwarová SPI komunikace, časové 12

smyčky apod. Vlastní doplňkové metody se týkají inicializace portů, předdefinování pracovních konstant a obsluhy periferie SPI komunikace s přepínači ADG714BRUZ. Celý program je podrobně okomentován a je součástí přiloženého CD. 3.3 Vývojový diagram Na obrázku Obr. 3.3.1 je zobrazen zjednodušený vývojový diagram hlavní smyčky. Zapnutím řídící jednotky se spustí inicializace celého zařízení. Zařízení po výměně dat s PC data zpracuje na výstupní a přechází na začátek komunikace s PC. start inicializace zařízení START inicializace zařízení nastavení portů nastavení SPI výměna dat s PC nastavení UART zpracování dat z PC odeslaní do PC byte READY KONEC Obr. 3.3.1 Zjednodušený vývojový diagram hlavní smyčky firmwaru konec inicializace zařízení Obr. 3.3.2 Vývojový diagram inicializace zařízení Po zapnutí napájení jsou v první řadě nastaveny výchozí úrovně výstupních portů a až po té vlastnost portu dvoustavový výstup. Následuje předdefinování vlastností jednotlivých pinů softwarové SPI komunikace pomocí implementované funkce vývojovým prostředím Soft_Spi_Config(port, SDI, SD0, SCK). Nastavení hardwarového UART modulu je definováno funkcí Usart_Init(baud_rate). Výstupní vlastnosti pinů využívající 13

UART jsou obsažené právě v této funkci, není nutné jej tedy předdefinovávat zvlášť. Celý tento proces inicializace zařízení je zobrazen na obrázku Obr. 3.3.2. Na vývojovém diagramu Obr. 3.3.3 lze vidět celý algoritmus výměna dat s PC, který zajišťuje zpracování požadavku uživatele na nastavení dělícího poměru sady indukčních děličů. Každý načtený byte s informací o dělícím poměru je vždy odeslán zpět do uživatelské aplikace. Po dokončení příjmu dat s obsahem, které výstupy mají být aktivovány či deaktivovány, je provedena kontrola dat uživatelskou aplikací v PC, odeslán kontrolní byte řídící jednotce a až po té jsou uvedeny výstupy do požadovaných stavů. Každý stav jednotky je indikován kontrolními byty OK, BAD, READY a ERROR, o nichž je vizuálně informován uživatel v aplikaci v PC viz. kapit. 4.5. Vzhledem k možnostem využitelnosti celého rozsahu 8-bitového čísla dělícím poměrem, bylo zvoleno pro kontrolní byty následující hodnoty: kontrolní byte hexadecimální tvar OK 0x01 BAD 0x02 READY 0x04 ERROR 0x05 Tab. 1 Kontrolní byty použité při komunikaci Poslední částí programu je po příjmu a kontrole dat zpracování dat z PC, kterou popisuje vývojový diagram na obrázku Obr. 3.3.4. Při návrhu algoritmu musel být brán zřetel na maximální špičkový proud, pro které je zařízení dimenzováno a zároveň na maximální možný proud protékající přepínačem ADG714BRUZ. Přijatá data jsou tedy zpracována postupně. 14

start výměna dat s PC příjem bytu NE přišel byte? ANO start zpracování dat z PC ulož byte uprav pole pro ADG pošli byte do PC nastav ADG inkrem. počítadla dat prodleva 2 ms ANO počítadlo dat < 9? vynuluj ADG NE příjem potvrzení z PC NE nastav. 4x? ANO NE odeslání ERROR byte OK? ANO odeslaní BUSY odeslaní READY konec zpracování dat z PC konec výměna dat s PC Obr. 3.3.3 Vývojový diagram výměny dat s PC 15 Obr. 3.3.4 Vývojový diagram zpracování dat z PC

3.4 Omezení špičkového proudu Jak již bylo řečeno, jedno relé je spínáno a rozepínáno dvěma nezávislými vstupy 2 ms impulsem popis sady děliče viz. 1.2. Proto každý výstup P1 P4 řídící jednotky je řízen 2 přepínači ADG714. Tedy každá váha dělícího poměru má přiřazeny 2 bity v řídící části jednotky, přičemž např. na Obr. 3.4.1 bit 5H (high) uvádí relé do sepnutého stavu a 5L (low) do rozepnutého stavu v závislosti na tom, zdali je nejvyšší bit MSB dělícího poměru 0 (low) nebo1 (high). Na obrázku je rozkreslené řízení jednoho výstupu P1 v separátním zapojení. Data mají otočený smysl MSB a LSB při odesílání po SPI sběrnici. Je to dáno již navrženou sadou. Pro další výstupy je způsob shodný. U kaskádního zapojení P1 P2 (P3 P4) je rozložení jednotlivých bitů obdobné s tím rozdílem, že SL a SH ( set bit viz. kapit. 4.4) u P1 (P3) je ignorováno a jeho funkci přebírá až výstup v druhé části kaskády, tedy výstup P2 (P4). LSB dělící poměr 2 6 MSB - S 0 1 2 3 4 5 x x SL SH 0L 0H 1L 1H 2L 2H 3L 3H 4L 4H 5L 5H MSB ADG714 (IO3A) LSB MSB ADG714 (IO2A) LSB výstup P1 Obr. 3.4.1 Řízení výstupu P1 v separátním zapojení Maximální možný proud tekoucí jedním ADG714 je ve špičce 120 ma, což při sepnutí všech relé najednou by bylo překročeno. Jedno relé při sepnutí vyžaduje proud 30 ma. Proto je důležité omezit pro každé ADG špičkový proud v okamžik sepnutí následujícím způsobem. Přijatá data s dělícím poměrem Px jsou tedy nejprve mikrořadičem upravena pro první přenos (t 1 na obrázku Obr. 3.4.2), odeslána po SPI, tím nastaví příslušnou část každého připojeného děliče. Po 2 ms pulsu (viz. kapit. 1.2) se vynuluje stav všech spínaných připojených relé. Tento postup se 16

opakuje pro všechny bity přepínače ADG714BRUZ, tedy celkem 4 x (t 1 t 4 ). Zakončení a nastavení všech přepínačů je uživateli signalizováno READY bytem a zařízení se dostává do úvodní smyčky výměny dat s PC a je tak připraveno pro další změnu požadovaného dělícího poměru od uživatele. P1 P2 P3 P4 t 1 10 00 00 00 00 00 00 00 H t 2 00 30 30 30 30 30 30 30 H t 3 00 00 00 04 04 04 04 04 H t 4 01 02 00 00 01 00 01 00 H přeneseno 11 32 30 34 35 34 35 34 Obr. 3.4.2 Postupné spínání relé všech výstupů H 3.5 Programátor/debugger Na řídící jednotce je možné provádět případný upgrade (např. pro navrhovanou indikaci aktivních výstupů - viz. kapit. 2.2.5) pomocí programátoru ASIX PRESTO (konektor J6 na desce plošných spojů) nebo programátoru/debuggeru PICkit 2 (konektor J5 na desce plošných spojů). Obě tato zařízení umožňují programovat pomocí ICSP viz. kapit. 2.2.1 pomocí propojovacího kabelu. Připojení jednotlivého programátoru/debuggeru je odlišné. V následující tabulce je popsán rozdíl v signálových vodičích tohoto připojovacího kabelu. Význam jednotlivých signálů je v dokumentaci k programátorům [13, 14]. vodič PRESTO PICKIT 2 1 ~MCLR/VPP ~MCLR/VPP 2 nezapojen VDD 3 VCC VSS 4 GND ICSP (DATA) 5 ICSP (DATA) ICSP (CLK) 6 ICSP (CLK) nezapojen Tab. 2 Rozložení signálů pro PRESTO a PICKIT2 17

4 Softwarové řešení aplikace pro PC V této kapitole, která je rozdělena do čtyř částí, je popsána uživatelská aplikace pro PC pro ovládání řídící jednotky. V první části je uvedeno použité vývojové prostředí včetně programovacího jazyka. Druhá část se zabývá základním popisem programu. Ve třetí části je detailnější popis struktury celého programu. Poslední část popisuje grafické uživatelské rozhraní celé aplikace. 4.1 Vývojové prostředí a jazyk Jako vývojové prostředí pro uživatelský program řídící jednotky, bylo použito LabWindows/CVI verze 8.5. Program, který je součástí přílohy v podobě zdrojového kódu a instalačního balíčku, byl laděn pod Windows XP. 4.2 Program Program pro ovládání řídící jednotky sady indukčních děličů je nainstalován na osobním počítači nebo notebooku, ze kterého je umožněno pohodlné řízení a zpětná vizuální kontrola jednotky. Řídící jednotka umožňuje dva druhy zapojení sady indukčních děličů. Základním zapojením, tedy separátním, je rozlišení 1/2 6 na LSB jeden bit. Toto zapojení umožňuje připojení čtyř nezávislých děličů BIVD a jejich následné řízení. Druhou možností zapojení je zapojení do kaskády, kdy se spojí výstupy P1 s P2 a P3 s P4. Toto zapojení umožňuje vyššího rozlišení a to 1/2 12 na jeden bit. Výstupy z kaskádního zapojení jsou tedy z P2 nebo P4. 4.3 Struktura programu Celý program je rozdělen na několik jednodušších částí metod, které zjednodušují přístup k prvkům, jako je status řádka, signalizace portu apod. Další metody jsou součástí hlavního algoritmu přepočtu poměru a přípravy dat pro nastavení řídící jednotky (viz. kapitola 3.4). Program je koncipován tak, že uživatel nastaví požadovaný dělící poměr N, ten se automaticky přepočítá na výstupní úrovně, které mají sady relé spínat/rozepínat. Pokud uživatel odešle požadavek na nastavení dělícího poměru, řídící jednotka požadavek přijme a odešle pro kontrolu zpět. 18

Uživatelská aplikace zkontroluje platnost dat funkcí kontroladat(). Na základě tohoto vyhodnocení aplikace odešle kontrolní byte. Pokud je přijat chybový byte BAD (viz. Tab. 1), aplikace indikuje chybu uživateli a řídící jednotka zůstává v nezměněném stavu. Pokud jednotka potvrdí správnost dat, nastaví relé. V informaci, která je odesílána do řídící jednotky, je obsažen byte, který je určen pro případnou pozdější indikaci aktivních výstupů, viz. kapit. 2.2.5. Samotný přepočet na výstupní porty se liší pro zapojení do kaskády funkce dividertoadgkaskada(pomer, pozice) nebo pro separátní zapojení funkce dividertoadg(pomer, pozice), kde pomer udává požadovaný poměr a pozice požadovaný výstup. Ostatní metody jsou jako pomocné a pro nastavení GUI. Kompletní popis jednotlivých metod je řádně okomentován v zdrojovém kódu. Na následujícím obrázku je zjednodušený vývojový diagram hlavní smyčky programu. START inicializace GUI nastavení portu COM zpracování poměru komunikace s jednotkou KONEC Obr. 4.3.1 Zjednodušený vývojový diagram smyčky uživatelské aplikace 19

4.4 Grafické uživatelské prostředí (GUI) Po spuštění uživatelské aplikace Control unit for inductive voltage dividers - application se zobrazí základní panel uživatelské aplikace pro řídící jednotku, který je složen ze dvou záložek. V záložce s názvem Setting COM (viz. Obr. 4.4.1) se nejprve zvolí port, na kterém je/bude řídící jednotka připojena. Pokud je řídící jednotka připojena, je možné otevřít komunikační port tlačítkem Open port. V pravém horním rohu se rozsvítí zelená kontrolka a ve stavovém řádku hláška otevření portu potvrdí. V opačném případě zahlásí chybu. Na tomto panelu lze také přečíst aktuální nastavení komunikačního portu. Vzhledem k omezené rychlosti komunikace je hodnota 2400 Baud pevná. Pokud je komunikační port otevřen (svítí zelená kontrolka Port ), je možné přejít na záložku Device obrázek Obr. 4.4.2 a začít nastavovat dělící poměry. Nejprve se tedy zvolí druh zapojení (kaskáda nebo separátní), po stisknutí tlačítka setting se jednotlivé jezdce P1 P4 nastaví dle maximálního rozsahu, které dané zapojení umožňuje. Zvolené poměry pomocí jezdců lze překontrolovat v numerických polích divider. Nakonec stiskem tlačítka send se požadovaný poměr odešle do řídící jednotky. Takto je možné libovolně přecházet mezi oběma zapojeními a libovolně nastavovat poměry. Speciální Set bit slouží k sepnutí posledního relé při maximálním nastaveném rozsahu (dolní poloha) pro jednotkový dělící poměr. Pokud nastavitelný sloupec není v maximální poloze, přičítá k výsledku váhu jednoho bitu. Chybové stavy mohou nastat za předpokladu, že jednotka přestane komunikovat s uživatelskou aplikací indikuje kontrolka Port a vypíše se chyba stavu do stavového řádku. Další možnou chybou, která během práce může nastat, je chyba při přenosu dat. Stav, kdy odeslaná data s požadovaným dělícím poměrem nekorespondují při ověřování po přenosu. V tomto případě status hlásí Data error. Data je možné odeslat znovu. Uživatelská aplikace je navržena flexibilně pro případný upgrade firmwaru, i co se týče komunikace. 20

Obr. 4.4.1 Software pro řídící jednotku okno nastavení komunikace 21

Obr. 4.4.2 Software pro řídící jednotku hlavní okno 22

4.5 Komunikace s řídící jednotkou Komunikace mezi řídící jednotkou a uživatelskou aplikací je zobrazena na obrázku Obr. 4.5.1. Po otevření komunikačního portu řídící jednotka čeká na příjem dat od uživatele. Jakmile uživatel odešle požadovaný poměr, řídící jednotka odpovídá odesláním identických dat zpět uživatelské aplikaci. Tato výměna dat je velice důležitá pro zajištění správnosti nastavení dělícího poměru. Pokud přijatá data od jednotky souhlasí s původními hodnotami, odesílá uživatelská aplikace potvrzovací byte OK. V opačném případě hlásí chybu. Pokud jednotka zpracovává data, vysílá uživatelské aplikaci příznak OK, v tomto okamžiku možné chápat jako BUSY, který je indikován žlutou kontrolkou v pravém horním rohu okna aplikace. Další podrobnosti o komunikaci ze strany jednotky byly již uvedeny v kapitole 3. Uživatelská aplikace v PC Řídící jednotka volba uživatele příjem dat otevření portu dělící poměry dělící poměry čekání příjem dat/ odeslání dat kontrola dat signalizace uživateli potvrzovací byte ok nebo error příjem dat/ odeslání dat nastavení relé příjem dat ready odeslání dat Obr. 4.5.1 Výměna dat mezi uživatelskou aplikací a řídící jednotkou 23

5 Ověření řídící jednotky Kapitola se zabývá ověřováním řídící jednotky na indukčních děličích v kaskádním a separátním zapojení. 5.1 Měření s indukčními děliči Úkolem měření je zjistit dělící poměr BIVD definovaný jako N U U. Měření bylo provedeno na multimetru Wavetek Datron 1281. vyst vst Výrobce udává přesnost měření napětí pro frekvenci 1 MHz 1 % z měřené hodnoty +0,5 % z rozsahu 1 V. Jako zdroj harmonického napětí 1 V pro indukční děliče byl použit generátor Agilent 33250A na předložených indukčních děličích BIVD6-01 a BIVD6-02. Nejistota měření výstupního napětí typu B pro napájení 1 V se pohybuje v rozmezí od 3,5 mv (pro N = 0,1) až do 8,7 mv (pro N = 1). Nejistota typu A je oproti nejistotě typu B zanedbatelná. Pro měření poměru 24 N plyne kombinovaná standardní nejistota u (N) = 0,004 až 0,011 pro N v intervalu c <0,1; 0,9>. Vzhledem k uvedeným přesnostem multimetru je měření pouze orientační. 5.1.1 Měření na kaskádním zapojení Na Obr. 5.1.1 je patrné v blokové podobě zapojení, na kterém byly děliče testovány. Měření proběhlo na zapojení BIVD6-01 + BIVD6-02. Pro omezení vlivu výstupní impedance generátoru a vstupní impedance multimetru byl použit modul s precizními napěťovými sledovači. Měření proběhlo pro dvě úrovně zatížení výstupu děličů. Nejprve zatížení odpovídalo přibližné impedanci parazitních kapacit propojovacích koaxiálních kabelů, poté bylo zatížení zvýšeno připojením rezistoru 1 kω mezi výstup děličů a zem. Na Obr. 5.1.2 vidíme schéma zapojení výstupu děliče obou variant. Kapacity a rezistory jsou pro kaskádní a separátní zapojení shodná, jejich význam s hodnotami je popsán v tabulce Tab. 3. Z těchto výchozích hodnot kapacit, které byly naměřeny na měřicím přístroji LCR Agilent 4284A, lze vypočítat reaktanci ze známých vzorců (1) a z ní pak skutečnou zatěžovací

impedanci paralelní kombinací pro nezatížený dělič 4,83 kω a pro zatížený dělič 0,72 kω. Jde však o přibližné hodnoty, protože operační zesilovač není ideální. X c 1 C ; 2 f (1) osobní počítač řídící jednotka indukční dělič BIVD6-01 (BIVD6-02) indukční dělič BIVD6-02 (BIVD6-01) generátor operační zesilovač 1 operační zesilovač 2 multimetr Obr. 5.1.1 Řízení výstupu P2 v kaskádním zapojení označení hodnota kapacitance popis C K 33 pf 4,83 kω propojovací kabel s propojkou C V 150 pf 1,06 kω vnitřní kapacita voltmetru R V 1 kω - vnitřní odpor voltmetru C Z 30 pf 5,31 kω propojovací kabel se zátěží R Z 1 kω - zatěžovací rezistor Tab. 3 Význam kapacit a rezistorů v zapojení 25

výstup děliče OZ V a) C K C V R V výstup děliče OZ V b) C K C Z R Z C V R V Obr. 5.1.2 Schéma zapojení zatěžovacích kapacit a) bez zátěže, b) se zátěží Obr. 5.1.3 Měření na BIVD6-01 + BIVD6-02 v kaskádě Na Obr. 5.1.3 je zobrazena závislost rozdílu dělícího poměru nastaveného a naměřeného na požadovaném dělícím poměru kaskádního zapojení s děliči BIVD6-01 + BIVD6-02 bez zatížení a se zatížením. 26

Z naměřených výsledků pro kaskádní zapojení se zátěží a bez zátěže je zřejmé, že relativní odchylka bez zátěže nebyla větší jak 1,66 % naopak pro zapojení se zátěží je nejnižší relativní odchylka 0,4 %. Tabulka naměřených a vypočtených hodnot pro kaskádní zapojení je v příloze E. 5.1.2 Měření na separátním zapojení Na následujícím obrázku je zobrazeno v blokové podobě zapojení, na kterém byly děliče testovány. Měření proběhlo na obou předložených děličích BIVD6-01 a BIVD6-02. Pro omezení vlivu výstupní impedance generátoru a vstupní impedance multimetru byl opět použit modul s operačním zesilovačem jako u předcházejícího kaskádního měření. osobní počítač řídící jednotka operační zesilovač 1 indukční dělič BIVD6-01 (BIVD6-02) operační zesilovač 2 generátor multimetr Obr. 5.1.4 Řízení výstupu P1 v separátním zapojení Podmínky zatížení děliče během měření jsou shodné s podmínkami uvedenými v kapitole 5.1.1. Na obrázku Obr. 5.1.2 je schéma zapojení výstupu děliče obou variant. Hodnoty zatížení jsou stejné jako u kaskádního, tedy vychází ze vzorců (1) a tabulky Tab. 3. 27

Obr. 5.1.5 Měření na separátním zapojení BIVD6-01 Žádný bod měření na děliči BIVD6-01 nepřesáhl relativní odchylku 1,34 %, nejnižší byla 0,05 %. Naopak v krajním bodě opět, jako u kaskádního zapojení, dosahuje relativní odchylka k 4,89 %. Obr. 5.1.6 Měření na separátním zapojení BIVD6-02 28

Z naměřených výsledků pro separátní zapojení se zátěží a bez zátěže je zřejmé, že relativní odchylka bez zátěže nebyla větší jak 1,17 %, naopak nejnižší relativní odchylka byla naměřena 0,05 % v zapojení opět bez zátěže. Tabulky naměřených a vypočtených hodnot na děliči BIVD6-01 a BIVD6-02 v separátním zapojení jsou součástí přílohy E, u nichž jsou výsledky podobné. Při měření se ukázalo, že kombinace sepnutých relé má také dostatečně velký vliv na výstupní napětí. Naměřené odchylky N jsou v mezích nejistot měření s použitým voltmetrem. Z výsledků měření plyne, že odzkoušené děliče jsou funkční a jsou použitelné pro obvody vyvažování vedlejších podmínek rovnováhy impedančních můstků. 29

6 Závěr Úkolem této bakalářské práce bylo navrhnout a realizovat řídící jednotku pro sadu indukčních děličů s nastavitelným dělícím poměrem. Každý krok návrhu je v této práci popsán od teoretického popisu přes výběr součástek až po samotnou realizaci. Celá řídící jednotka je řízena z PC, obsahující vlastní firmware, který zajišťuje nejen komunikaci s PC, ale dosahuje i efektivního spínání, které snižuje maximální špičkový proud při spínání relé, a tím šetří spínací obvody. Součástí této práce je naprogramování uživatelské aplikace, která umožňuje pohodlnou kontrolu nad řídící jednotkou a připojení sad oběma způsoby, jak bylo požadováno. A to jak zapojení separátní, tak i řazením za sebou kaskádně. Jednotka umožňuje řídit 1 až 4 BIVD. Pro minimalizaci rušení v impedančním můstku je jednotka napájena z akumulátoru a tím je zajištěno jeho dobití z externího napájecího zdroje. Na předložených sadách indukčních děličů bylo provedeno měření, které ověřilo využitelnost děličů pro vyvažování vedlejších podmínek rovnováhy impedančních můstku při frekvenci 1 MHz. Při každém měření sady, v separátním tak i kaskádním zapojení, byla sada zatížena pomocí zatěžovacího odporu. O BIVD lze říci, že jeden z děličů dosahuje horších parametrů, ovšem nejistota měření je dost velká na to, aby bylo možné určit, který z nich to může být. Při realizaci uvedených měření byla zároveň odzkoušena funkčnost řídící jednotky, firmwaru i obslužného programu pro GUI. Během návrhu došlo k mylnému výběru pouzdra pro FT232R a bylo to zjištěno až ve finální části těsně před oživováním řídící jednotky. Ale díky dobře navržené DPS nebyla potřeba desku zadávat znovu do výroby. Všechny podklady pro úpravu/výrobu jsou na přiloženém CD. Obsah CD s odkazy na jednotlivé soubory je v příloze F. 30

Literatura [1] Boháček J.: Metrologie elektrických veličin. Vydavatelství ČVUT, 1994, ISBN 80-01-01152-6 [2] Záhlava V.: Metodika návrhu plošných spojů, Vydavatelství ČVUT, 2000, ISBN 80-01-02193-9 [3] Dudáček K.: Seriova_rozhrani SPI, I2C, Microwire a CAN, dokument pdf <http://home.zcu.cz/~dudacek/nms/seriova_rozhrani.pdf> [21. 6.2008] [4] FTDI, FT232R - USB UART IC, katalogový list, Rev 1.04 <http://www.ftdichip.com/products/ft232r.htm> [21. 6.2008] [5] ADuM3201, Dual-Channel, Digital Isolators, katalogový list, Rev D05927-0-7/06(0) <http://www.analog.com> [21. 6.2008] [6] RA SERIES, Miniature 2 poles relay, katalogový list, Rev. 11/08/2005 <http:// www.fcl.fujitsu.com> [21. 6.2008] [7] GM Electronic - Katalog součástek pro elektroniku, <http://www.gme.cz> [21. 6.2008] [8] mikroc, vývojové prostředí, <http://mikroe.com> [21. 6.2008] [9] PICkit 2 v2.40, software pro programátor, <http://microchip.com> [21. 6.2008] [10] PIC16F88, PIC16F87/88, katalogový list, Rev DS30487A, <http://microchip.com> [21. 6.2008] [11] SGS-Thomson, Microelectronics, L78S00 SERIES, katalogový list [12] ADG714, ADG714/ADG715, katalogový list, Rev. B [13] ASIX, programátor PRESTO, katalogový list, <http://asix.cz/> [21. 6.2008] [14] PICkit 2, programátor PICkit 2, katalogový list, <http://microchip.com/> [21. 6.2008] 31

A. Příloha - rozmístění vývodů součástek Obr. P - 1 Rozmíst. vývodů pouzdra TSSOP přepínačů ADG174RUZ Obr. P - 2 Rozmíst. vývodů pouzdra SSOP převodníku FT232RL Obr. P - 3 Rozmíst. vývodů pouzdra SOIC_N imped. oddělovače ADuM3201 Obr. P - 4 Rozmíst. vývodů pouzdra SOIC mikrořadiče PIC16F88 32

B. Příloha schéma zapojení Obr. P - 5 Schéma zapojení 33

C. Příloha plošné spoje Obr. P - 6 Plošný spoj v.1 strana TOP (měřítko 1:4) 1 1 navržená deska má špatné pouzdro pro FT232R, je potřeba provést úpravu na desce 34

Obr. P - 7 Plošný spoj v.1 strana BOTTOM (měřítko 1:4) 35

Obr. P - 8 Osazovací výkres DPS v.1 strana TOP 2 (měřítko 1:4) 2 na straně BOTTOM není osazena žádná součástka 36

D. Příloha ochranný kryt řídící jednotky Obr. P - 9 Rozmístění konektorů spodní části pouzdra zařízení (měřítko 1:4) 37

USB GND +6-9V ON/OFF P1 P2 P3 BIVD control unit c) a) P4 b) Obr. P - 10 Nalepovací: a) zadní štítek (1:1), b,c) čelní panel (1:1) 38

E. Příloha naměřené hodnoty N nastav. (-) N namě. (-) N (-) N (%) ) (. u B U výst (V) (.) u B U vstup (V) (N) u C (V) 0,166748 0,169 0,0025 1,47 0,0039 0,0087 0,004 0,333496 0,339 0,0055 1,66 0,0048 0,0087 0,006 0,499756 0,506 0,0062 1,25 0,0058 0,0087 0,007 0,666748 0,674 0,0073 1,09 0,0068 0,0087 0,009 0,833740 0,840 0,0058 0,70 0,0077 0,0087 0,011 0,952148 0,956 0,0042 0,44 0,0084 0,0087 0,012 Tabulka naměřených hodnot kaskádního zapojení BIVD6-01 + BIVD6-02 bez zátěže N nastav. (-) N namě. (-) N (-) N (%) ) (. u B U výst (V) (.) u B U vstup (V) (N) u C 0,166748 0,169 0,0023 1,41 0,0039 0,0087 0,004 0,333496 0,339 0,0052 1,57 0,0048 0,0087 0,006 0,499756 0,506 0,0059 1,18 0,0058 0,0087 0,007 0,666748 0,673 0,0060 0,90 0,0068 0,0087 0,009 0,833740 0,839 0,0052 0,62 0,0077 0,0087 0,011 0,952148 0,956 0,0038 0,40 0,0084 0,0087 0,012 Tabulka naměřených hodnot kaskádního zapojení BIVD6-01 + BIVD6-02 se zátěží (V) N nastav. (-) N namě. (-) N (-) N (%) ) (. u B U výst (V) (.) u B U vstup (V) (N) u C 0,171875 0,174 0,0019 1,13 0,0039 0,0087 0,004 0,343750 0,348 0,0040 1,16 0,0049 0,0087 0,006 0,500000 0,504 0,0040 0,81 0,0058 0,0087 0,007 0,656250 0,660 0,0036 0,54 0,0067 0,0087 0,009 0,828125 0,831 0,0025 0,30 0,0077 0,0087 0,011 0,953125 0,954 0,0014 0,14 0,0084 0,0087 0,012 Tabulka naměřených hodnot separátního zapojení BIVD6-01 bez zátěže (V) 39

N nastav. (-) N namě. (-) N (-) N (%) ) (. u B U výst (V) (.) u B U vstup (V) (N) u C 0,171875 0,174 0,0019 1,10 0,0039 0,0087 0,004 0,343750 0,348 0,0039 1,12 0,0049 0,0087 0,006 0,500000 0,504 0,0038 0,77 0,0058 0,0087 0,007 0,656250 0,660 0,0034 0,51 0,0067 0,0087 0,009 0,828125 0,830 0,0023 0,28 0,0077 0,0087 0,011 0,953125 0,954 0,0012 0,12 0,0084 0,0087 0,012 Tabulka naměřených hodnot separátního zapojení BIVD6-01 se zátěží (V) N nastav. (-) N namě. (-) N (-) N (%) ) (. u B U výst (V) (.) u B U vstup (V) (N) u C 0,171875 0,172 0,0003 0,19 0,0039 0,0087 0,004 0,343750 0,352 0,0080 2,33 0,0049 0,0087 0,006 0,500000 0,511 0,0115 2,30 0,0058 0,0087 0,007 0,656250 0,666 0,0096 1,46 0,0067 0,0087 0,009 0,828125 0,833 0,0050 0,61 0,0077 0,0087 0,011 0,953125 0,957 0,0038 0,40 0,0084 0,0087 0,012 Tabulka naměřených hodnot separátního zapojení BIVD6-02 bez zátěže (V) N nastav. (-) N namě. (-) N (-) N (%) ) (. u B U výst (V) (.) u B U vstup (V) (N) u C 0,171875 0,172 0,0003 0,15 0,0039 0,0087 0,004 0,343750 0,352 0,0080 2,31 0,0049 0,0087 0,006 0,500000 0,511 0,0113 2,26 0,0058 0,0087 0,007 0,656250 0,664 0,0080 1,21 0,0067 0,0087 0,009 0,828125 0,833 0,0047 0,57 0,0077 0,0087 0,011 0,953125 0,957 0,0036 0,38 0,0084 0,0087 0,012 Tabulka naměřených hodnot separátního zapojení BIVD6-02 se zátěží (V) 40

F. Příloha obsah přiloženého CD Text bakalářské práce /textprace.pdf /textprace.doc Podklady pro OrCad 9.1 /01PODKLADY/SCHEME/ /01PODKLADY/BOARD/ Firmware řídící jednotky /02Firmware/kod.zip Ovladače řídící jednotky /03DRIVER/driverFTDI.rar Uživatelská aplikace zdrojový kód /04SOFTWARE/kod.rar instalační balíček /04SOFTWARE/installPack.rar Katalogové listy katalogový list stabilizátoru 78S05 /05DATASHEETS/78s05.pdf katalogový list přepínače ADG714BRUZ /05DATASHEETS/ADG714.pdf katalogový list impedančního oddělovače ADuM3201 /05DATASHEETS/adum3201.pdf katalogový list převodníku USB UART FT232R /05DATASHEETS/ FT232R_v104.pdf katalogový list relé USB TQ2SA-L2-5V /05DATASHEETS/Panasonic TQ2SA-L2-5V.pdf katalogový list mikrořadiče PIC 16F88 /05DATASHEETS/pic16f88.pdf Fotografie /06FOTOGRAFIE/ 41