Vážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího (aby ètenáø vidìl, jakým zpùsobem je titul zpracován a mohl se také podle tohoto, jako jednoho z parametrù, rozhodnout, zda titul koupí èi ne). Z toho vyplývá, že není dovoleno tuto ukázku jakýmkoliv zpùsobem dále šíøit, veøejnì èi neveøejnì napø. umis ováním na datová média, na jiné internetové stránky (ani prostøednictvím odkazù) apod. redakce nakladatelství BEN technická literatura redakce@ben.cz
2 PARALELNÍ ROZHRANÍ Paralelní rozhraní realizuje pøenos dat mezi vnitøní sbìrnicí øídicího systému a vnìjším prostøedím po znacích, neboli po slabikách. Na obr. 7 je znázornìno blokové schéma obecného paralelního rozhraní. Vnìjší prostøedí (tj. urèité konkrétní zaøízení) od sbìrnice mikropoèítaèe oddìlují obvody rozhraní. S vnìjším zaøízením jsou obvody rozhraní spojeny datovým kanálem a øídicími signály. Datovým kanálem se pøenášejí datové informace (znaky), øídicím signálem R se znak zapisuje, signálem A se potvrzuje pøíjem. Ke sbìrnici mikropoèítaèe jsou obvody rozhraní pøipojeny adresovou (A), øídicí (C) a datovou (D) sbìrnicí. 6E UQLFHPLNURSRþtWDþH & DWRYêNDQiO 2EYRG\UR]KUDQt 3RWYU]HQt =islvþwhqt 9Q Mãt SURVW 9Q HGt Mãt SURVW HGt DGUHVD & t]hqt GDWD Obr. 7 Blokové schéma paralelního rozhraní Paralelní rozhraní mùže být jednosmìrné, tj. realizuje pøenos pouze v jednom smìru, nebo obousmìrné, tj. realizuje pøenos v obou smìrech. Hovoøíme-li nìkdy o tøístavovém rozhraní, je tím mínìna taková technická realizace obvodù rozhraní, která umožòuje uvést výstupní zesilovaè kromì dvou logických stavù (tj. log. 0 a log. 1) do stavu odpojení, neboli tzv. vysoké impedance (nìkdy se tomuto stavu øíká též nepøesnì tøetí stav ). 2.1 Oddìlení sbìrnice Základním paralelním rozhraním je oddìlení vnitøních datových obvodù øídicího systému (mikropoèítaèe) od vnìjšího prostøedí (periferie) a její pøipojení po dobu, kterou potøebuje mikropoèítaè k pøenosu dat ze vstupní brány do registru mikroprocesoru nebo naopak. Tento zpùsob oddìlení sbìrnice se používá pøedevším pro výkonové posílení datových signálù. Pro tento úèel se vyrábí celá øada integrovaných obvodù. Jedním z obvodù tohoto typu je napø. obvod 74LS245, jehož pøíklad použití je uveden na obr. 8. Jaroslav Vlach: Poèítaèová rozhraní BEN technická literatura 17
0 &38 05(4,25(4 :5 5 5)6+ +/7 :,7 L GUHVRYi VE UQLFH,17 10, 5(6(7 8654 86. &/. QDS =±&38 *,5 /6 86 86 86 86 86 86 86 86 DWRYi VE UQLFH Obr. 8 Pøíklad použití obvodu 74LS245 Nìkdy se vstupní nebo výstupní signálové vodièe musí galvanicky oddìlit od obvodù mikropoèítaèe. Dùvodem mùže být eliminace vnìjšího rušení oddìlením potenciálù nebo zamezení znièení obvodù mikropoèítaèe pøi havárii periferie. V souèasné dobì se pro galvanické oddìlení obvodù nejèastìji používá souèástky optoelektronického izolátoru optronu. Optron je moderní polovodièová souèástka sestávající ze dvou èástí: z vysílaèe luminiscenèní diody a pøijímaèe fototranzistoru. U nìkterých typù optronù je ještì nìkdy integrován tranzistor jako zesilovaè proudu, existují i optrony s triakem pro spínání zátìže na støídavý proud. Na obr. 9 je uveden pøíklad pøipojení optronu k obvodùm TTL. Pøipojení vysílaèe lze pøi vìtší vzdálenosti (max. 1000 m) provést zkrouceným dvouvodièovým vedením (tzv. twisted pair) pro zmenšení odrazù na vedení. Pro vìtší vzdálenosti (metry až kilometry) se dnes výraznì uplatòuje pøenos informací optickou cestou v infraèerveném spektru. Prostøedím mùže být buï volný prostor nebo svìtlovod. Výhodou tohoto zpùsobu pøenosu je vysoká odolnost proti vlivu prostøedí na kvalitu pøenosu. Tato problematika je však natolik specifická, že se jí zde nebudeme zabývat. 18 Jaroslav Vlach: Poèítaèová rozhraní BEN technická literatura
9 P 5 KUDGOR77/ 9 77/ 77/ KUDGOR77/ igry PHWU\ 5 RSWURQ Obr. 9 Pøíklad použití optronu 2.2 Asynchronní paralelní rozhraní Pro komunikaci s periferními zaøízeními pracujícími nezávisle na pøipojeném poèítaèi je nutno zabezpeèit pøenos dat tak, aby k vlastnímu pøenesení informace došlo vždy tehdy, kdy to umožòuje vnitøní stav poèítaèe i pøipojeného periferního zaøízení. Jde o pøenos dat, na jehož øízení se musí podílet jak zdroj, tak pøíjemce dat. V anglosaské literatuøe se tomuto typu rozhraní øíká handshake, tedy doslova potøesení rukou, nebo pøi pøenosu dat musí dojít nejen k pøenesení vlastní informace, nýbrž i k vzájemnému potvrzení, že informace byla pøijata. V nìkteré starší literatuøe se mùžeme setkat s èeským pokusem o vlastní termín pøejímka. 7 = 9 3 & 7 9 & GDWDSODWQi Obr. 10 Základní princip funkce asynchronního paralelního rozhraní Mìjme nyní zdroj Z a pøíjemce dat P (obr. 10) spojené komunikaèním kanálem. Jestliže zdroj Z má v úmyslu vyslat data smìrem k pøíjemci P, uèiní tak zároveò s aktivní hranou (zde pøechodem do log. 1) signálu DV (data valid = data platná). Tak ohlašuje pøíjemci, že na datové sbìrnici (komunikaèním kanále) jsou data k pøevzetí. Pøíjemce na signál DV v aktivní úrovni odpoví pøechodem potvrzovacího signálu AC (acknowledge potvrzení) Jaroslav Vlach: Poèítaèová rozhraní BEN technická literatura 19
do log. 1. Zdroj Z musí na tuto odezvu reagovat pøechodem signálu DV do log. 0. Pøíjemce P zároveò uvede signál AC do neaktivní úrovnì (do log. 0). Tím je celý cyklus pøenosu s potvrzením ukonèen. V poèítaèové technice patøí tento typ rozhraní mezi nejpoužívanìjší. Lze øíci, že pøi paralelním pøenosu dat v poèítaèové technice je vlastnì jediným zpùsobem, kterým lze zajistit spolupráci mezi dvìma zaøízeními pracujícími vzájemnì èasovì nezávisle. Mezi dnes nejèastìji používaná paralelní rozhraní v mikropoèítaèové technice patøí rozhraní Centronics pro komunikaci s tiskárnou nebo rozhraní IEEE 488, což jsou opìt rozhraní pracující s potvrzením dat. O tìchto a o dalších rozhraních budeme pojednávat v dalších kapitolách. 2.3 Pøerušení Zvláštním druhem asynchronního pøenosu dat s potvrzením je systém s pøerušením (angl. interrupt). Pøerušení øádného bìhu programu má za následek pøechod mikroprocesoru do pøerušovacího režimu, neboli do èásti programu pro obsluhu pøerušení. Pokud je pøerušení povoleno, mùže periferní zaøízení požádat mikroprocesor o pøerušení normální èinnosti vydáním tzv. žádosti o pøerušení (interrupt request) a pøedat mu data, resp. data si od mikroprocesoru vyžádat. Pro vlastní øízení pøerušovacího systému u mikropoèítaèù existuje nìkolik integrovaných obvodù, které umožòují s urèitým komfortem pøerušení povolovat, pøijímat, vyhodnocovat prioritu žádostí apod. Jedním z prvních obvodù pro øízení pøerušení byl MH3214. Tento obvod umožòoval zpracovat až osm žádostí o pøerušení a vyhodnotit je technickými prostøedky z hlediska døíve nastavené priority (tedy pøednosti). Dalším typem je øadiè pøerušení I8259. Tento obvod umožòuje také zpracovávat osm žádostí o pøerušení, avšak programovì lze nastavit priority žádostí, tyto priority v prùbìhu programu mìnit a maskovat. Podrobný popis obvodù pro obsluhu pøerušovacího systému se již vymyká poslání publikace. 2.4 Pøímý pøístup do pamìti (DMA) Dalším zvláštním druhem pøenosu dat s potvrzením je pøímý pøístup do pamìti (angl. zkratka DMA = Direct Memory Access). Pøi bìžné èinnosti ovládá datovou sbìrnici sám mikroprocesor. Jedinì on øídí zápis a ètení dat, adresuje pamì ové místo, do nìhož zapíše data nebo z nìhož data pøeète. Instrukèní cyklus mikroprocesoru tak v podstatì urèuje rychlost pøenosu dat mezi pamìtí a mikroprocesorem. Pøi spolupráci s rychlými periferiemi však mùže vzniknout problém, jak nejrychleji pøenést informace mezi periferií a pamìtí, nebo rychlost pøenosu vìtšího množství dat obvyklým zpùsobem, tj. prostøednictvím ètecího nebo zápisového cyklu mikroprocesoru je pomìrnì nízká. Proto se volí jiný zpùsob pøenosu dat tak, aby se informace pøenášela pøímo mezi periferií a pamìtí. V tomto pøípadì øíkáme, že periferie má umožnìn pøímý pøístup do pamìti. Vlastní komunikace potom nebude øízena mikroprocesorem, nýbrž jinými technickými prostøedky. 20 Jaroslav Vlach: Poèítaèová rozhraní BEN technická literatura
Nejèastìji je pro tuto èinnost používán øadiè pøímého pøístupu do pamìti (øadiè DMA). Pøíkladem takového øadièe je obvod I8257. Tento obvod obsahuje ètyøi kanály pøenosu, pøièemž pøenosová rychlost mùže èinit až 5 Mbit/s. Po naprogramování mùže øadiè I8257 øídit pøímé pøenosy blokù dat o délce až 16 384 slabik mezi periferním zaøízením a pamìtí bez úèasti mikroprocesoru. Øadiè je schopen generovat pøedem nastavenou adresu, signály zápisu nebo ètení (podle smìru pøenosu), pøenést data a pøipravit novou adresu. Novìjším typem je øadiè I8237 s vylepšenými vlastnostmi, zejména pak s délkou pøenášeného bloku dat až 64 KB. Tento obvod se používá pro pøímý pøístup do pamìti i v poèítaèích øady IBM PC. Další informace lze získat napø. v pramenu [47]. 2.5 Programovatelné obvody pro paralelní rozhraní V této kapitole se zastavíme u nìkterých reprezentantù programovatelných obvodù pro realizaci paralelního rozhraní. Jsou to obvody I8255A a monolitické mikropoèítaèe I8048, resp. I8051. Tyto obvody vznikly koncem 70. let jako výkonní pomocníci pøi realizaci technického øešení pøenosu dat mezi rùznými typy zaøízení. Jejich hlavní výhodou je skuteènost, že po naprogramování vykonávají autonomnì svoji funkci, takže nezdržují nadøazený mikropoèítaè. To má velký význam zejména tam, kde centrální jednotka obsluhuje více periferních zaøízení a tudíž obsluha každé z nich by podstatnì zpomalovala èinnost procesoru. 2.5.1 Obvod I8255A Dnes již klasickým programovatelným komunikaèním obvodem pro vytváøení rùzných paralelních komunikací je obvod I8255A, jehož blokové schéma a rozmístìní vý- L XGLþDRGG ORYDþ GDWRYpVE UQLFH UiQD 3 3L 5(6(7 5 :5 &6 2EYRG\ t]hqt þlqqrvwl UiQD / + ± ± ± ± 8FF *1 9 9 UiQD L Obr. 11a Programovatelný obvod I8255A blokové schéma Jaroslav Vlach: Poèítaèová rozhraní BEN technická literatura 21
3 3 3 3 5 &6 *1 3 3 3 3 :5 5(6(7, 8FF Obr. 11b Programovatelný obvod I8255A rozmístìní vývodù pouzdra 0 0 & 0 & ±UHåLP ±UHåLP [±UHåLP ±3YVWXS ±3YêVWXS ±+YVWXS ±+YêVWXS ±/YVWXS ±/YêVWXS ±YVWXS ±YêVWXS ±UHåLP ±UHåLP Obr. 12 Øídící slovo obvodu I8255A (D7 = log. 1) vodù je uvedeno na obr. 11. Umožòuje vytvoøení až tøí osmibitových obousmìrných paralelních lokálních datových sbìrnic PA, PB a PC. Celá èinnost obvodu je závislá na pøedchozím naprogramování obvodu mikroprocesorem, k jehož sbìrnici je pøipojen. 22 Jaroslav Vlach: Poèítaèová rozhraní BEN technická literatura
Pøed zahájením komunikace je nutno do obvodu I8255A zapsat tzv. øídicí slovo do øídicího registru pøi A0 = A1 = log. 1. Tvar øídicího slova je na obr. 12. Lze jím uvést obvod do rùzných režimù (módù). Jiným øídicím slovem podle obr. 13 lze též nastavovat jednotlivé bity brány PC do libovolného logického stavu. Na obr. 12 a obr.13 je patrný rozdíl v øídicích slovech pro programování režimu (bit D7 = log. 1) a pro nastavování bitù brány PC (bit D7 = log. 0). ; ; ; & & &,7 3RORKDELWXL +RGQRWDELWX ±ELW ±ELW ±ELW Obr. 13 Programování jednotlivých bitù brány PC obvodu I8255A øídicí slovo, D7 = log. 0) Programovatelný obvod I8255A lze provozovat ve tøech režimech. V režimu 0 lze naprogramovat všechny tøi brány jako vstupní nebo výstupní. Vzniknou tak lokální sbìrnice mezi zdrojem, resp. pøíjemcem dat. V pøípadì vstupu dat je nutno, aby data na vstupní bránì byla ustálena v okamžiku ètení informace mikroprocesorem (signál /RD v aktivní úrovni). V pøípadì výstupu dat se na výstupní bránì data zapsaná z mikroprocesoru ustálí v dobì kratší než 350 ns a zùstávají ve vyrovnávací pamìti do pøepsání novými daty. V režimu 1 jsou brány PA a PB schopny pracovat v øízeném vstupním nebo výstupním asynchronním paralelním pøenosu dat (viz kapitolu 2.2). Pøi vstupním režimu se data pøivedená na vstupní bránu zapíší do vnitøní vyrovnávací pamìti obvodu aktivní úrovní signálu /STB (= strobe = log. 0). Naplnìní pamìti je indikováno pøechodem signálu IBF (= input buffer full vnitøní vyrovnávací pamì plná) do aktivní úrovnì log. 1 a žádostí o pøerušení signálem INTR (= interrupt). Pøi výstupním režimu se po zápisu nové informace do výstupní vyrovnávací pamìti signálem /WR objeví aktivní úroveò signálu /OBF (= output buffer full výstupní vyrovnávací pamì plná) v log. 0 a též žádost o pøerušení INTR. Vnìjší zaøízení potom vyšle potvrzovací signál ACK (= acknowledge potvrzení), èímž se cyklus ukonèí. Pro pøenos pomocných øídicích signálù (tj. /STB, IBF, /OBF, ACK a INTR) se využívají v režimu 1 nìkteré bity brány PC, pøièemž zbývající bity lze využít jako vstupní nebo výstupní. Signálem INTR se generuje žádost o pøerušení, kterou lze podobnì jako u mikroprocesoru povolit nebo zakázat. Pro tento úèel slouží vnitøní klopný obvod Jaroslav Vlach: Poèítaèová rozhraní BEN technická literatura 23
INTE (interrupt enable pøerušení povoleno), který lze též programovì ovládat. Klopné obvody INTE se automaticky nulují pøi inicializaci obvodu signálem RESET nebo po pøipojení napájecího napìtí. Na obr. 14 jsou znázornìny možné konfigurace obvodu I8255A v režimu 1. Pøi ètení brány PC lze pøeèíst stavové slovo, viz obr. 15 a obr. 16. Na obr. 17 a obr. 18 jsou èasové diagramy závislostí signálù pøi vstupu nebo výstupu dat. 3L 7 3L 7,17( 67 2),),17( &.,175,175 L 7 L 7,17( 67 2),),17( &.,175,175 Obr. 14 Konfigurace obvodu I8255A v režimu 1 2),17(,2,2,175,17( 2),175 3±YêVWXS ±YêVWXS,2,2,),17(,175,17(,),175 Obr. 15 Tvar stavového slova obvodu I8255A v režimu 1 3±YVWXS ±YVWXS 24 Jaroslav Vlach: Poèítaèová rozhraní BEN technická literatura