SEKVENČNÍ LOGICKÝ OBVOD - jeho hodnoty výstupu nezavisi pouze na vstupech, ale i na vnitřním stavu obvod

Transkript

1 DNF a KNF - disjunktivní normalova forma = K v K1 v K2 / K + K1 + K2 (p * q) + (p * q) - konjunktivní normalova forma = D * D1 * D2 (p + q) * (p + q) Převádět formule lze pomocí: - ekvivalentních uprav - pravdivostní tabulky - Karnaughovy mapy na svisle i vodorovne ose jsou hodnocení - ne tabulka hodnot, ale ta vždy v pravo LOGICKE OBVODY kombinacni,sekvencni(pametova a kombinacni část) - Každá veličina na vstupu i výstupu může nabývat jednu ze dvou hodnot (0 nebo 1) Analyza z hradel udelam exitacni tabulku Syntéza z tabulky utvorim obvod z hradel SEKVENČNÍ LOGICKÝ OBVOD - jeho hodnoty výstupu nezavisi pouze na vstupech, ale i na vnitřním stavu obvod R-S klopný obvod J-K klopný obvod + exitační tabulka S-R řízený vstupem CP Generator taktovacích pulsů: Generátor hodinových pulsů (CP)- hodiny, generuje taktovací pulsy Reakce: - obvody latch reagují během celého pulsu - obvody flip-flop a master-slave reagují pouze na náběžnou hranu nebo sestupnou hranu pulsu

2 POLOVODIČE V počítačových systémech jsou logické obvody realizovány převážně polovodičovými prvky. Polovodič je pevná látka, jejíž elektrická vodivost závisí na vnějších nebo vnitřních podmínkách, a dá se pomocí těchto podmínek snadno ovlivnit Krystal křemíku (Si): - Obvyklá polovodičová látka je krystal křemíku (Si) - Čtyřmocný (obsahuje 4 valenční elektrony) krystal křemíku (Si) - (Si) má za pokojové teploty velmi malou elektrickou vodivost. Pokud ale do jejich struktury přídáme některé jiné prvky, jejich vodivost se podstatně zvýší. Polovodič N donor: -Přídáme do struktury krystalu křemíku pětimocné prvky: arsen (As), fosfor (P) vzniknou volné elektrony a ty se začnou pohybovat -> zvýší se elekt. vodivost Polovodič P akceptor: - Přídáme do struktury krystalu křemíku třímocné prvky: Galio (Ga), Indio (In) vzniknou díry (některé vazby neobsazeny) PROCESOR CPU základni součást PC, která vykonává strojové instrukce zapsané v programu Obsahuje tyto části: procesor, vyrovnávací pameti (cache), systemova sbernice, nekdy i hlavni pamet Registry procesoru: Střadač sada datových registrů, obsahuje výsledek provedene instrukce IR - Registr instrukcí instrukce načtená z pameti IND indexregistr, slouží pro modifikaci adresy IP - čítač instrukcí, adresa provadene instrukce v pameti FLAG stavový registr registr prikazu Řadič načítá strojové instrukce, dekoduje a ridi cinnost procesoru při jejich provádeni Mikrooperace dílci operace, napr pro zvyseni obsahu citace, nacteni operandu z hlavni pameti, generování ridicich signalu pro ALU, nutná k provedení instrukce Mikroprogram program co ridi cinnost radice CISC Complexni sada instrukcí obsahuje uplnou sadu strojových instukci, i ty co mají slozite operace, potřebuje tedy vice casu na zpracovani stroj. Instrukce. Vnitrne se pouzivaji RISC pro interpretaci stroj, kodu RISC Redukovana sada instrukci pouze rychle a jednoduche instrukce, vetsi spotřeba pameti pro program, slozitejsi instrukce totiž potřebuje rozlozit na jednodusi Velmi uspesne u mobilu a super PC, je to jednodussi architektura = nižší spotřeba energie ALU operace s cisly v pevne radove carce - bitove logicke operace - operace s cisly v pohyblive radove carce zajistuje jednotka pro praci s ČPČ, v procesoru, realizovana samostatne, koprocesor - program operace jsou prevedeny na operace v pevne radove carce a prevedeny v ALU - Jednotka ALU je slozena z N identických jednobitovych rezu, každý rez provádí požadovanou operaci na jednom bitu vstupnich operandu - obvody v alu realizovany pomoci hradel NON, AND,OR - komparátor, testovani schody vstupu - scitacka scitani vstupu v doplnkovem kodu jednobitovy rez ALU -obvod posuvu(shifter) bitovy posuv vlevo ci vpravo

3 Jednobitová sčítačka lze ji popsat 2 booleovskými funkcemi PAMĚTI - zařízení, které slouží k ukládání programů a dat, s nimiz pocitac pracuje Dělíme na: Registry pametova mista na cipu procesoru - jsou pouzivana pro kratkodobe uchovani prave zpracovavanych informaci Vnitřní pameti osazene většinou uvnitř zakladni jednotky - realizovany pomoci polovodičových soucastek - jsou do nich zavadeny prave spustene programy, nebo alespoň jejich casti, a data, se kterymy programy pracuji Vnější většinou vymenna media v podobe disku ci magnetických pasek - zaznam provaden na magnetickem nebo optickem principu - slouží pro dlouhodobe uchovani informacni a zalohovani dat Organizace vnitřní paměti skládá se z jednobitových paměťových míst, tzv binarni bunky, jejich urcity počet tvori Pametovou bunku - pametova bunka je nejmensi samostatne adresovatelna jednotka pameti VNITRNI PAMETI Pameti zavisle na energii SRAM, DRAM Pameti nezavisle na energii ROM,PROM,EPROM,EEPROM, Flash RAM pameti delene na RAM RWM (cteni a zapis) a RAM ROM (pouze pro cteni) ROM pameti, lze znich standartne jen cist, obsah lze menit omezeným zpusobem : ROM- obsah pameti je dán fyzickym zapojenim, nelze dodatecne menit PROM programable, lze jednou nastavit EPROM obsah lze opakovane nastavit, smazani pameti pomoci UV zarenim EEPROM lze opakovane menit el.polem, nutne specialni zarizeni Flash lze meniit bez nutnosti speciálního zarizeni Pameti ROM se pouziívaji pro ulozeni BIOSu, nejčastěji pomoci EEPROM a Flash SRAM (static RAM) uchovava informaci po celou dobu co je pripojena k elektr. Napajeni, S-R nebo D klopny obvod, vyuziva se prevazne pro male a rychle pameti CACHE!!! DRAM (dynamic RAM) informace ulozeny pomoci elektrického naboje v kondenzatoru, jsou potřeba refreshe, uzivana pro OPERACNI PAMET!!!

4 Mezipaměti (cache): Využití SRAM: velmi rychlý paměťový zásobník Je určený k dočasnému ukládáné dat, která procesor potřebuje. Cache s přímým zobrazením - do každého řádku je uloženo více bloků hlavní paměti - určitý blok je uložen do stejného řádku cache tabulky Asociativní cache - blok může být uložen do libovolné řádky cache tabulky - tag musí být celé číslo bloku - na každém řádku komparátor, proto se asoc. pam. dělají s malou kapacitou Cache s omezenou asociativitou. - z N tabulek, se stejným počtem řádků vedle sebe -> skupina řádků Adresace paměti Fyzická adresa je přenesená na adresní sběrnici a fyzicky adresuje hlavní paměť Logická má ji přidělenou proces k adresaci prostoru Efektivní vzniká modifikací operandu segmentovými registry Procesor bez dynamického prekladu adres efektivni adresa se uklada primo do adresového bufferu, odkud je pak prenesena na adresni sbernici Procesor s dynamickym prekladem adres mezi vnitrni sbernici procesoru a adresni sbernici je vlozena jednotka DAT (Dynamic adress translation), která preklada efektivni(logickou) adresu na fyzickou Virtualni adresový prostor pokud je proces vetsi nez fyzicka pamet pocitace, nelze jej primo ulozit nebo spustit - proces je nutno rozdělit na mensi casti které pak jdou postupne nahravat do pameti a zpracovávat - pokud to jde automaticky, jednotka DAT mapuje logický adresový prostor na fyzicky tak, jak stanovuje operacni systém = procesor muze pracovat v celem svém logickem prostoru, jakoby se fyzicka pamet rozšířila na velikost logicke pameti virtualni pamet Virtualni pamet její stránky mohou ale nemusí byt v hlavni pameti - každý proces ma svůj vlastní odkladaci prostor na pevnem disku - prenos mezi hlavni pameti a diskem probiha vždy po celych strankach - uživatel nebo proces adresuje pomyslnou virtualni pamet, - o prevod virtualni adresy na reálnou se postara automaticky HardWare pocitace, - o prenos potrebne stranky do Hlavni Pameti se postara automaticky operacni systém TLB cache rychle cache do kterých se ukladaji adresy stranek - pro uchovavani prave nactene radky tabulky stranek, jsou procesory vybaveny rychlou vyrovnavaci pameti - ctani / zapis z / do pameti adresova jednotka hleda nejdriv adresy stranky v TLB cache - když nenajde, hleda v tabulce stranek - jeli znama fyzicka adresa, hleda jeji obsah v cache pameti, mezi procesorem a hlavni pameti - není-li ani tam, obrati se na hlavni pamet

5 PŘERUŠOVACÍ SYSTÉM - přerušení znamená přechod procesoru na vykonavani obsluhy přerušení, po vykonání se vraci k predeslemu vykonavani strojového kodu - protože může prijit vice zadosti o preruseni, musí existovat řadič přerušení, který rozhodne kdo prijde první na řadu, také podle priority dulezitosti INT vstup pro přerušení (žádost modulu o cas procesoru) INTA vystup pro potvrzeni přerušení Modul zažádá > procesor se rozhodne -> vrati potvrzeni zadosti Technika řetězení: - žádají o přerušení signálem INT, každý modul má jeden vstup i vystup, přenáší se signál z modulu na modul, dokud daný modul nechce zadat o preruseni - priorita, cim bliz je k procesoru tim je priorita vyssi Technika samostatné žádosti: - každý modul je spojen s řadičem přerušení samostatnym vodičem. - jakmile nejaky modul zažádá, řadič zažada procesor - když procesor odpovi INTA, řadič vybere modul s nejvyšší prioritou SBĚRNICE komunikační cesta, soustava vodičů, která spojuje dvě či více zařízení - v určitý okamžik je možne aby pouze jedno z připojených zařízení vložilo na sbernici data, jinak kolize, a data se zničí - vložená data mohou číst všechna zarizeni pripojena na sbernici - přenos sběrnice řídí jen jeden modul (pán sběrnice, master ), ostatní jsoui ve funkci sluhy slave) Obvody pro připojování ke sběrnici: Obvody s otevřeným kolektorem: - Kolektor výstupního tranzistoru je pouze propojen s výstupem obvodu. Třístavové obvody - obvody, jejichž výstup může být: - Logická 0 a logická 1 a stav vysoké impedance - vložená data pak mohou číst všechna zařízení připojená ke sběrnici současně. Časování sběrnice: - způsob, kterým jsou koordinovány jednotlivé fáze přenosu dat po sběrnici. Synchronní sběrnice: - Jednoduchá implementace použití u osobních počítačů - Aktivita na sběrnici je synchronizována s hodinovým signálem a trvá určitý počet cyklů cyklus sběrnice Asynchronní sběrnice: - Obtížnější realizace použití u výkonných počítačů - Větší přenosová rychlost - Aktivita na sběrnici vzniká reakcí na změnu některého řídícího signálu

6 I/O moduly,kanály a procesory - přídavná zařízení sloužící ke vstupu a výstupu dat nebo k uchování a archivaci dat - nejsou pripojována ke sbernici přímo ale přes I/O moduly Hlavní důvody : způsoby ovládání jednotlivých zařízení se liší -> větší univerzalita procesoru - přenos dat z přídavných zařízení je pomalejší než přenos mezi procesorem a hlavní pamětí - přídavná zařízení většinou požadují jiné formáty dat a jinou šířku sběrnice než je systémová Adresa přídavného zařízení procesor musí modulu oznámit, které z přidaných zařízeni k nemu pripojených ma danou cinnost provest, takze musí uvest adresu pridavneho zarizeni - adresa modulu definuje jeden ci několik nejvýznačnějších bitů adresy - adresa zařízení je dána určitým počtem nejméně významných bitů adresy Řízení činnosti nejdulezitejsi stavy zařízení jsou udržované v stavovém registru: - online, offline, busy, ready I/O kanál přenáší data z přídavných zařízení - jeho činnost není řízena instrukcemi procesoru ale kanálovým programem - při přenosu dat procesor pouze zadá I/O kanálu příkaz, ke spusteni odpovídajícího kanálového programu, který pak ridi prenos dat I/O procesor I/O kanál realizovaný jako samostatný procesor s vlastní pameti - muze zmenit format prenasenych dat nebo provest jejich zakodovani(dekodovani), kontrolu spravnosti nebo komprimaci Typy kanálu (procesoru) - selektorový pro rychla pridavna zarizeni, vybira pouze jeden modul - multiplexorový pro pomala pridavna zarizeni, každy modul ma nezavisle samostatne pripojeni, kanal je schopen pracovat s vice moduly pomoci časového multiplexu PARALELISMUS - paralelni systém je takový systém, který paralelne zpracovava vice samostatných uloh (procesu) -zpracováni urcite ulohy automaticky rozdeli do mensich casti, které pak paralerne zpracovava Granularita paralerniho zpracovani: - hrubozrnná paralelismus na urovni procesů, systémy obsahujici vice nez jeden procesor - jemnozrnna granularita paralelismus na urovni prikazů Rozdělení paralelních systemu - výpočetní systém zařízení, do kterého vstupuje jeden nebo více toku dat a jeden nebo více toku instrukcí SI single instruction MI multiple instr SD single data MD multiple data