Vstupně výstupní moduly. 13.přednáška

Transkript

1 Vstupně výstupní moduly 13.přednáška

2 Vstupně-výstupn výstupní modul (I/O modul) Přídavná zařízení sloužící ke vstupu a výstupu dat nebo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů. Hlavní důvody: způsoby ovládání jednotlivých zařízení se výrazně liší a vyžadují různé řídící obvody větší univerzalita procesoru přenos dat z přídavných zařízení je podstatně pomalejší než přenos mezi procesorem a hlavní pamětí přídavná zařízení často požadují jiné formáty dat a jinou šířku sběrnice než je systémová Buchtela@pef.czu.cz 2

3 Blokové schema I/O modulu Datová sběrnice Registr dat Registr stavu Rozhraní přídavného zařízení Data Status Řízení Registr řízení Adresová sběrnice Řídící sběrnice Řídící obvody modulu Rozhraní přídavného zařízení Data Status Řízení 3

4 Adresace I/O modulu Paměťově mapované I/O moduly I/O moduly se adresují jako buňky hlavní paměti nevýhoda: zúžení adresového prostoru HP výhoda: bohatý rejstřík strojových instrukcí Oddělené (izolované) I/O moduly K odlišení, zda se na adresové sběrnici nachází adresa HP nebo I/O modulu, se používá řídící signál. nevýhoda: nutnost zvláštních strojových instrukcí pro I/O moduly výhoda: HP může využívat celý adresový prostor Buchtela@pef.czu.cz 4

5 Adresace I/O modulu Procesor musí také modulu oznámit, které z přídavných zařízení k němu připojených, má danou činnost provést musí uvést adresu přídavného zařízení: adresu modulu definuje jeden či několik nejvýznačnějších bitů adresy adresa zařízení je dána určitým počtem nejméně významných bitů adresy Buchtela@pef.czu.cz 5

6 Řízení činnosti I/O modulu Pokud chce procesor začít pracovat s přídavnými zařízeními, je nutné aby si nejdříve zjistil stav, ve kterém se právě nacházejí a podle toho rozhodl, jakým způsobem s nimi bude pracovat. Nejdůležitější stavy zařízení jsou udržované v tzv. stavovém registru: Online -zařízení je v provozu Offline -zařízení je mimo provoz Busy -zařízení plní jinou činnost, je třeba čekat Ready -zařízení je schopno plnit nový požadavek Buchtela@pef.czu.cz 6

7 Řízení činnosti I/O modulu Procesor může testovat stavový registr I/O modulu a zadávat mu povely těmito způsoby: přímo číst stavový registr a zapisovat do řídícího registru modulu Jednoduché I/O moduly řídit činnost I/O modulu pomocí příkazů posílaných po datové sběrnici Testovací test stavového registru I/O modulu Výkonné přenos dat, řídící povely nebo Startovací spustí kanálový program (obsahuje instrukce pro řízení I/O modulu) Buchtela@pef.czu.cz 7

8 Způsoby řízení přídavných zařízen zení Programové řízení nevýhoda: značné plýtvání procesorovým časem Řízení pomocí přerušení nevýhoda: velká zátěž procesoru při větších objemech přenášených dat Přímý přístup do paměti (DMA) (Direct memory acces) 8

9 Programové řízení přenosu Vydej příkaz ke čtení z přídavného zařízení Testuj stavový registr I/O modulu busy Status zařízení ready Vydej příkaz k přečtení datového registru I/O modulu Zapiš slovo do hlavní paměti ne skončeno? Buchtela@pef.czu.cz 9 ano

10 Řízení přenosu pomocí přerušení Zařízení p řip raveno? ano Vydej příkaz ke čtení z přídavného zařízení ne Chyba Jiná činnost Testuj stavový registr I/O modulu p řerušení Data připravena? ne Chyba ano Vydej příkaz k přečtení datového registru I/O modulu Zapiš slovo do hlavní paměti ne konec bloku? Buchtela@pef.czu.cz ano 10

11 Přímý přístup p do paměti (DMA) Příkaz I/O modulu k provedení I/O operace Jiná činnost přerušení Přenos v pořádku? ne chyba ano Buchtela@pef.czu.cz 11

12 Přímý přístup p do paměti (DMA) Principy DMA: Slova dat se přenáší přímo mezi přídavným zařízením a hlavní pamětí bez účasti procesoru Přenos slov řídí I/O modul žádá o přidělení sběrnice a v okamžiku, kdy ji získá, sám přenese slovo mezi svým datovým registrem a hlavní pamětí Procesor přenos bloku dat pouze zahajuje zadává I/O modulu odkud kam a kolik datových slov má přenést Po skončení přenosu celého bloku dat I/O modul informuje procesor o skončení přenosu pomocí přerušení Buchtela@pef.czu.cz 12

13 Používání sběrnice při p i DMA Při používání sběrnice se procesor a DMA modul mohou střídat těmito způsoby: Procesor uvolní sběrnici DMA modulu jen pokud ji sám nepotřebuje DMA modul nejdříve přenese celý blok dat z přídavného zařízení do svého registru. Potom požádá procesor o sběrnici a přenese celý blok do paměti. DMA modul získá vždy jen jeden cyklus sběrnice, během kterého přenese jedno slovo dat metoda kradení cyklů (cycle-stealing) Buchtela@pef.czu.cz 13

14 Metoda kradení cyklů Body přerušení DMA načtení instrukce dekódování instrukce načtení operandu vykonání instrukce uložení výsledku načtení instrukce strojový cykl DMA modul zažádá o sběrnici Činnost procesoru je pozastavena v bodě přerušení DMA a procesor uvolní sběrnici na jeden cyklus sběrnice DMA modul během tohoto cyklu přenese jedno slovo dat Činnost procesoru je obnovena Buchtela@pef.czu.cz 14

15 Diskový adaptér r s přímým p přístupem p do paměti Hlavní paměť (HP) Registr instrukce Datový buffer HOLD Procesor Registr adresy HP HOLDA Registr přesunů INT Diskový adap tér INTA Disková mechanika 0 Disková mechanika 1 Buchtela@pef.czu.cz 15

16 I/O kanál I/O kanál Přenáší data z přídavných zařízení přímo do paměti technikou DMA Jeho činnost není řízena instrukcemi procesoru, ale kanálovým programem Při přenosu dat procesor pouze zadá I/O kanálu příkaz ke spuštění odpovídajícího kanálového programu Typy I/O kanálů: selektorový multiplexorový Buchtela@pef.czu.cz 16

17 I/O procesor I/O procesor I/O kanál realizovaný jako samostatný procesor s vlastní pamětí Může změnit formát přenášených dat nebo provést jejich zakódování (dekódování), kontrolu správnosti nebo komprimaci Někdy používá i vlastní sběrnici pro přístup do hlavní paměti nezatěžuje systémovou sběrnici Buchtela@pef.czu.cz 17

18 Architektura počíta tače e s I/O procesory Hlavní paměť Procesor I/O procesor I/O procesor I/O modul I/O modul I/O modul I/O modul I/O modul Buchtela@pef.czu.cz 18

19 Selektorový kanál systémová sběrnice Selektorový kanál I/O modul I/O modul Používá se pro připojení rychlých přídavných zařízení (např. disků) Přenos dat mezi I/O moduly a hlavní pamětí zprostředkuje I/O kanál tak, že pro přenos vybere vždy pouze jeden modul. I/O kanál řídí činnost I/O modulů podobně jako řídí procesor činnost modulů připojených k systémové sběrnici Buchtela@pef.czu.cz 19

20 Multiplexorový kanál systémová sběrnice A 1, B 1, C 1, A 2, B 2, C 2, Multiplexorový kanál A 1, A 2, A 3,... B 1, B 2, B 3,... I/O modul I/O modul C 1, C 2, C 3,... I/O modul Používá se pro připojení pomalých přídavných zařízení Každý I/O modul má nezávislé samostatné připojení k I/O kanálu Kanál je schopen pracovat s více moduly najednou a přenášet data mezi nimi a hlavní paměti pomocí časového multiplexu Buchtela@pef.czu.cz 20

21 Informace o zkoušce

22 Obsah zkoušky ky Obsahem zkoušky bude problematika předmětů Výpočetní systémy I Výpočetní systémy II V rozsahu probíraném na přednáškách a cvičeních Obsah přednášek obou předmětů v systému ELVYS Znalosti ve formě hesel promítaných na přednáškách nejsou pro úspěšné absolvování zkoušky postačující! ano: úplné a smysluplné české věty ne: odborné (cizojazyčné) termíny bez znalosti jejich významu Buchtela@pef.czu.cz 22

23 Systém m ELVYS Buchtela@pef.czu.cz 23

24 Systém m ELVYS Buchtela@pef.czu.cz 24

25 Systém m ELVYS Buchtela@pef.czu.cz 25

26 Studijní materiál Veselý A.: Výpočetní systémy I, skripta PEF ČZU, Praha Veselý A.: Výpočetní systémy II, skripta PEF ČZU, Praha Vaníček J.: Výpočetní systémy III, skripta PEF ČZU, Praha Buchtela D., Vynikarová D.: Výpočetní systémy cvičení, skripta PEF ČZU, Praha Pondělíček, Demlová: Matematická logika, skripta FEL ČVUT, Praha Velebil J.: Karnaughovy mapy, doplněk skript Matematická logika, on-line Pluháček A.: Projektování logiky počítačů, skripta FEL ČVUT, Praha 26

27 Forma zkoušky ky Zkouška se skládá z písemné a ústní části. Od ústní části může být upuštěno. Na písemnou část je 90 minut čistého času. Student zpracovává 4 otázky různých typů: A - souvislý text (esej) na dané širší téma v rozsahu 1-2 stránek A4 úplné české věty B - stručná faktografická odpověď na užší otázku z teorie C - jednoduchý početní příklad D - komplexní zpracování jednoduchého algoritmu popis vstupů/výstupů, plošný strukturogram nebo vývoj.diagram, program v assembleru nebo Pascalu Buchtela@pef.czu.cz 27

28 Hodnocení zkoušky ky Každá z částí A - D hodnocena známkou 1-4. Výsledný vážený průměr je dán vztahem průměr (P) = (2.A + B + C + 2.D) / 6 Na základě průměru nabídnuta známka: 1 P 1.2 výborně 1.2 < P 2.2 velmi dobře 2.2 < P 3.2 dobře V těchto případech není ústní zkouška povinná, je však možné zlepšení (zhoršení) navržené známky u dobrovolné ústní zkoušky. Buchtela@pef.czu.cz 28

29 Hodnocení zkoušky ky Povinná ústní zkouška (hodnocení? ): jedna z otázek typu A nebo D hodnocena známkou 4 obě otázky B a C hodnoceny známkou 4 Hodnocení zkoušky nevyhověl(a) : obě otázky A a D hodnoceny známkou 4 jedna z otázek A nebo D hodnocena známkou 4 a zároveň obě otázky B a C hodnoceny známkou 4 celkový průměr P 3.5 Buchtela@pef.czu.cz 29

30 Termíny zkoušek Datum 8:45 10:30 Místnost A IV A IV E III E III E III E II A I A I E II A I? Zkoušející: prof. Vaníček Ing. Buchtela V září pouze opravné termíny aspoň jeden pokus v řádném termínu Buchtela@pef.czu.cz 30

31 Děkuji za pozornost! Příští přednáška: Paralelní systémy, superpočítače, neuropočítače