VÝKONOVÉ TRANZISTORY MOS

Transkript

1 VÝKONOVÉ TANZSTOY MOS Pro výkonové aplikace mají tranzistory MOS přednosti: - vysoká vstupní impedance, - vysoké výkonové zesílení, - napěťové řízení, - teplotní stabilita

2 PNP FNKE TANZSTO MOS Prahové napětí ϕ Bs dif + 2eε ε 0 Si N c 2 A ox ϕ Bs q ss ϕ Bs rozdíl potenciálu mezi povrchem polovodiče (pod oxidem) a objemem oblasti typu P, potřebný ke vzniku inverzní vrstvy ch << S z µ l eff c ox 2 ( ) ch S ch α 2 α ch S (sat) 1 z µ 2α l eff c ox ( ) 2 S transkonduktance S S const

3 Průrazné napětí tenkého termicky rostlého oxidu je menší než 100 V, což představuje limit pro napětí, Pokud je ch << S -, je z µ l eff ox ( S ) ch odpor vodivého kanálu ch 1 z µ c ( ) ch ch l eff ox S Pro vysoké napětí S(B) musí být velká šířka l oblasti typu P Pro dosažení malého odporu v sepnutém stavu musí být malé l VÝKONOVÉ TANZSTOY -MOS Struktura -MOS - uspořádání, umožňující dostatečné zkrácení délky kanálu l a zároveň umožňující dosáhnout vysoké průrazné napětí EO struktury NPN tranzistoru MOS

4 Základní konstrukční uspořádání Kolektorový kontakt (sběrná elektroda) je umístěný na opačné straně destičky, než zdrojová elektroda S, struktura V MOS (Vertical ouble iffused MOS), Kolektorový kontakt (sběrná elektroda) je umístěný na stejné straně destičky, jako zdrojová elektroda S, struktura L MOS (Lateral ouble iffused MOS), Kontakt zdrojové elektrody jak s oblastí N+, tak oblastí P eliminuje bipolární tranzistor NPN K tranzistoru MOS tak připojena antiparalelní dioda, zabraňující průrazu tranzistoru při náhodné opačné polarizaci.

5 Tranzistory V MOS Při přiložení S > S S(on) S(on) ch + a + + n+ Ztrátový výkon v sepnutém stavu P 2 S(on) Pohyblivost nosičů v málo dotovaném Si závisí na teplotě µ n T -2,6. V povrchových vrstvách je teplotní závislost pohyblivosti µ n T -1,5

6 Výkonový V MOS paralelní spojení dílčích tranzistorů Jednotlivé dílčí V-MOS struktury ve tvaru buněk jsou pravidelně rozmístěné po ploše výkonového tranzistoru V MOS (řádově buněk v součástce) Možná uspořádání Čtvercová síť SP MOS Hexaonální síť - HEXFET Kolem aktivní plochy, tvořené paralelně spojenými dílčími tranzistory V MOS, je realizován ochranný prstenec (zajištění vysokého S(B) )

7 L MOS Používají se na menší proudy tam, kde je třeba mít všechny vývody na jedné straně Časté použití ve výkonové interaci

8 YNAMKÉ PAAMETY TANZSTOŮ -MOS Výkonový tranzistor MOS se může nacházet ve třech ustálených stavech 1. S <, 0... vypnutý stav 2. S > ( S > on ), ( S - ).. aktivní oblast 3. S > ( S )> S / on, S / on... sepnutý stav. ynamické chování tranzistoru MOS záleží především na době potřebné k vytvoření vodivého kanálu, tedy na době potřebné k nabíjení a vybíjení kapacity ox a dalších (parazitních) kapacit Na přechodové procesy bude mít značný vliv kapacita, která se vlivem Millerova efektu projevuje jako ekvivalentní vstupní impedance. ( 1 ) + Z Mi

9 Tranzistory L MOS mají menší vstupní kapacitu, proto se používají pro vysoké frekvence (F MOSFETs) elková vstupní kapacita je pak dána vztahem in S + Mi Kapacita S nezávisí na napětí S S < S, je kapacita je velká (je dána pouze kapacitou tenké vrstvy oxidu) S > S se vytváří ochuzená vrstva, s nárůstem S roste tloušťka ochuzené vrstvy a kapacita klesá Vstupní kapacita in je nabíjena ze zdroje napětí S s vnitřním odporem 1, vrstva polykrystalického Si, tvořícího elektrodu hradla, má odpor 2. elkový odpor obvodu řídící elektrody Mezní frekvence tranzistoru MOS v lineárním režimu f co 1 2π in Při dynamickém provozu výkonových tranzistorů MOS jsou zapotřebí značné nabíjecí proudy, protože vstupní kapacita in je relativně velká

10 VÝKONOVÝ TANZSTO MOS VE SPÍNAÍM EŽM Nejčastějším pracovním režimem v obvodech výkonové elektroniky je spínací režim, kdy tranzistor MOS přechází z vypnutého stavu do sepnutého stavu s odporem on a naopak. Jedním z nejčastějších typů zátěže je indukčnost překlenutá nulovou diodou (např. vinutí motoru, transformátoru, apod.). Provedeme rozbor průběhu zapínacího a vypínacího procesu v případě induktivní zátěže ve stavu, kdy zátěží teče plný proud a tranzistor MOS je periodicky zapínán a vypínán s periodou kratší než časová konstanta L z / z odpovídající indukčnosti zátěže.

11 Zapínací proces Na počátku zapínacího procesu je řídící napětí S L <. V čase t 0 je skokem přiloženo napětí S H >, nabíjí se kapacita in S je dosaženo v čase t d t d ( + ) S ln S > ( S ) H H Proud nabíjející kapacitu hradla H S H S ( th) / S je téměř konstantní až do okamžiku t 2 t d + t ri, ve kterém proud dosáhne hodnoty omezené impedancí zátěže

12 Poté co proud dosáhl hodnoty, napětí S začíná klesat z počáteční hodnoty. Napětí S je konstantní pro konstantní. Vzhledem ke klesajícímu S roste kapacita mi, která je nabíjena vstupním proudem a platí d dt Mi S H ( + ) ( ) H d dt S ( t t ). K poklesu napětí na hodnotu on. on dojde za t fv ( ) H on ( + ) Po skončení poklesu napětí pokračuje ještě nabíjení vstupní kapacity na hodnotu napětí H 2 Zapínací doba t t + t + t on d ri fv odporové zátěže z s nárůstem proudu klesá napětí ( t ) ( t ) S Z

13 Vypínací proces Na počátku vypínacího procesu je tranzistor sepnut, na řídící elektrodě je napětí H >, které v okamžiku t 0 skokem klesne na hodnotu L <, (na hodnotu L 0). Kapacita hradla se vybíjí přes odpor, dokud v čase t s neklesne S na hodnotu t s S ( t ) + ( + ) S s ln H + t > t s kolektorový proud, napětí roste S on + ( t t ) + ( t t ) s on + s

14 Napětí S je dosaženo za dobu t rv ( ) + on Napětí řídící elektrody dále exponenciálně klesá vlivem vybíjení kapacity přes odpor S + exp t ( + ) S a proud klesá (pokud S > ) t () t ( + ) exp S ( + ) t fi ( + ) S + ln Vypínací doba t off toff ts + trv + tfi

15 Struktury Trench-FET (TMOS) Oproti V MOS je možno dosáhnout nižší on, S a platnění u součástek s max do 100 V (automobilová elektronika, zdroje pro počítače)

16 TANZSTOY SJ-MOS Jak u struktur V MOS, tak u struktur Trench-MOS roste odpor v sepnutém stavu s blokovacím napětím. SA SM 2,6 Struktura střídajících se sloupců nízko dotovaného polovodiče typu P a typu N byla poprvé publikována v roce 1997 jako superjunction