Struktura a architektura počítačů (BI-SAP) 8
|
|
- Arnošt Marek
- před 6 lety
- Počet zobrazení:
Transkript
1 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 8 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze Hana Kubátová BI-SAP 8, ISA letní semestr
2 BI-SAP 8: osnova Strojový kód ISA architektura souboru instrukcí střadačově, zásobníkově orientovaná, GPR zdroje: přednášky doc. Lórencze o Architektuře počítačů Hana Kubátová BI-SAP 8, ISA 2
3 Architektura souboru instrukcí, ISA - Instruction Set Architecture Vysoká Architektura počítače vyplývá z ISA Aplikace Úroveň abstrakce Nízká Operační systém Překladač Architektura souboru instrukcí Architektura procesoru I/O Systém Číslicový návrh VLSI obvodový návrh Hana Kubátová BI-SAP 8, ISA 3
4 Instrukční soubor = kritický interface software instruction set hardware Hana Kubátová BI-SAP 8, ISA 4
5 Strojový kód Co musí instrukce obsahovat instrukce = příkaz, zakódovaný jako číslo co se má provést s čím se to má provést (operandy) kam se má uložit výsledek kde se má pokračovat Tyto informace jsou obsaženy v instrukci... tzn. explicitně např. počítač SAPO, tzv. 5 adresový Zčásti v instrukci, zčásti dány architekturou počítače, tzn. implicitně (von Neumannova architektura) Hana Kubátová BI-SAP 8, ISA 5
6 Příklady strojových instrukcí op. znak operand1 operand2 výsledek 3 adresová instrukce op. znak operand1 operand2 2 adresová instrukce výsledek se ukládá na místo prvního operandu, zavedení operace přesun {x} z {x} {y} z = {z} {y} z op. znak operand 1 adresová instrukce zavedení pracovního registru STŘADAČ, ACCUMULATOR {x} S {x} {y} z = {S} {y} S Hana Kubátová BI-SAP 8, ISA {S} z 6
7 instrukce: operační znak, OZ, opcode operand(y) více střadačů více registrů k obecnému použití Příklad: Motorola Datové registry D 0, D 1,..., D 7 á 32b Odčítání 32b: D n paměť D n OZ: 9 n 0 B 9 instrukce: OZ <D3> - <18FF20 18FF23> D3 adresa 96B90018FF20 zápis ve strojovém kódu je nepřehledný a špatně se programuje vyšší programovací jazyk VPJ: Pascal, Java, C jazyk symbolických instrukcí JSI... operační znak i adresy (operandy) jsou zapsány symbolicky...asembler Hana Kubátová BI-SAP 8, ISA 7
8 Příklad kódování instrukce v AVR Symbolický zápis instrukce mov r1, r2 Zdrojový operand Cílový operand Strojový kód instrukce mov, kterou načítá a dekóduje mikropočítač Cílový operand r d d d d d r r r r Jméno instrukce Příklad Operační znak mov r1, r2 : 0x2C12 Zdrojový operand Hana Kubátová BI-SAP 7, AVR 8
9 Příklad programu v symbolickém vyjádření a ve strojovém kódu Tuto transformaci provádí program zvaný asembler Adresa v paměti programu Symbolické vyjádření programu ldi r17, 0x55 ldi r18, 0x88 mov r16, r17 mov r17, r18 mov r18, r16 jmp 0 Převod mezi symbolickým vyjádřením a strojovým kódem zajišťuje překladač (asembler) Toto píše programátor 0000: E : E : 2F : 2F : 2F : 940C 0006: 0000 Obsah paměti programu Toto je mikropočítačem načítáno a dekódováno jako instrukce Poznámka: mlčky předpokládáme, že strojový kód umísťujeme od adresy 0x0000. Hana Kubátová BI-SAP 7, AVR 9
10 Technologie tvorby programu v asembleru Zdrojový soubor *.asm Překladač (asembler) Binární soubor (případně HEX soubor) *.bin, *.hex Toto se nahrává do paměti programu mikropočítače Hana Kubátová BI-SAP 7, AVR 10
11 Architektura souboru instrukcí, ISA - Instruction Set Architecture Zahrnuje Typy a formáty instrukcí, instrukční soubor Datové typy, kódovaní a reprezentace, způsob uložení dat v paměti Módy adresování paměti a přístup do paměti dat a instrukcí Mimořádné stavy Umožňuje Abstrakce (výhoda různé implementace stejné architektury) Definice rozhraní mezi nízko-úrovňovým SW a HW Standardizuje instrukce, bitové vzory strojového jazyka Hana Kubátová BI-SAP 8, ISA 11
12 Instrukční cyklus Čtení instrukce Dekódování instrukce Načtení operandů Provedení instrukce Uložení výsledku přerušení? Hana Kubátová Formát a kódování instrukcí Jak se instrukce dekóduje? Umístění operandů a výsledku Kolik explicitních operandů je v instrukci pro ALU? Jak jsou operandy umístěny v paměti nebo jinde? Který operand může být v paměti? Typy dat a velikosti operandů Operace v ISA Které jsou podporovány? Výběr další instrukce Skoky, větvení programu, volání podprogramů fetch-decode-execute je implicitní! BI-SAP 8, ISA 12
13 Adresace operandů - přímá... jen operační znak... konstanta = přímý operand paměť pole registrů... přímá adresa (paměti nebo registru) Hana Kubátová BI-SAP 8, ISA 13
14 Adresace operandů - nepřímá d) Indirect... nepřímá adresa (pomocí paměti nebo registru) Hana Kubátová BI-SAP 8, ISA 14
15 Adresace operandů - relativní d) relative Hana Kubátová BI-SAP 8, ISA 15
16 Adresace operandů - indexová inkrement Hana Kubátová BI-SAP 8, ISA 16
17 ISA: Základní třídy Střadačově (akumulátorově) orientovaná ISA (1 registr=střadač): 1 operand ADD A acc acc + mem[a] ADD (A + IX) acc acc + mem[a + IX] IX je indexovací registr Zásobníkově orientovaná ISA 0 operandů ADD stack(top-1) stack(top) + stack(top-1) top-- ISA orientovaná na registry pro všeobecné použití (GPR = General Purpose Registers): 2 operandy ADD A B EA(A) EA(A) + EA(B) 3 operandy ADD A B C EA(A) EA(B) + EA(C) EA Efektivní adresa (určuje registr, nebo operand v paměti) Hana Kubátová BI-SAP 8, ISA 17
18 nejstarší ISA ( ) vyvinula se z kalkulaček LOAD A acc mem[a] STORE A ADD A SUB A SHIFT LEFT Střadačově orientovaná ISA s absolutní adresací mem[a] acc acc acc + mem[a] acc acc - mem[a] acc 2 x acc SHIFT RIGHT acc acc / 2 JUMP A PC A JGE A if (0 acc) then PC A LOAD ADDR X načtení adresy operandu X do acc STORE ADDR X uložení adresy operandu X z acc Typicky méně než 24 instrukcí! Hardware byl velmi drahý. Hana Kubátová BI-SAP 8, ISA 18
19 Střadačově orientovaná ISA - dnes Z indexovacích registrů se vyvinuly speciální registry pro nepřímou adresaci, zvláštním typem je stack pointer SP (ukazatel na vrchol zásobníku). Procesory také zahrnují pracovní registry (tzv. zápisníková paměť). Toto pole snižuje četnost přístupů do paměti. Implicitním operandem ALU je vždy střadač (druhý operand může být v registrech nebo v paměti). Použita v prvních mikroprocesorech: 4004, 8008, 8080, 6502, Dnes použita v některých mikrokontrolérech: 8051, 68HC11, 68HC05, ISA X86 představena jako ISA s více střadači => s nástupem i386 upravena na GPR. Hana Kubátová BI-SAP 8, ISA 19
20 Výhody : Střadačově orientovaná ISA - shrnutí jednoduchý HW minimální vnitřní stav procesoru rychlé přepínání kontextu krátké instrukce (záleží na typu druhého operandu) jednoduché dekódování instrukcí Nevýhody : častá komunikace s pamětí (dnes problém) omezený paralelismus mezi instrukcemi Není náhodou, že tento typ ISA byl populární v 50. a 70. letech - hardware byl drahý, paměť byla rychlejší než CPU. Hana Kubátová BI-SAP 8, ISA 20
21 Zásobníkově orientovaná ISA Využití zásobníku při vykonávání programu : Vyhodnocení výrazů Vnořená volání podprogramů - předávání návratové adresy a parametrů - lokální proměnné Známým příkladem byl Burrough B5000, počítač navržený k podpoře jazyka ALGOL vyhodnocení výrazů podporoval hardwarový zásobník Hana Kubátová BI-SAP 8, ISA 21
22 Zásobníkově orientovaná ISA HW zásobník = sada registrů s ukazatelem na vrchol (uvnitř CPU) Instrukce : PUSH A Stack[++Top] mem[a] POP A mem[a] Stack[Top--] ADD,SUB, Stack[Top-1] Stack[Top] OP Stack[Top-1] Top-- B5000 rovněž podporuje indexovací registry. CPU Main Memory ALU HW Stack Top++, Hana Kubátová BI-SAP 8, ISA 22
23 Výhody : Zásobníkově orientované ISA... většinou vyhynuly před rokem 1980 jednoduchá a efektivní adresace operandů krátké instrukce vysoká hustota kódu (krátké programy) jednoduché dekódování instrukcí neoptimalizující překladač se dá snadno napsat Nevýhody: nelze náhodně přistupovat k lokálním datům zásobník je sekvenční (omezuje paralelismus) přístupy do paměti je těžké minimalizovat Hana Kubátová BI-SAP 8, ISA 23
24 Zásobníkově orientované ISA po roce 1980 Inmos Transputers ( ) navrženy k podpoře efektivního paralelního programování pomocí paralelního programovacího jazyka Occam Inmos T800 byl v druhé polovině 80. let nejrychlejší 32-bitový CPU zásobníkově orientovaná ISA zjednodušila implementaci podpora pro rychlé přepínání kontextu Forth machines Forth je zásobníkově orientovaný jazyk používá se v řídicích a kybernetických aplikacích několik výrobců (Rockwell, Patriot Scientific) Intel x87 FPU nepříliš dobře navržený zásobník pro vyhodnocování FP výrazů překonán architekturou SSE2 FP v Pentiu 4 Java Virtual Machine,.NET navržen pro SW emulaci (podobně jako PostScript) Sun PicoJava a další HW implementace Hana Kubátová BI-SAP 8, ISA 24
25 Vývoj ISA Historický pohled jeden střadač (EDSAC, 1950) střadač + indexovací registry (Manchester Mark I, IBM 700 series, 1953) oddělení programovacího modelu od implementace orientace na vyšší jazyky koncept rodiny (B5000, 1963) (IBM 360, 1964) koncept registrů pro všeobecné použití (GPR) CISC (Vax, Intel 432, ) Load/Store architektura (CDC 6600, Cray 1, ) RISC (Mips, Sparc, HP-PA, IBM RS6000, ) Hana Kubátová BI-SAP 8, ISA 25
26 GPR ISA dnes převládá Po roce 1975 používají všechny nové procesory nějakou podobu GPR (registry pro všeobecné použití.. general purpose registers) Výhody GPR ISA Registry - jsou rychlejší než paměť (včetně cache!!) K registrům lze přistupovat náhodně (versus.. zásobník je přísně sekvenční) Registry mohou obsahovat mezivýsledky a lokální proměnné Méně častý přístup do paměti potenciální urychlování Hana Kubátová BI-SAP 8, ISA 26
27 GPR ISA Nevýhody GPR ISA omezený počet registrů složitější překladač (optimalizace použití registrů) přepnutí kontextu trvá déle registry nemohou obsahovat složitější datové struktury (records ) k objektům v registrech nelze přistupovat přes ukazatele (omezuje alokaci registrů) Hana Kubátová BI-SAP 8, ISA 27
28 Jednoduchý procesor von Neumannova typu CPU CU Paměť DB AB D7:D0 A7:A0 ALU Registry CB Sběrnice CPU musí obsahovat ALU, CU a registry pro dočasné uchování dat, instrukcí a pomocných proměnných CPU pro běh programu prochází základním cyklem počítače: 1. Instruction Fetch IF načtení instrukce 2. Instruction Decode ID dekódování instrukce 3. Operand Fetch OF načtení operandu(ů) 4. Instruction Execution IE vykonání instrukce 5. Write Back WB zapsání výsledku (také Result Store) IF ID OF IE WB Interrupt? Hana Kubátová BI-SAP 8, ISA 28
29 Jednoduchý procesor... PC AB Řízení IR IF ID M paměť ALU ACC DB PC Program Counter, prog. čítač, obsahuje adresu instrukce, která bude vykonána v dalším cyklu ACC Accumulator, střadač, obsahuje zpracovávaná data ALU Arithmetic Logic Unit, aritmeticko-logická jednotka, vykonává operace s daty IR Instruction Register, instrukční registr, obsahuje kód aktuálně prováděné Hana instrukce Kubátová pro programátora BI-SAP je skrytý 8, ISA 29 M OF IE WB Interrupt?
30 Jednoduchý procesor...čtení instrukce IF PC AB Řízení IR ID OF ALU ACC M IE WB DB Interrupt? Procesor pošle adresu instrukce z PC na AB M vystaví obsah paměťového místa instrukce z adresy v PC na DB IR kód instrukce z DB je zapsán do IR Hana Kubátová BI-SAP 8, ISA 30
31 Jednoduchý procesor...dekódování instrukce PC AB Řízení IR IF ID OF ALU ACC M IE WB k DB Interrupt? IR instrukční kód z IR je dekódován interní logikou (řadičem) a současně jsou generovány řídící signály pro ALU a další interní obvody procesoru. PC programový čítač vystaví hodnotu na AB, ALU zvětší tuto hodnotu o k a zapíše nazpět do PC (když pc je původní obsah PC, pc pc+k), hodnota k je určena dekódováním instrukce, sekvenční zpracování k=1, skok k nějaké celé číslo s omezeného intervalu. Hana Kubátová BI-SAP 8, ISA 31
32 Jednoduchý procesor... čtení operandů IF PC AB Řízení IR ID OF ALU ACC M IE WB DB Interrupt? IR zapsání adresy operandu, který má být při vykonávání instrukce použit, na AB M paměť vystaví hodnotu operandu na DB, takto je operand připraven pro zpracování buď v ALU nebo v ACC Hana Kubátová BI-SAP 8, ISA 32
33 Jednoduchý procesor... vykonání instrukce IF PC AB Řízení IR ID OF ALU ACC M IE WB DB Interrupt? IR vystavuje na AB adresu hodnoty operandu, který má být při vykonání instrukce použit ALU operace je vykonána v ALU podle instrukce, jejíž kód je v IR a generuje pomocí interní logiky řídící signály M paměť může mít nadále vystavenou hodnotu operandu na DB ACC slouží jako cílový registr, může být ale také zdrojovým Hana Kubátová BI-SAP 8, ISA 33
34 Jednoduchý procesor... zápis výsledku ne vždy se provádí PC ALU AB Řízení ACC IR M IF ID OF IE WB Interrupt? IR vystaví hodnotu adresy paměti, kam má být hodnota obsažená v ACC zapsána ACC vystaví hodnotu obsaženou v něm na DB M hodnota z DB je zapsána do paměti Táto fáze základního cyklu může být, nebo nemusí být vykonána. V některých Hana Kubátová BI-SAP 8, ISA 34 procesorech je táto fáze zákl. cyklu vykonávaná jako separátní instrukce. DB
35 Návrh instrukcí procesoru jaké jak kódované jak dlouhé jaká adresace operandů kolik registrů Hana Kubátová BI-SAP 8, ISA 35
36 Přesuny dat MOV kam, co kam... registr co... registr (obsah registru) v AVR pouze registr LDI registr, konstanta pro práci s pamětí ST paměť, registr LD registr, paměť PUSH, POP ukládání/výběr ze zásobníku Hana Kubátová BI-SAP 8, ISA 36
37 Deklarace proměnných pseudoinstrukce vyhrazení místa v paměti (pro výsledek) zadání vstupních dat data: SHORT - jednobytový operand se znaménkem BYTE - jednobytový operand bez znaménka WORD - dvoubytový operand deklarace... DS, DB, DW Hana Kubátová BI-SAP 8, ISA 37
38 Aritmetické binární ADD ADC SUB SBB CMP, CP porovnání: CMP unární NOT INC DEC jako SUB, ale neuloží výsledek, jen příznaky Hana Kubátová BI-SAP 8, ISA 38
39 Logické binární AND OR XOR unární NEG Hana Kubátová BI-SAP 8, ISA 39
40 LABORATOŘ - Mikropočítač AVR Produkt firmy Atmel, které mají na jednom čipu integrován procesor paměť programu paměť dat rozsáhlou sadu periferíí (vstupně-výstupní brány, čítače, časovače, převodníky, komunikační rozhraní apod.) Hana Kubátová BI-SAP 8, ISA 40
41 AVR Butterfly LCD displej - 6 alfanumerických znaků (po 14 segmentech) Joystick - 5 směrů (nahoru, dolů, doleva, doprava, kolmý stisk (enter)) Čidlo teploty Čidlo osvětlení Krystalový oscilátor 32,768 khz (pro měření času) Elektroakustický měnič (piezo) Napájení z baterie Hana Kubátová BI-SAP 8, ISA 41
42 Architektura ATMEGA169 Hana Kubátová BI-SAP 8, ISA 42
43 ATMEGA169 Univerzální registry - 32 osmibitových registrů (R0 až R31) Posledních šest z nich tvoří po dvojicích tři indexregistry (Slouží k adresování přístupu do paměti) Speciální registry Programový čítač - 16bitový (Program Counter - PC) Ukazatel na vrchol zásobníku - 16bitový (Stack Pointer - SP) Registr příznaků - 8bitový (Status Register - SREG) Paměť dat: 1 KB, organizace 1K x 8 bitů, čtení i zápis Paměť programu: 16KB, organizace 8K x 16 bitů, pouze čtení (zápis speciálním způsobem) Periferie např. řadič displeje (LCD) Vnitřní zdroj hodinového kmitočtu Hana Kubátová BI-SAP 8, ISA 43
44 Paměť programu Data (8 bitů, zápis) Adresa Paměť programu (16kB) Zapiš Čti Instrukce (16 bitů, čtení) Data (8 bitů, čtení) Hana Kubátová BI-SAP 7, AVR 44
45 Paměť dat Adresa Paměť dat (1kB) Data (8 bitů, zápis) Zapiš Čti Data (8 bitů, čtení) Hana Kubátová BI-SAP 7, AVR 45
46 Registry Hana Kubátová BI-SAP 8, ISA 46
47 Stavový registr SREG ( flagy ) C Z N V S H T I C: Carry flag Z: Zero flag N: Negative flag V: Two s complement overflow indicator S: N V for signed tests H: Half carry flag T: Transfer bit used by BLD and BST instructions I: Global Interrupt Enable/Disable flag Hana Kubátová BI-SAP 7, AVR 47
48 Skoky Nepodmíněný skok JMP Podmíněné skoky BRxx (BR namísto J) změna běhu programu bez zapamatování místa odkud se skákalo Na rozdíl od podprogramu, kdy je třeba si zapamatovat, kam se vrátit. Hana Kubátová BI-SAP 8, ISA 48
49 BRBC: branch if bit in SREG is cleared Syntax: BRBC S,k Operands: 0 s 7, -64 k +63 Operation: If SREG(s) = 0 then PC PC + k + 1 else PC PC + 1 Program counter: PC PC + k + 1 PC PC + 1 if condition is false Podobně BRBS Hana Kubátová BI-SAP 8, ISA 49
50 Další podmíněné skoky BRCS BRCC... S set, C clear Syntax: BRCS k BREQ... Z=1, BRNE... Z=0, BRGE... N xor V = 0... Procesor umí nastavit či vynulovat příznaky v SREG Hana Kubátová BI-SAP 8, ISA 50
51 Relace Doplňkový kód Nezáporná čísla < JL JB JLE JBE = JE JE JNE JNE JGE JAE > JG JA E Equal L Less G Greater B Below A Above Podmínka skoku: příslušné příznaky. Např.: JB CF=1 JB=JC JBE CF ZF JE SF OF = 1 JGE SF OF = 0 atd. Hana Kubátová BI-SAP 8, ISA 51
52 Posuvy SHL, SHR, ASR aritmetický posun vpravo, RRC, RLC Hana Kubátová BI-SAP 8, ISA 52
53 Posuvy LSL, LSR posuvy logické (SHIFT) ROL, ROR rotace přes Carry ASR aritmetický posuv vpravo (? Vlevo?)... A řada dalších instrukcí, viz web SAP Hana Kubátová BI-SAP 7, AVR 53
54 Podprogramy Volání... CALL k k je adresa Program counter: PC k Stack: STACK PC + 2 SP SP 2, (2 bytes, 16 bits) post-dekrementace Návrat z podprogramu... RET Při volání se ukládá návratová adresa na zásobník, Při návratu se obnovuje původní obsah PC ze zás. pre-inkrementace Stack: Hana Kubátová BI-SAP 7, AVR SP SP + 2, (2 bytes, 16 bits) 54
55 Zásobník - stack Operace: PUSH Rr... uložení registru na zásobník Rr STACK Program counter: Stack: PC PC + 1 SP SP 1 POP Rd... nahrání registru ze zásobníku Rd STACK Program counter: PC PC + 1 Hana Kubátová BI-SAP 7, AVR Stack: SP SP
56 Zásobník... Zásobník roste směrem k nižším adresám Obsah SP registru ukazuje na vrchol zásobníku na první prázdnou položku, na kterou se bude zapisovat např. instrukcí PUSH Je simulován v hlavní paměti Hana Kubátová BI-SAP 7, AVR 56
57 ... zásobník bitů data data 3FF Hana Kubátová BI-SAP 7, AVR 57
Struktura a architektura počítačů (BI-SAP) 7
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 7 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Kubatova Y36SAP 9. Strojový kód ISA architektura souboru instrukcí střadačově, zásobníkově orientovaná, GPR Kubátová Y36SAP-ISA 1
Y36SAP 9 Strojový kód ISA architektura souboru instrukcí střadačově, zásobníkově orientovaná, GPR 2007-Kubátová Y36SAP-ISA 1 Architektura souboru instrukcí, ISA - Instruction Set Architecture Vysoká Architektura
Kubatova 19.4.2007 Y36SAP 8. Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR. 2007-Kubátová Y36SAP-strojový kód 1
Y36SAP 8 Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR 2007-Kubátová Y36SAP-strojový kód 1 Architektura souboru instrukcí, ISA - Instruction Set Architecture Vysoká Architektura
4-1 4. Přednáška. Strojový kód a data. 4. Přednáška ISA. 2004-2007 J. Buček, R. Lórencz
4-4. Přednáška 4. Přednáška ISA J. Buček, R. Lórencz 24-27 J. Buček, R. Lórencz 4-2 4. Přednáška Obsah přednášky Násobení a dělení v počítači Základní cyklus počítače Charakteristika třech základní typů
Procesory, mikroprocesory, procesory na FPGA. 30.1.2013 O. Novák, CIE 11 1
Procesory, mikroprocesory, procesory na FPGA 30.1.2013 O. Novák, CIE 11 1 Od sekvenčních automatů k mikroprocesorům 30.1.2013 O. Novák, CIE 11 2 30.1.2013 O. Novák, CIE 11 3 Architektura počítačů Von Neumannovská,
Struktura a architektura počítačů (BI-SAP) 9
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 9 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus
Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná
8. Laboratoř: Aritmetika a řídicí struktury programu
8. Laboratoř: Aritmetika a řídicí struktury programu Programy v JSA aritmetika, posuvy, využití příznaků Navrhněte a simulujte v AVR studiu prográmky pro 24 bitovou (32 bitovou) aritmetiku: sčítání, odčítání,
Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).
Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis
Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1
Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována
Pohled do nitra mikroprocesoru Josef Horálek
Pohled do nitra mikroprocesoru Josef Horálek Z čeho vycházíme = Vycházíme z Von Neumannovy architektury = Celý počítač se tak skládá z pěti koncepčních bloků: = Operační paměť = Programový řadič = Aritmeticko-logická
Procesor z pohledu programátora
Procesor z pohledu programátora Terminologie Procesor (CPU) = řadič + ALU. Mikroprocesor = procesor vyrobený monolitickou technologií na čipu. Mikropočítač = počítač postavený na bázi mikroprocesoru. Mikrokontrolér
Princip funkce počítače
Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování
Popis instrukční sady procesoru ADOP
instrukční sady procesoru ADOP ČVUT FEL, 2008 K. Koubek, P. Bulena Obsah instrukční sady...5 Univerzální registry...5 Registr příznaků FR...5 Standardní význam příznaků...6 Přehled instrukcí...7 ADD Add...8
RISC a CISC architektura
RISC a CISC architektura = dva rozdílné přístupy ke konstrukci CPU CISC (Complex Instruction Set Computer) vývojově starší přístup: pomoci konstrukci překladače z VPP co nejpodobnějšími instrukcemi s příkazy
a operačních systémů
NSWI2 2/2 ZS Principy počítačů a operačních systémů INSTRUKCE Kdybych nařídil generálovi, aby létal od květině ke květině a on by rozkaz neprovedl, nebyla by to chyba generálova, ale moje. král asteroidu
Petr Krajča. Katedra informatiky Univerzita Palackého v Olomouci. Petr Krajča (UP) KMI/YOS: Přednáška I. 10. 10. 2014 1 / 21
Operační systémy Úvod do Operačních Systémů Petr Krajča Katedra informatiky Univerzita Palackého v Olomouci Petr Krajča (UP) KMI/YOS: Přednáška I. 10. 10. 2014 1 / 21 Organizační informace email: petr.krajca@upol.cz
Strojový kód. Instrukce počítače
Strojový kód Strojový kód (Machine code) je program vyjádřený v počítači jako posloupnost instrukcí procesoru (posloupnost bajtů, resp. bitů). Z hlediska uživatele je strojový kód nesrozumitelný, z hlediska
Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2
Základy informatiky 2. Přednáška HW Lenka Carr Motyčková February 22, 2011 Základy informatiky 1 February 22, 2011 Základy informatiky 2 February 22, 2011 Základy informatiky 3 February 22, 2011 Základy
Architektury počítačů a procesorů
Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní
Procesor. Základní prvky procesoru Instrukční sada Metody zvýšení výkonu procesoru
Počítačové systémy Procesor Miroslav Flídr Počítačové systémy LS 2006-1/17- Západočeská univerzita v Plzni Víceúrovňová organizace počítače Digital logic level Microarchitecture level Processor Instruction
Pohled do nitra mikroprocesoru
Pohled do nitra mikroprocesoru Obsah 1. Pohled do nitra mikroprocesoru 2. Architektury mikroprocesorů 3. Organizace cvičného mikroprocesoru 4. Registry v mikroprocesoru 5. Aritmeticko-logická jednotka
Architektury VLIW M. Skrbek a I. Šimeček
Architektury VLIW M. Skrbek a I. Šimeček xsimecek@fit.cvut.cz Katedra počítačových systémů FIT České vysoké učení technické v Praze Ivan Šimeček, 2011 MI-PAP, LS2010/11, Predn.3 Příprava studijního programu
Procesor. Procesor FPU ALU. Řadič mikrokód
Procesor Procesor Integrovaný obvod zajišťující funkce CPU Tvoří srdce a mozek celého počítače a do značné míry ovlivňuje výkon celého počítače (čím rychlejší procesor, tím rychlejší počítač) Provádí jednotlivé
Seznámení s mikropočítačem. Architektura mikropočítače. Instrukce. Paměť. Čítače. Porovnání s AT89C2051
051 Seznámení s mikropočítačem Architektura mikropočítače Instrukce Paměť Čítače Porovnání s AT89C2051 Seznámení s mikropočítačem řady 8051 Mikroprocesor řady 8051 pochází z roku 1980 a je vytvořené firmou
ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14
ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv
Architektura počítače
Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích
Mikrokontroléry. Doplňující text pro POS K. D. 2001
Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou
Architektura počítačů. Instrukce a návrh instrukční sady. Lubomír Bulej KDSS MFF UK
Architektura počítačů Instrukce a návrh instrukční sady Lubomír Bulej KDSS MFF UK Pro připomenutí: počítač je (jen) stroj Vykonává program Posloupnost instrukcí uložených v paměti. Vykoná instrukci a posune
MSP 430F1611. Jiří Kašpar. Charakteristika
MSP 430F1611 Charakteristika Mikroprocesor MSP430F1611 je 16 bitový, RISC struktura s von-neumannovou architekturou. Na mikroprocesor má neuvěřitelně velkou RAM paměť 10KB, 48KB + 256B FLASH paměť. Takže
Struktura a architektura počítačů (BI-SAP) 11
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 11 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy
Další aspekty architektur CISC a RISC Aktuálnost obsahu registru
Cíl přednášky: Vysvětlit principy práce s registry v architekturách RISC a CISC, upozornit na rozdíly. Vysvětlit možnosti využívání sad registrů. Zabývat se principy využívanými v procesorech Intel. Zabývat
Předmluva 13 Použité konvence 14. KAPITOLA 1 Základní číselné soustavy a pojmy Číselné soustavy a převody 15 1.
7 Předmluva 13 Použité konvence 14 KAPITOLA 1 Základní číselné soustavy a pojmy 15 1.1 Číselné soustavy a převody 15 1.2 Datové typy 18 KAPITOLA 2 Seznámení s mikroprocesory řady x86 21 2.1 Počítač obecně
Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague
Tomáš Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Zjednodušené schéma systému z základ hardware pro mainframe tvoří: operační pamět - MAIN / REAL STORAGE jeden
Profilová část maturitní zkoušky 2014/2015
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2014/2015 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
Y36SAP http://service.felk.cvut.cz/courses/y36sap/
Y36SAP http://service.felk.cvut.cz/courses/y36sap/ Úvod Návrhový proces Architektura počítače 2007-Kubátová Y36SAP-Úvod 1 Struktura předmětu Číslicový počítač, struktura, jednotky a jejich propojení. Logické
Profilová část maturitní zkoušky 2015/2016
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2015/2016 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
Registry 32 bitové pro všeobecné použití: EAX, EBX, ECX, EDX, ESI, EDI, EBP, ESP.
1 Procesor i486 a vyšší - úvodní seznámení Procesory i486 a vyšší jsou v technické literatuře dobře dokumentovány, ale dokumentace je rozsáhlá a obsahuje pro začínajícího i zkušeného programátora mnoho
Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:
Západočeská univerzita v Plzni Písemná zkouška z předmětu: Zkoušející: Katedra informatiky a výpočetní techniky Počítačová technika KIV/POT Dr. Ing. Karel Dudáček Akademický rok: 2004/05 Datum: Příjmení:
Architektury CISC a RISC, uplatnění v personálních počítačích
Architektury CISC a RISC, uplatnění v personálních počítačích 1 Cíl přednášky Vysvětlit, jak pracují architektury CISC a RISC, upozornit na rozdíly. Zdůraznit, jak se typické rysy obou typů architektur
Assembler - 2.část. poslední změna této stránky: Zpět
1 z 9 19.2.2007 7:51 Assembler - 2.část poslední změna této stránky: 9.2.2007 1. Příznaky (flagy) Zpět Flagy (česky podivně "příznaky", proto používám výhradně anglický název) jsou výlučnou záležitostí
x86 assembler and inline assembler in GCC
x86 assembler and inline assembler in GCC Michal Sojka sojkam1@fel.cvut.cz ČVUT, FEL License: CC-BY-SA 4.0 Useful instructions mov moves data between registers and memory mov $1,%eax # move 1 to register
Struktura a architektura počítačů (BI-SAP) 1
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 1 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Assembler RISC RISC MIPS. T.Mainzer, kiv.zcu.cz
Assembler RISC T.Mainzer, kiv.zcu.cz RISC RISC, neboli Reduced Instruction Set Computer - koncepce procesorů s redukovaným souborem instrukcí (vs. CISC, neboli Complex Instruction Set Computer, "bohatý"
Počítač jako prostředek řízení. Struktura a organizace počítače
Řídicí počítače - pro řízení technologických procesů. Specielní přídavná zařízení - I/O, přerušovací systém, reálný čas, Č/A a A/Č převodníky a j. s obsluhou - operátorské periferie bez obsluhy - operátorský
CHARAKTERISTIKA PROCESORU PENTIUM První verze:
CHARAKTERISTIKA PROCESORU PENTIUM První verze: Verze Pentia 200 Mhz uvádělo se 330 MIPS (srovnávalo se s 54 MIPS procesoru 486DX2-66). Struktura Pentia Rozhraní 64 bitů datová sběrnice, 32 bitů adresová
Počítače Didaktik. Jan Lorenz. Semestrální projekt z X31SCS
Počítače Didaktik Jan Lorenz Semestrální projekt z X31SCS Obsah Obsah...1 Úvod...2 Konstrukce počítače...3 Architektura Z80...4 Závěr...6 1 Úvod Jako celá řada kluků mé generace jsem si i já očekávání
Principy komunikace s adaptéry periferních zařízení (PZ)
Principy komunikace s adaptéry periferních zařízení (PZ) Několik možností kategorizace principů komunikace s externími adaptéry, např.: 1. Podle způsobu adresace registrů, které jsou součástí adaptérů.
Architektura procesoru ARM
Architektura procesoru ARM Bc. Jan Grygerek GRY095 Obsah ARM...3 Historie...3 Charakteristika procesoru ARM...4 Architektura procesoru ARM...5 Specifikace procesoru...6 Instrukční soubor procesoru...6
Provádění instrukcí. procesorem. Základní model
procesorem 1 Základní model Kód programu (instrukce) a data jsou uloženy ve vnější paměti. Procesor musí nejprve z paměti přečíst instrukci. Při provedení instrukce podle potřeby čte nebo zapisuje data
Struktura a architektura počítačů (BI-SAP) 10
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 10 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Architektura počítačů Logické obvody
Architektura počítačů Logické obvody http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics Digitální
Gymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto
Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Petr
ISU Cvičení 7. Marta Čudová
ISU Cvičení 7 Marta Čudová Supercomputing Technologies Research Group Brno University of Technology, Faculty of Information Technology Božetěchova 1/2, 612 66 Brno - Královo Pole icudova@fit.vutbr.cz Osnova
Architektura počítačů Implementace procesoru
Architektura počítačů Implementace procesoru http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematcs and physics Ukázková
PROCESOR. Typy procesorů
PROCESOR Procesor je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Primárním úkolem procesoru je řídit činnost ostatních částí počítače včetně
MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY. Systémová struktura počítače
MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY Systémová struktura počítače Řízení běhu programu České vysoké učení technické Fakulta elektrotechnická A1B14MIS Mikroprocesory pro výkonové systémy 05 Ver.1.20 J. Zděnek,
Opakování programování
Opakování programování HW návaznost - procesor sběrnice, instrukční sada, optimalizace rychlosti, datové typy, operace (matematické, logické, podmínky, skoky, podprogram ) - paměti a periferie - adresování
Architektura počítačů Logické obvody
Architektura počítačů Logické obvody http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics 2/36 Digitální
ISU Cvičení 3. Marta Čudová
ISU Cvičení 3 Marta Čudová Supercomputing Technologies Research Group Brno University of Technology, Faculty of Information Technology Božetěchova 1/2, 612 66 Brno - Královo Pole icudova@fit.vutbr.cz Program
Algoritmizace a programování
Algoritmizace a programování Struktura počítače České vysoké učení technické Fakulta elektrotechnická Ver.1.10 J. Zděnek 2015 Struktura předmětu Systémová struktura počítače, procesor, paměti, periferní
ŘÍZENÍ ELEKTRICKÝCH POHONŮ. Systémová struktura počítače Řízení běhu programu. České vysoké učení technické Fakulta elektrotechnická
ŘÍZENÍ ELEKTRICKÝCH POHONŮ Systémová struktura počítače Řízení běhu programu České vysoké učení technické Fakulta elektrotechnická A1M14RPO Řízení elektrických pohonů 01 Ver.1.20 J. Zděnek, 20151 Požadované
Algoritmizace a programování
Algoritmizace a programování Struktura počítače České vysoké učení technické Fakulta elektrotechnická Ver.1.10 J. Zděnek 2015 Struktura předmětu Systémová struktura počítače, procesor, paměti, periferní
Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.
Systémov mová sběrnice 1 Sběrnicová architektura Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Single master jeden procesor na sběrnici, Multi master více
Algoritmizace a programování
Algoritmizace a programování Struktura počítače - pokračování České vysoké učení technické Fakulta elektrotechnická Ver.1.10 J. Zděnek 2015 Systémová struktura počítače pokrač. Systém přerušení A8B14ADP
Struktura a architektura počítačů (BI-SAP) 4
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 4 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Obsah. Předmluva 13 Zpětná vazba od čtenářů 14 Zdrojové kódy ke knize 15 Errata 15
Předmluva 13 Zpětná vazba od čtenářů 14 Zdrojové kódy ke knize 15 Errata 15 KAPITOLA 1 Úvod do programo vání v jazyce C++ 17 Základní pojmy 17 Proměnné a konstanty 18 Typy příkazů 18 IDE integrované vývojové
2.8 Procesory. Střední průmyslová škola strojnická Vsetín. Ing. Martin Baričák. Název šablony Název DUMu. Předmět Druh učebního materiálu
Název školy Číslo projektu Autor Název šablony Název DUMu Tematická oblast Předmět Druh učebního materiálu Anotace Vybavení, pomůcky Ověřeno ve výuce dne, třída Střední průmyslová škola strojnická Vsetín
NSWI /2011 ZS. Principy cpypočítačůčů aoperačních systémů ARCHITEKTURA
Principy cpypočítačůčů aoperačních systémů ARCHITEKTURA Literatura W.Stallings: Computer Organization & Architecture J.L.Hennessy, P.A.Patterson: Patterson: Computer Architecture: a Quantitative Approach
Struktura a architektura počítačů (BI-SAP) 6
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 6 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů )
Vysoká škola báňská Technická univerzita Ostrava Fakulta elektrotechniky a informatiky Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů ) Führer Ondřej, FUH002 1. AVR procesory obecně
Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
Struktura a architektura počítačů (BI-SAP) 5
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 5 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
C2115 Praktický úvod do superpočítání
C2115 Praktický úvod do superpočítání IX. lekce Petr Kulhánek, Tomáš Bouchal kulhanek@chemi.muni.cz Národní centrum pro výzkum biomolekul, Přírodovědecká fakulta, Masarykova univerzita, Kotlářská 2, CZ-61137
Universita Pardubice Fakulta elektrotechniky a informatiky. Mikroprocesorová technika. Semestrální práce
Universita Pardubice Fakulta elektrotechniky a informatiky Mikroprocesorová technika Semestrální práce Jméno: Chmelař Pavel Datum: 14. 5. 2008 Úkol: Příklad č. 1 V paměti dat je uložen blok 8 b čísel se
Adresní mody procesoru
Adresní mody procesoru K.D. - přednášky 1 Obecně o adresování Různé typy procesorů mohou mít v instrukci 1, 2 nebo více adres. Operandy mohou ležet v registrech nebo v paměti. Adresní mechanismus procesoru
2 Hardware a operační systémy
Operační systémy 2 Hardware a operační systémy Obsah: 2.1 Procesor CPU, 2.1.1 Zpracování instrukcí, 2.1.2 Zvyšování výkonu CPU, 2.1.3 Režimy CPU, 2.2 Paměť, 2.2.1 Cache, 2.3 Vstupně výstupní zařízení,
Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010
Přednášky o výpočetní technice Hardware teoreticky Adam Dominec 2010 Rozvržení Historie Procesor Paměť Základní deska přednášky o výpočetní technice Počítací stroje Mechanické počítačky se rozvíjely už
Petr Krajča. 26. říjen, 2012
Operační systémy Řízení výpočtu Petr Krajča Katedra informatiky Univerzita Palackého v Olomouci 26. říjen, 2012 Petr Krajča (UP) KMI/YOS: Přednáška II. 26. říjen, 2012 1 / 18 Reprezentace hodnot záporná
Úvod SISD. Sekvenční výpočty SIMD MIMD
Úvod SISD Single instruction single data stream Sekvenční výpočty MISD 1. Přednáška Historie Multiple instruction single data stream SIMD Single instruction multiple data stream MIMD Multiple instruction
Techniky zvýšení výkonnosti procesoru, RISC a CISC procesory
Techniky zvýšení výkonnosti procesoru, RISC a CISC procesory Kategorizace architektur počítačů Co popisuje architektura počítačů: (CPU = ALU + řadič + paměť + Vstupy/Výstupy) Subskalární architektura (von
Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
Úvod do programovacích jazyků (Java)
Úvod do programovacích jazyků (Java) Michal Krátký Katedra informatiky VŠB Technická univerzita Ostrava Úvod do programovacích jazyků (Java), 2007/2008 c 2006 2008 Michal Krátký Úvod do programovacích
Vážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího
Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012
Přednáška Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského
Základní uspořádání pamětí MCU
Základní uspořádání pamětí MCU Harwardská architektura. Oddělený adresní prostor kódové a datové. Používané u malých MCU a signálových procesorů. Von Neumannova architektura (Princetonská). Kódová i jsou
CISC A RISC PROCESORY Jak pracují procesory CISC:
Cíl přednášky Seznámit se s charakteristickými rysy architektur CISC a RISC. Ukázat, jak tyto rysy postupně pronikaly do architektur procesorů Intel. Ukázat, jak se vyvíjely principy zřetězeného zpracování.
Základní deska (1) Parametry procesoru (2) Parametry procesoru (1) Označována také jako mainboard, motherboard
Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený
Semestrální práce z předmětu Speciální číslicové systémy X31SCS
Semestrální práce z předmětu Speciální číslicové systémy X31SCS Katedra obvodů DSP16411 ZPRACOVAL: Roman Holubec Školní rok: 2006/2007 Úvod DSP16411 patří do rodiny DSP16411 rozšiřuje DSP16410 o vyšší
Přednáška 2 A4B38NVS - Návrh vestavěných systémů 2014, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 1
Přednáška 2 A4B38NVS - Návrh vestavěných systémů 2014, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 1 Modifikace bitů slova v SRAM nebo výstupní brány Funkce
Architektura počítačů
Architektura počítačů Historie První počítače v dnešním slova smyslu se začaly objevovat v průběhu 2. světové války a těsně po ní. Největší vliv na utváření představ, jak by počítače měly být konstruovány,
Paměťový podsystém počítače
Paměťový podsystém počítače typy pamětových systémů počítače virtuální paměť stránkování segmentace rychlá vyrovnávací paměť 30.1.2013 O. Novák: CIE6 1 Organizace paměťového systému počítače Paměťová hierarchie...
Architektura Pentia 1
Architektura Pentia 1 Cíl přednášky Prezentovat vývoj architektury Pentia. Prezentovat aktuální pojmy. 2 První verze Pentia První verze Pentia: kmitočet procesoru - 200 MHz uvádělo se 330 MIPS, srovnání
Technické prostředky počítačové techniky
Počítač - stroj, který podle předem připravených instrukcí zpracovává data Základní části: centrální procesorová jednotka (schopná řídit se posloupností instrukcí a ovládat další části počítače) zařízení
Architektury CISC a RISC, uplatnění rysů architektur RISC v personálních počítačích - pokračování
Architektury CISC a RISC, uplatnění rysů architektur RISC v personálních počítačích - pokračování 1 Cíl přednášky Vysvětlit další rysy architektur CISC a RISC, upozornit na rozdíly. Upozornit, jak se typické
Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.
Základní principy konstrukce systémové sběrnice - shrnutí Shrnout základní principy konstrukce a fungování systémových sběrnic. 1 Co je to systémová sběrnice? Systémová sběrnice je prostředek sloužící
Základní deska (1) Označována také jako mainboard, motherboard. Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje:
Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený
Jazyk symbolických adres
Jazyk symbolických adres 1 Proč programovat v JSA Pro některé procesory resp. MCU jsou překladače JSA dostupnější. Některé překladače vyšších jazyků neumí využít určité speciální vlastnosti procesoru.