Paralelní rozhraní. Přehled standardů paralelního rozhraní Centronics
|
|
- Vítězslav Beránek
- před 7 lety
- Počet zobrazení:
Transkript
1 Paralelní rozhraní Přehled standardů paralelního rozhraní Centronics Základní pojmy - Standard IBM LPT byl vytvořen pro komunikaci s tiskárnou. - Standardní paralelní port (dále jen SPP) je připojen na 25 vývodový konektor CANNON v provedení samice - female (dutinky). - Obsahuje 8 jednosměrných datových vodičů D0 - D7 umístěných na vývodech 2 až 9, dále 4 řídící výstupní vodiče a 5 stavových vstupních vodičů. - Používané napěťové úrovně odpovídají standardu TTL (log 1 +5V, log 0-0V). 1
2 Komunikace mezi procesorem (adaptérem) a periferním zařízením (tiskárnou) - Velmi často tzv. klasický handshake (dotaz - odpověď) => ve standardním provozu s tiskárnou počítač čeká na tiskárnu, až oznámí, že je připravena přijmout další znak (ve standardu SPP to tiskárna hlásí signálem BUSY - pokud je schopna přijmout znak, tak není BUSY). - Pokud je PZ nějak zaměstnáno, musí to dát najevo - z tiskárny přichází signál BUSY, jestliže zpracovává právě přijatý znak. - U všech znaků kromě posledního to bude po dobu, kdy bude ukládat znak do vyrovnávací paměti, po přijetí posledního znaku to bude po dobu tisku řádku (vyrovnávací paměti). - Tiskárna není zaneprázdněna (je schopna přijmout znak) => není signál BUSY. 2
3 - Další krok - adaptér vyšle na datové vodiče bity specifikující znak, oznámí pulsem na vývodu STROBE, že je na datových vodičích připraven znak a opět čeká na reakci tiskárny (signál STROBE generován softwarově). - Reakce tiskárny - nastavení signálu BUSY. - Možnost využití principů přerušení - signál ACK (Acknowledge). - Standardní paralelní port používá hardwarové přerušení IRQ 5 nebo IRQ 7. - Existují dvě adresy pro LPT, buď 378H, nebo 278H. - Firma HERCULES distribuovala ve své době velmi úspěšné grafické rozhraní doplněné o další paralelní port, který byl umístěn na adrese 3BCH. - Tato adresa byla časem zahrnuta jako další možná adresa LPT, není však podporována všemi výrobci. 3
4 - Po startu počítače prohledává BIOS uvedené adresy v daném pořadí, a nalezne-li na nich paralelní port, přiřadí mu číslo LPT od 1 do 3. Další standardy paralelního rozhraní - Kromě standardu SPP existují i další rozšíření ECP (extended capabilities port) a EPP (enhanced parallel port). - Novinka oproti standardu SPP - možnost obousměrné komunikace prostřednictvím datových bitů D0 až D7. - Toho je dosaženo pomocí změny struktury koncové části právě těchto vodičů - obr. 1 a obr Rozdíl - nahrazení spínacího tranzistoru připojeného na kladné napájecí napětí odporem (asi 4k7), do bodu výstupu doplněn vstup do vstupního registru. - Nastavení prvku do režimu čtení - úroveň H (log 1) na výstupu z počítače => na vstupu transistoru úroveň L => 4
5 tranzistor zůstane rozepnutý => z tiskárny je možné přenášet logické úrovně přenášené kabelem z tiskárny (obvod není zatěžován transistorem). do tiskárny Obr. 1 Výstupní prvek standardu SPP 5
6 z tiskárny do tiskárny Obr. 2 Vstup/výstupní prvek standardu EPP 6
7 Standard SPP (Standard Parallel Port) Standardní paralelní port sestává z: - 8 výstupních datových vodičů, - 5 vstupních stavových vodičů přístupných přes stavový registr (status register), - 4 výstupní řídicí vodiče přístupné přes řídicí registr (control register). 7
8 Standard SPP - komunikace na rozhraní Obr. 3 Standard SPP - časový diagram komunikace Poznámka: nstrobe znamená, že signál Strobe je platný na úrovni L (nstrobe = -Strobe). 8
9 Standard SPP - posloupnost činností při komunikaci: 1. Počítač zapíše data do datového registru (v adaptéru). 2. Pokud tiskárna neposílá BUSY (tzn. není zaneprázdněna zpracováním předcházejícího znaku), vyšle počítač signál - Strobe, jímž dává tiskárně najevo, že na datové bity byl vložen kód znaku (tzn. z adaptéru do tiskárny je posílán kód znaku). 3. Tiskárna aktivuje BUSY, přepíše kód znaku do vyrovnávací paměti, (její kapacita odpovídá např. počtu znaků na řádku). 4. Po zpracování znaku aktivuje tiskárna signál BUSY a potvrdí příjem znaku negativním pulsem Acknowledge (ACK). Od tohoto signálu je na straně adaptéru možné odvodit generování signálu IRQx (signál na sběrnici ISA z adaptéru do procesoru). 9
10 Význam signálu BUSY Signál BUSY indikuje připravenost tiskárny ke komunikaci s adaptérem takto: - Pokud je přenášen jiný znak než poslední, pak je signál BUSY nahozen tak dlouho, dokud tiskárna znak nezpracuje, tzn. neuloží jej do vyrovnávací paměti. - V případě posledního znaku bude tiskárna "BUSY" tak dlouho, dokud nevytiskne to, co má ve vyrovnávací paměti (řádek/stránku). Pozor: všimnout si časové relace mezi platností dat na výstupní sběrnici a generováním signálu nstrobe. 10
11 Obecně platný (minimální) postup při analýze signálů rozhraní: - Identifikovat signály, přes něž se přenášejí data, zjistit, zda jsou jednosměrné/obousměrné, zda jsou signály pro přenos dat sdílené/nesdílené. - Identifikovat signál, jímž PZ hlásí připravenost k převzetí dat. - Identifikovat signály, které zajišťují komunikaci mezi řadičem a PZ. - Rozpoznat, jak PZ hlásí svůj stav (signály v rozhraní PZ, jejich vložení do stavového registru řadiče, čtení obsahu stavového registru do procesoru). - Je možné na rozhraní připojit více jak jedno PZ, tzn. umožňuje rozhraní nějaký způsob adresování? - Jsou signály rozhraní generovány softwarově nebo je pro realizaci komunikace použit hardwarový automat? 11
12 - Jak je realizována změna směru přenosu řadič > PZ na směr PZ > řadič: je změna směru vnucena řadičem nebo musí dojít k dohodě? - Rozpoznat signály, které se podílejí na stanovení režimu komunikace a signály, které komunikaci realizují. - Zaměřit se na to, zda některé signály mají v různých souvislostech různý význam. Vývo d Signál tab. 1 Popis signálů standardu SPP Směr přenosu vzhledem k PC Platno -st na úrovni "L" Význam 1 -Strobe Výstup Ano Předání dat do tiskárny 12
13 2-9 Data 0 Data 7 Výstup Ne Jednotlivé bity datové slabiky 10 -Acknowledge (ACK) Vstup Ano Potvrzení převzetí dat 11 Busy Vstup Ano Připravenost na převzetí dat 12 Paper end (PE) Vstup Ne Konec papíru 13 Select (SLCT) Vstup Ne Indikace stavu tiskárny 14 -Auto linefeed (ATFD) Výstup Ano Ovlivňuje generování LF 15 -Error (ERR) Vstup Ano Chybové hlášení 16 -Initialize (-INIT) Výstup Ano Inicializace tiskárny 17 -Select input (- SLCTIN) Výstup Ano Pokyn k přechodu do ON LINE 13
14 18-25 Signal ground Signálová země Vysvětlení významu některých signálů: ATFD Po návratu vozíku jako výsledek příkazu CR (Carriage Return) se automaticky provede posun na nový řádek LF (Line Feed). PE Stavový signál konec papíru INIT Signál indikující, že tiskárna je připojena a zapnuta. SLCTIN Pokyn k přechodu tiskárny do stavu ON LINE. Registry standardu SPP 14
15 Adresa Poznámka 378h Standardní bázová adresa pro paralelní port LPT 1 278h Standardní bázová adresa pro paralelní port LPT 2 3BCh Bázová adresa používaná pro paralelní porty na grafických adaptérech tab. 2 Přehled bázových adres standardu SPP Adresa Název Čtení/Zápis č. bitu Vlastnost Base + 0 Datový Zápis Bit 7-0 Registr Data 7-0 (vývody 9-2) Base + 1 Stavový Čtení Bit 7 BUSY Registr Bit 6 ACK Bit 5 PAPER OUT 15
16 Base + 2 Řídicí registr Čtení/zápis Bit 4 Bit 3 Bit 2 Bit 1-0 Bit 7-6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0 16 SELECT IN ERROR IRQ Nevyužito Nevyužito Enable bi-directional Port Enable IRQ via ACK Line Select Printer (SLCT IN) INIT Auto Line Feed STROBE tab. 3 Přehled registrů standardu SPP Datový registr - U standardu SPP je určen pouze pro zápis.
17 - Při čtení dostaneme slabiku, kterou jsme do něj zapsali v posledním cyklu (nesmyslná operace). - Používá se pro výstup dat na paralelní port (vývod 2-9). Stavový registr - Určen pouze pro čtení, všechny zápisy do něj budou ignorovány. - Obsahuje 5 vstupních linek (vývody 10, 11, 12, 13 a 15) a informaci o přerušení (IRQ). Řídicí registr - Určen jak pro čtení tak i pro zápis. - Obsahuje stav 4 výstupních signálů určené pro řízení tiskárny (STROBE, INIT, SLCT IN, ATFD). Závěr: 17
18 - Jednosměrné rozhraní umožňující přenos dat (kódů tištěných znaků) směrem z počítače do tiskárny. - Z tiskárny se do počítače přenášejí pouze stavové signály. - Rozhraní je pomalé - signál STROBE má kmitočet 100 khz (šířka sběrnice 1 B => rychlost přenosu přes rozhraní Centronics SPP kb/s). - Programové řízení komunikace (signály podílející se na komunikaci jsou nastavovány/testovány programově). Standard EPP (Enhanced Parallel Port) Enhanced parallel port je inovací standardu SPP. Zásada: při přechodu na vyšší verzi musí být zaručena kompatibilita zdola, tzn. řadič musí být schopen realizovat i rozhraní nižší úrovně, v tomto případě SPP. 18
19 Nové vlastnosti: - Přenosová rychlost dosahuje až 2MB/s. - Obousměrné 8 bitové operace (SPP měl vstupních pouze 5 bitů - stavových). - Adresováni pro podporu připojení více periferií na port jednoho počítače. - Hardwarové generování signálu STROBE počítač nemusí tento signál generovat softwarově (hardwarové generování signálů je obecně rychlejší). Registry standardu EPP Adresa Název Čtení/zápis Base + 0 Datový registr (SPP) Zápis Base + 1 Stavový registr (SPP) Čtení Base + 2 Řídicí registr (SPP) Zápis 19
20 Base + 3 Adresový registr (EPP) Čtení/zápis Base + 4 Datový registr (EPP) Čtení/zápis Tab. 4 Registry standardu EPP - Datový a řídicí registr jsou shodné se standardem SPP a používají se stejným způsobem, stavový registr je mírně upraven. - Úprava stavového registru - bit 0 (u SPP byl nevyužitý), je nyní použit jako EPP Time-Out Bit - bude nastaven, pokud zařízení není připraveno po jistou dobu komunikovat. - Využití standardu EPP jako SPP využívají se pouze první tři registry. - Princip komunikace se zařízením kompatibilním se standardem EPP - data jsou vložena do datového registru EPP (popř. adresu do adresového registru EPP) a obvodový automat vygeneruje všechny signály nutné pro komunikaci. 20
21 Signály standardu EPP Vývod Signál Směr přenosu vzhledem k PC Význam 1 Write Výstup L - zápis, H - čtení 2-9 Data 0-7 Vstup/Výst Bity datové slabiky up 10 Interrupt Vstup Linka přerušení (přerušení nastává při vzestupné hraně). 11 Wait Vstup Komunikační signál (připravenost tiskárny). 12 Spare Vstup Spare - reserva 13 Spare Vstup Spare reserva 14 Data Výstup V úrovni L indikuje platnost dat na 21
22 strobe datových bitech. 15 Spare Vstup Spare reserva 16 Reset Výstup Reset aktivní v úrovni L. 17 Address strobe Výstup V úrovni L indikuje platnost adresy na datových bitech Signal ground Signálová zem. tab. 5 Popis signálů standardu EPP Standard EPP - komunikace na rozhraní 4 možné činnosti: zápis/čtení dat, zápis/čtení adresy: Data Write Cycle Address Write Cycle Data Read Cycle 22
23 Address Write Cycle Standard EPP (Data Write Cycle) - posloupnost činností při komunikaci. 23
24 Obr. 4 Standard EPP, přenos znaku - časový diagram komunikace 1. Procesor zapíše data do datového registru EPP (v řadiči). 2. Aktivací signálu WRITE se indikuje operace zápis - write (nastavuje se směr přenosu). 3. Data jsou vložena do datového registru a na rozhraní. 4. Pokud je aktivní signál WAIT, může začít cyklus - je aktivován signál DATA STROBE. 5. Adaptér čeká na potvrzení převzetí (deaktivaci signálu WAIT tiskárnou). 6. Signál DATA STROBE je deaktivován. Cyklus zápisu dat končí, pokračuje se bodem 1. 24
25 Standard EPP (Address Write Cycle) - posloupnost činností při komunikaci: Obr. 5 Standard EPP, zápis adresy - časový diagram komunikace 25
26 1. Program zapíše adresu do adresového registru EPP. 2. Aktivací signálu WRITE se indikuje operace zápis - write. 3. Adresa je vložena na rozhraní. 4. Pokud je aktivní signál WAIT, může začít cyklus - je aktivován signál ADDRESS STROBE. 5. Adaptér čeká na potvrzení převzetí (deaktivaci signálu WAIT). 6. Signál ADDRESS STROBE je deaktivován. 7. Cyklus zápisu adresy končí. Oba cykly, tzn. Data Write Cycle a Address Write Cycle využívají pro přenos dat datovou sběrnici (data a adresa). 26
27 Signály Data Strobe a Address Strobe proto označujeme jako tzv. příznakové signály. Určují, jaký typ informace je v daném okamžiku na sběrnici přítomen. Dalším typem informace může být ještě příkaz (command), u rozhraní Centronics taková alternativa neexistuje, u obousměrných rozhraní pak ještě stav zařízení. 27
28 Standard EPP (Data Read Cycle) - posloupnost činností při komunikaci. 28
29 Obr. 6 Standard EPP, čtení dat (znaku) - časový diagram komunikace 1. Deaktivací signálu WRITE se indikuje operace čtení. 29
30 2. Pokud je aktivní signál WAIT, může začít cyklus - je aktivován signál DATA STROBE. 3. Adaptér čeká na potvrzení převzetí (deaktivaci signálu WAIT). 4. Data jsou přečtena z vývodů paralelního portu. 5. Signál DATA STROBE je deaktivován. 6. Cyklus čtení dat končí, přechod na bod 1.. Standard EPP (Address Read Cycle) - posloupnost činností při komunikaci. 30
31 Obr. 7 Standard EPP, čtení adresy - časový diagram komunikace 1. Deaktivací signálu WRITE se indikuje operace "čtení". 31
32 2. Pokud je aktivní signál WAIT, může začít cyklus - je aktivován signál ADDRESS STROBE. 3. Řadič čeká na potvrzení převzetí (deaktivaci signálu WAIT). 4. Adresa je přečtena z vývodů paralelního portu. 5. Signál ADDRESS STROBE je deaktivován. 6. Cyklus čtení adresy končí. 32
33 Závěr: - Standard EPP je rozhraní, přes něž je možné přenášet data v obou směrech - směr je rozlišen jedním ze signálů rozhraní. - Přes toto rozhraní je možné přenášet v obou směrech různý typ informace (adresa, data) typ informace rozlišen signálem rozhraní (ADDRESS STROBE a DATA STROBE). - Adresace => možnost připojit více jak jednu tiskárnu. - Součástí rozhraní nejsou signály informující o stavu tiskárny => uvnitř tiskárny musí být registr, v němž jsou tyto signály soustředěny, tento registr je možné přenést do adaptéru). - Přenosy se odehrávají výrazně vyšší rychlostí než u standardu SPP (téměř 2 MB/s oproti 100 kb/s u rozhraní SPP). - Hardwarové řízení komunikace mezi řadičem a periferním zařízením. 33
34 - Řadič určuje směr přenosu bez ohledu na "ochotu" tiskárny takový přenos realizovat. Standard ECP (Extended Capabilities Port) Extended capabilities port je další inovací standardního paralelního portu, která přinesla řadu dalších výhod: - Přenosová rychlost větší než 2MB/s. - Obousměrné 8 bitové operace bylo už u EPP (SPP měl vstupních pouze 5 bitů, které měly charakter stavové informace). - Hardwarové generování signálu STROBE počítač tedy nemusí tento signál generovat softwarově jako jeden bit v registru (hardwarové generování je rychlejší). - Vyrovnávací paměť FIFO o kapacitě 16B (nebo více). 34
35 - Podpora datové komprese RLE (Run Length Encoding) využívá se, když přenášená data obsahují identické slabiky - využívá se pro přenos grafických dat. - Podpora DMA přenosu. - Datové (přenášejí se data) a příkazové (přenášejí se příkazy) cykly. - Příkazový cyklus může být: počet zakódovaných RLE slabik adresa Rozlišení: nejvyšším, 7. datovým bitem (bit 7 = 0 => bity 0 6 počet RLE slabik, bit 7 = 1 => bity 0 6 adresa). - Jiný význam adresy než bylo u standardu EPP nyní alternativa více logických adres v rámci jednoho fyzického zařízení (např. fax/tiskárna/modem jedno zařízení se třemi funkcemi připojené přes jedno rozhraní). 35
36 - Využití možnost paralelních činností (tiskárna tiskne, z modemu se přenášejí současně data do počítače). Vývod Signál Směr přenos u vzhlede m k PC Význam 1 HostCLK Výstup L indikuje platná data na výstupu hostu, vzestupná hrana je používána pro přesun dat do periferního zařízení (PZ) 2 Data 0-7 Vstup/V ýstup Bity datové slabiky 10 PeriphCLK Vstup L indikuje platná data na 36
37 výstupu PZ, vzestupná hrana je používána pro přesun dat do hostu 11 PeriphACK Vstup V reverzním směru indikuje H data, L příkaz, jinak pracuje jako komunikační signál 12 -ACKReverse Vstup V L potvrzuje PZ reverzní požadavek. 13 X-Flag Vstup Rozšiřující příznak. 14 HostACK Výstup V reverzním směru pracuje jako komunikační signál; ve směru do tiskárny H indikuje datový a L příkazový cyklus. 15 PeriphRequest Vstup PZ indikuje nastavením L přítomnost reverzních dat. 37
38 16 - ReverseReque st Výstup L indikuje data v reverzním směru Active Výstup H indikuje přenosový mód Signal ground Signálová zem Tab. 6 Popis signálů standardu ECP Pozn. Reverzní směr znamená přenos z periferního zařízení do počítače - Signály HostACK a PeriphACK indikují, jsou-li na výstupu data nebo příkaz. Pokud jsou v úrovni HIGH, jedná se o data, pokud v úrovni LOW, jedná se o příkaz. 38
39 - Počítač žádá o přenos v reverzním směru generováním signálu -ReverseRequest, periferní zařízení odpovídá signálem AckReverse. Standard ECP - komunikace na rozhraní Forward Data Cycle 1. Host (počítač) zapíše data na port. 2. Aktivací signálu HostACK indikuje datový cyklus. 3. Nízkou úrovní signálu HostCLK indikuje platná 39
40 data. 4. Periferní zařízení indikuje připravenost převzít data aktivací PeriphACK. 5. Host (počítač) vrátí signál HostCLK na vysokou úroveň, vzestupná hrana se použije v PZ k převzetí dat PZ. 6. PZ potvrzuje přijetí dat deaktivací PeriphACK. Pozn.: Při rozboru komunikace na rozhraní mezi dvěma zařízeními se snažíme rozpoznat, které signály se podílejí na stanovení režimu komunikace (v tomto případě je to signál HostAck - určuje typ cyklu - data/příkaz) a které realizují vlastní komunikaci (HostClk, PeriphAck). Signálů, které určují režim přenosu, může být u některých typů rozhraní více, totéž platí o signálech podílejících se na vlastní komunikaci. 40
41 Forward Command Cycle Cykly Forward Data Cycle/Forward Command Cycle jsou odlišeny úrovní signálu HostAck, tzn. úrovní signálu HostAck se rozlišuje typ přenášené informace Host (počítač) zapíše data na port. 2. Deaktivací signálu HostACK indikuje příkazový cyklus. 3. Nízkou úrovní signálu HostCLK
42 indikuje platná data. 4. Periferní zařízení nastaví PeriphACK, indikuje připravenost převzít příkaz. 5. Host vrátí signál HostCLK na vysokou úroveň, vzestupná hrana se použije k převzetí dat do PZ. 6. PZ potvrzuje přijetí příkazu deaktivací PeriphACK. 42
43 ECP Reverse Data Cycle 1. Host vyšle požadavek aktivací signálu Reverse Request. 2. PZ potvrdí tento požadavek aktivací ACKReverse. 3. PZ vyšle data na výstup 4. PZ aktivací signálu PeriphACK indikuje datový cyklus. 5. PZ indikuje nízkou úrovní signálu PeriphCLK platná data. 43
44 6. Host indikuje připravenost k převzetí platných dat aktivací HostACK. 7. PZ vrátí signál PeriphCLK na vysokou úroveň, vzestupná hrana se používá k přenosu dat do hostu. 8. Host potvrzuje přijetí dat deaktivací HostAck. Pozn.: Nastavení reversního směru se neděje tak, že adaptér určí směr (u standardu EPP je to signálem WRITE), ale musí se na to domluvit s periferním zařízením (signály ReverseRequest a AckReverse). 44
45 ECP Reverse Command Cycle 1. Host vyšle požadavek aktivací signálu Reverse Request. 2. PZ potvrdí tento požadavek aktivací ACKReverse. 3. PZ vyšle data na výstup. 4. Deaktivací signálu PeriphACK indikuje PZ příkazový cyklus. 5. PZ indikuje nízkou úrovní signálu PeriphCLK platná data. 6. Host indikuje připravenost k převzetí platných dat aktivací HostACK. 45
46 7. PZ vrátí signál PeriphCLK na vysokou úroveň, vzestupná hrana se používá k přenosu dat do hostu. 8. Host potvrzuje přijetí dat deaktivací HostACK. Poznámka ke všem časovým diagramům rozhraní ECP: poprvé jsme se setkali s tím, že nějaký signál má dva různé významy ve dvou různých situacích (signály PeriphAck a Host Ack). Takový princip byl poprvé k vidění u rozhraní IBM
47 Existuje norma "The IEEE 1284 Extended Capabilities Port Protocol and ISA Interface Standard", která definuje režimy, v nichž může pracovat ECP rozhraní. Režim Popis 000 SPP mode 001 Bi-directional mode (Byte mode) 010 Fast Centronics 011 ECP Parallel Port mode 100 EPP Parallel Port mode 101 reserva 110 Test mode 111 Configuration mode 47
48 Nové možnosti adresace registrů Adresace registrů pro standard ECP je obdobou tohoto principu pro standard SPP s jedinou výjimkou - počtem bitů, které se mohou podílet na adresaci registru. U standardu SPP se při adresaci pracuje s 10 bity (A0 A9), tzn. max. adresa je 3FF. Nyní je možné adresovat větší V/V adresový prostor, můžeme si to představit jako další stránky prvního adresového prostoru velikosti 1kB. Ovladač se k těmto dalším stránkám dostane tak, že připočte 1024 (400h) k adrese v základní stránce, pak adresa datového registru paralelního rozhraní je 378/778. Jsou tak adresovány dva fyzicky odlišné registry ve dvou různých stránkách, aniž by docházelo ke kolizi. 48
49 Závěr: - Standard ECP je rozhraní, přes něž je možné přenášet data v obou směrech - směr je rozlišen jinak než u rozhraní EPP (EPP - perifernímu zařízení je signálem WRITE určen směr) - u rozhraní ECP se odehraje komunikace mezi řadičem a periferním zařízením, během něhož řadič "požádá" o reversní směr - signály ReverseRequest a AckReverse. - Přes toto rozhraní je možné přenášet v obou směrech různý typ informace (data, příkaz, adresa) => příkazový/datový cyklus, adresa přenášena v rámci příkazového cyklu - nový jev - příkaz/adresa je rozlišena jedním bitem datové sběrnice (0/1), nikoliv identifikačním signálem (např. DATA STROBE, ADDRESS STROBE - rozhraní EPP). - Nový jev - konkrétní signál má v různých situacích různý význam - viz signály PeriphAck, HostAck (v některých situacích komunikační signál podílející se na komunikaci, v 49
50 jiných situacích určuje režim, za nějž se odehraje vlastní komunikace - rozlišení datový/příkazový cyklus). - Adresace => možnost připojit více jak jednu nejenom tiskárnu ale i periferní zařízení jiných typů. - Součástí rozhraní nejsou signály informující o stavu tiskárny => uvnitř tiskárny musí být registr, v němž jsou tyto signály soustředěny, tento registr je možné přenést do adaptéru). - Přenosy se odehrávají výrazně vyšší rychlostí než u standardu SPP (vyšší jak 2 MB/s oproti 100 kb/s u rozhraní SPP). - Hardwarové řízení komunikace mezi řadičem a periferním zařízením. 50
Principy komunikace s adaptéry periferních zařízení (PZ)
Principy komunikace s adaptéry periferních zařízení (PZ) Několik možností kategorizace principů komunikace s externími adaptéry, např.: 1. Podle způsobu adresace registrů, které jsou součástí adaptérů.
VícePřednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. 25
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. 25 1 Periferní operace základní principy Na periferní operaci se podílejí: počítač systémová sběrnice adaptér V/V
VíceZákladní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.
Základní principy konstrukce systémové sběrnice - shrnutí Shrnout základní principy konstrukce a fungování systémových sběrnic. 1 Co je to systémová sběrnice? Systémová sběrnice je prostředek sloužící
VíceVrstvy periferních rozhraní
Vrstvy periferních rozhraní Úvod Periferní zařízení jsou k počítačům připojována přes rozhraní (interface). Abstraktní model periferního rozhraní sestává z vrstev, jejich hranice nejsou však vždy jasné
VícePozice sběrnice v počítači
SBĚRNICE - souhrn Pozice sběrnice v počítači Systémová sběrnice nebo vstup/výstupní sběrnice. Systémová sběrnice komunikace mezi procesorem a ostatními komponentami počítače Operace: zápis/čtení do/z registru,
VíceRegistrový model HDD
Registrový model HDD Charakteristika Pevný disk IDE v sestavě personálního počítače sestává z disku a jeho řadiče tyto dvě komponenty tvoří jeden mechanický celek. Procesor komunikuje s řadičem přes registry
VíceSystém řízení sběrnice
Systém řízení sběrnice Sběrnice je komunikační cesta, která spojuje dvě či více zařízení. V určitý okamžik je možné aby pouze jedno z připojených zařízení vložilo na sběrnici data. Vložená data pak mohou
VícePřednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L322 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice
VícePeriferní operace využívající přímý přístup do paměti
Periferní operace využívající přímý přístup do paměti Základní pojmy Programová obsluha periferní operace řízení této činnosti procesorem. Periferní operace využívající přerušení řízení řadičem přerušení,
VíceVrstvy periferních rozhraní
Vrstvy periferních rozhraní Cíl přednášky Prezentovat, jak postupovat při analýze konkrétního rozhraní. Vysvětlit pojem vrstvy periferních rozhraní. Ukázat způsob využití tohoto pojmu na rozhraní RS 232.
Vícezení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení
Připojení periferních zařízen zení 1 Koncepce připojení V/V zařízení V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče specializované (řadič disku) lze k nim připojit jen zařízení určitého
VícePřednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L322 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice
VíceMetody připojování periferií BI-MPP Přednáška 1
Metody připojování periferií BI-MPP Přednáška 1 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
VíceŘízení IO přenosů DMA řadičem
Řízení IO přenosů DMA řadičem Doplňující text pro POT K. D. 2001 DMA řadič Při přímém řízení IO operací procesorem i při použití přerušovacího systému je rychlost přenosu dat mezi IO řadičem a pamětí limitována
VícePřednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L336
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L336 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice
VíceSběrnice/sloty pro zásuvné karty
Program Systémové sběrnice počítače nejpodrobněji ISA popis signálů sběrnice, sledy signálů PCI express podrobnější popis sběrnice a základní principy její funkce CardBus PCMCIA Standarní rozhranní Paralelní
VíceKonektory a Kabely. Aneb zařízení integrovaná do základní desky a konektory a kabeláž pro připojení externích zařízení
Karel Johanovský Michal Bílek SPŠ-JIA Konektory a Kabely Aneb zařízení integrovaná do základní desky a konektory a kabeláž pro připojení externích zařízení 1 Zařízení integrovaná do MB Základní deska se
VícePCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6, s o f c o s o f c o n.
PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT Příručka uživatele Střešovická 49, 162 00 Praha 6, e-mail: s o f c o n @ s o f c o n. c z tel./fax : (02) 20 61 03 48 / (02) 20 18 04 54, http :// w w w. s o f
VíceSDRAM (synchronní DRAM) Cíl přednášky:
SDRAM (synchronní DRAM) Cíl přednášky: Shrnout předcházející techniky řízení pamětí. Prezentovat techniku SDRAM, postihnout její výrazné rysy a odlišnosti od předcházejících typů. Shrnout získané informace.
VícePřerušení POT POT. Přerušovací systém. Přerušovací systém. skok do obslužného programu. vykonávaný program. asynchronní událost. obslužný.
1 Přerušení Při výskytu určité události procesor přeruší vykonávání hlavního programu a začne vykonávat obslužnou proceduru pro danou událost. Po dokončení obslužné procedury pokračuje výpočet hlavního
VíceSběrnice SCSI a její využití
Osnova přednášky Sběrnice SCSI a její využití Zasazení sběrnice SCSI do architektury PC. Úrovně řízení periferních zařízení (PZ), univerzální rozhraní. Charakteristika vývojových stupňů rozhraní SCSI.
VícePeriferní operace využívající přerušení
Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně
VíceObsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic
Obsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic 1 Cíl přednášky Zabývat se principy využití principů přerušení. Popsat, jak se tyto principy odrazily v konstrukci systémových
VíceInovace výuky prostřednictvím ICT v SPŠ Zlín, CZ.1.07/1.5.00/ Vzdělávání v informačních a komunikačních technologií
VY_32_INOVACE_31_09 Škola Název projektu, reg. č. Vzdělávací oblast Vzdělávací obor Tematický okruh Téma Tematická oblast Název Autor Vytvořeno, pro obor, ročník Anotace Přínos/cílové kompetence Střední
VícePeriferní operace využívající přerušení
Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně
VíceDUM č. 6 v sadě. 31. Inf-7 Technické vybavení počítačů
projekt GML Brno Docens DUM č. 6 v sadě 31. Inf-7 Technické vybavení počítačů Autor: Roman Hrdlička Datum: 28.11.2013 Ročník: 1A, 1B, 1C Anotace DUMu: přehled interních sběrnic a vstup-výstupních interface
VíceSběrnice používané pro sběr dat
Programové prostředky pro měření a řízení, přednáška č. 9 Sběrnice používané pro sběr dat Ústav fyziky a měřicí techniky, VŠCHT Praha 2009 verze 1.0 1 Obsah přednášky Sériové komunikační sběrnice 1. Rozdělení
VícePeriferní operace využívající přerušení
Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně
VícePrincipy činnosti sběrnic
Cíl přednášky: Ukázat, jak se vyvíjely architektury počítačů v souvislosti s architekturami sběrnic. Zařadit konkrétní typy sběrnic do vývojových etap výpočetních systémů. Ukázat, jak jsou tyto principy
VíceFASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor
FASTPort Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům aneb Jak připojit koprocesor *) inteligentní karta = karta vybavená vlastním procesorem J. Němeček 12. 10. 2013 úvodní
VíceVstupně - výstupní moduly
Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní
VíceKoncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.
p 1 Koncepce DMA Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. Čekání na připravenost V/V Přenos paměť V/V nebo V/V paměť Posun pointeru
VíceVYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií
VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií Autor: Tomáš Válek, xvalek02@stud.fit.vutbr.cz Login: xvalek02 Datum: 21.listopadu 2012 Obsah 1 Úvod do rozhraní I 2 C (IIC) 1 2 Popis funkčnosti
VícePaměti SDRAM (synchronní DRAM)
Paměti SDRAM (synchronní DRAM) 1 Paměti SDRAM Cíl přednášky: - Shrnout předcházející techniky řízení pamětí. - Prezentovat techniku SDRAM, postihnout její výrazné rysy a odlišnosti od předcházejících typů.
VícePřerušovací systém s prioritním řetězem
Přerušovací systém s prioritním řetězem Doplňující text pro přednášky z POT Úvod Přerušovací systém mikropočítače může být koncipován několika způsoby. Jednou z možností je přerušovací systém s prioritním
VíceSběrnice SCSI a její využití
Sběrnice SCSI a její využití Úvod Obecné povědomí - rozhraní SCSI je viděno jako rychlé rozhraní pevných disků především pro serverové stanice. Správná představa - sběrnice pro připojení různých typů periferních
VíceRozhraní SCSI. Rozhraní SCSI. Architektura SCSI
1 Architektura SCSI 2 ParalelnírozhraníSCSI Sběrnice typu multimaster. Max. 8 resp. 16 zařízení. Různé elektrické provedení SE (Single Ended) HVD (High Voltage Differential) LVD (Low Voltage Differential)
VícePřerušovací systém 12.přednáška
Přerušovací systém 12.přednáška Přerušovací systém Pomocí přerušení procesor reaguje na asynchronní události. Přerušení znamená přechod na vykonávání obsluhy přerušení (součást OS). Po vykonání ošetření
Víceenos dat rnici inicializaci adresování adresu enosu zprávy start bit átek zprávy paritními bity Ukon ení zprávy stop bitu ijíma potvrzuje p
Přenos dat Ing. Jiří Vlček Následující text je určen pro výuku předmětu Číslicová technika a doplňuje publikaci Moderní elektronika. Je vhodný i pro výuku předmětu Elektronická měření. Přenos digitálních
VíceOperační paměti počítačů PC
Operační paměti počítačů PC Dynamické paměti RAM operační č paměť je realizována čipy dynamických pamětí RAM DRAM informace uchovávána jako náboj na kondenzátoru nutnost náboj pravidelně obnovovat (refresh)
VíceIdentifikátor materiálu: ICT-1-15
Identifikátor materiálu: ICT-1-15 Předmět Informační a komunikační technologie Téma materiálu Rozhraní vstupních a výstupních zařízení Autor Ing. Bohuslav Nepovím Anotace Student si procvičí / osvojí rozhraní
VíceStruktura a architektura počítačů (BI-SAP) 10
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 10 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
VíceUniversal Serial Bus (USB)
Universal Serial Bus (USB) Terminologie V sestavách se zařízeními USB se používá architektura master slave. Počítač je master. Oba konce kabelu nejsou kompatibilní downstream/upstream. počítač upstream
VíceRozhraní diskových pamětí
Rozhraní diskových pamětí 1 Cíl přednášky Prezentovat vývoj rozhraní diskových pamětí. Na příkladech ukázat principy konstrukce diskových rozhraní. Na příkladech ukázat principy komunikace přes disková
VícePokročilé architektury počítačů
Pokročilé architektury počítačů Architektura IO podsystému České vysoké učení technické, Fakulta elektrotechnická A4M36PAP Pokročílé architektury počítačů Ver.1.00 2010 1 Co je úkolem? Propojit jednotlivé
VíceGrafické adaptéry a monitory
Grafické adaptéry a monitory 1 Obsah přednášky Generace grafických adaptérů. Principy AGP. Rozhraní monitorů. Principy tvorby barev. Organizace video paměti. Nově technologie výroby monitorů. 2 Vývojové
VíceZ čeho se sběrnice skládá?
Sběrnice Co je to sběrnice? Definovat sběrnici je jednoduché i složité zároveň. Jedná se o předávací místo mezi (typicky) více součástkami počítače. Sběrnicí však může být i předávací místo jen mezi dvěma
VíceSystémová sběrnice, souvislost architektury počítače a systémové
Systémová sběrnice, souvislost architektury počítače a systémové sběrnice, principy činnosti Některé aspekty V/V sběrnic Cíl přednášky: Ukázat, jak se vyvíjely architektury počítačů v souvislosti s architekturami
VíceDělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni
ělení pamětí Volatilní paměti Nevolatilní paměti Počítačové systémy Vnitřní paměti Miroslav Flídr Počítačové systémy LS 2006-1/11- Západočeská univerzita v Plzni ělení pamětí Volatilní paměti Nevolatilní
VíceSběrnice SCSI a její využití
Sběrnice SCSI a její využití Úvod Obecné povědomí - rozhraní SCSI je viděno jako rychlé rozhraní pevných disků především pro serverové stanice. Správná představa - sběrnice pro připojení různých typů periferních
VíceObecné principy konstrukce systémové sběrnice
Obecné principy konstrukce systémové sběrnice 1 Osnova přednášky Výčet funkcí systémové sběrnice implementace těchto funkcí ve sběrnici PCI. Cílem této prezentace je poskytnout studentům výčet funkcí systémové
VícePrincipy konstrukce rozvodů V/V sběrnic
Principy konstrukce rozvodů V/V sběrnic Historie a současnost Rozvody tzv. sálových počítačů - výrazně delší kabely než v dnešních sestavách počítačů, rozvody realizovány paralelně, bylo nutné řešit problémy
VíceCíl přednášky: Obsah přednášky:
Cíl přednášky: Vysvětlit principy konstrukce a principy činnosti sběrnice PCI, dát je do relace s obecnými principy konstrukce systémových sběrnic. Upozornit na odlišnosti konstrukce sběrnice PCI od předcházejících
VíceRozhraní diskových pamětí
Rozhraní diskových pamětí 1 Cíl přednášky Prezentovat vývoj rozhraní diskových pamětí. Na příkladech ukázat principy konstrukce diskových rozhraní. Na příkladech ukázat principy komunikace přes disková
VíceSeriové ATA, principy, vlastnosti
Seriové ATA, principy, vlastnosti Snahy o zvyšování rychlosti v komunikaci s periferními zařízeními jsou velmi problematicky naplnitelné jedním z omezujících faktorů je fyzická konstrukce rozhraní a kabelů.
VíceUplatnění sériových protokolů ve V/V sběrnici
Uplatnění sériových protokolů ve V/V sběrnici Co víme o sběrnicích? V počítači existují 2 klíčové sběrnice: systémová sběrnice a vstup/výstupní sběrnice (V/V sběrnice) Z hlediska hierarchie má každá sběrnice
VícePrincipy konstrukce rozvodů V/V sběrnic
Principy konstrukce rozvodů V/V sběrnic Historie a současnost Rozvody tzv. sálových počítačů - výrazně delší kabely než v dnešních sestavách např. personálních počítačů, rozvody realizovány paralelně,
VíceMetody připojování periferií
Metody připojování periferií BI-MPP Přednáška 8 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
VícePaměti SDRAM (synchronní DRAM)
Paměti SDRAM (synchronní DRAM) 1 Paměti SDRAM Cíl přednášky: - Shrnout předcházející techniky řízení pamětí. - Prezentovat techniku SDRAM, postihnout její výrazné rysy a odlišnosti od předcházejících typů.
VíceKubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1
Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována
VíceSuperCom. Stavebnice PROMOS Line 2. Technický manuál
ELSACO, Jaselská 77 28000 KOLÍN, CZ tel/fax +420-32-727753 http://www.elsaco.cz mail: elsaco@elsaco.cz Stavebnice PROMOS Line 2 SuperCom Technický manuál 2. 04. 2005 2005 sdružení ELSACO Účelová publikace
VíceGymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto
Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Petr
VícePraktické úlohy- 2.oblast zaměření
Praktické úlohy- 2.oblast zaměření Realizace praktických úloh zaměřených na dovednosti v oblastech: Měření specializovanými přístroji, jejich obsluha a parametrizace; Diagnostika a specifikace závad, měření
VíceKomunikace procesoru s okolím
Komunikace procesoru s okolím Obvody umožňující komunikaci procesoru s okolím, zahrnujeme do tzv. podpůrných obvodů, které jsou součástí čipové sady základní desky. Ke komunikaci s okolím procesor používá
VícePrincip funkce počítače
Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování
VíceVestavné systémy BI-VES Přednáška 5
Vestavné systémy BI-VES Přednáška 5 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011 ZS2010/11 Evropský
VíceMikrokontroléry. Doplňující text pro POS K. D. 2001
Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou
VíceAkademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:
Západočeská univerzita v Plzni Písemná zkouška z předmětu: Zkoušející: Katedra informatiky a výpočetní techniky Počítačová technika KIV/POT Dr. Ing. Karel Dudáček Akademický rok: 2004/05 Datum: Příjmení:
VíceVstupně výstupní moduly. 13.přednáška
Vstupně výstupní moduly 13.přednáška Vstupně-výstupn výstupní modul (I/O modul) Přídavná zařízení sloužící ke vstupu a výstupu dat nebo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo,
VíceD/A převodník a generování zvuku
Fakulta informačních technologií VUT v Brně Ústav počítačových systémů Personální počítače, technická péče, cvičení D/A převodník a generování zvuku úloha č. 8. Zadání:. Na paralelní port je připojen D/A
VíceGrafické adaptéry a monitory
Grafické adaptéry a monitory 1 Obsah přednášky Generace grafických adaptérů. Principy AGP. Rozhraní monitorů. Principy tvorby barev. Video paměť základní principy. Monitor CRT základní informace. 2 Vývojové
VíceFakulta informačních technologií, VUT v Brně Ústav počítačových systémů Personální počítače, technická péče, cvičení. Sběrnice ISA
Fakulta informačních technologií, VUT v Brně Ústav počítačových systémů Personální počítače, technická péče, cvičení Sběrnice ISA Úloha č. 7 Zadání: 1. Seznamte se s rozmístěním signálů sběrnice ISA na
VícePROTOKOL RDS. Dotaz na stav stanice " STAV CNC Informace o stavu CNC a radiové stanice FORMÁT JEDNOTLIVÝCH ZPRÁV
PROTOKOL RDS Rádiový modem komunikuje s připojeným zařízením po sériové lince. Standardní protokol komunikace je jednoduchý. Data, která mají být sítí přenesena, je třeba opatřit hlavičkou a kontrolním
VíceZobrazovací jednotky a monitory
Zobrazovací jednotky a monitory Zobrazovací jednotka - karta, která se zasunuje do jednoho z konektorů na sběrnici uvnitř počítače. Dva režimy činnosti: Textový režim - zobrazuje znaky uvedené v tabulce
VíceJak studovat systémovou sběrnici
Jak studovat systémovou sběrnici 1 Osnova přednášky Pozice systémové sběrnice ve výpočetním systému (opakování). Výčet funkcí systémové sběrnice. Výčet funkcí sběrnice PCI, rozdělení signálů. Role signálů
VíceMetody připojování periferií
Metody připojování periferií BI-MPP Přednáška 3 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
VíceAGP - Accelerated Graphics Port
AGP - Accelerated Graphics Port Grafiku 3D a video bylo možné v jisté vývojové etapě techniky pracovních stanic provozovat pouze na kvalitních pracovních stanicích (cena 20 000 USD a více) - AGP představuje
Vícefrekvence 8 Mhz, přestože spolupracuje s procesori různe rychlými. 16 bitová ISA sběrnice je
České vysoké učení technické Fakulta elektrotechnická, katedra počítačů Karlovo náměstí 13, 121 35 Praha 2 Měrení na sběrnici ISA Referát z předmětu Periférní zařízení autor: Perd och Michal, Ptáček Milan,
VícePaměti personálních počítačů, vývoj pojmů, technologie, organizace
Paměti personálních počítačů, vývoj pojmů, technologie, organizace 1 Cíl přednášky Popsat architektury vnitřních pamětí personálních počítačů. Zabývat se vývojem pojmů, technologií, organizací. Vývoj technologie
VíceSériové rozhraní IDE (ATA)
Sériové rozhraní IDE (ATA) 1 Nevýhody paralelních rozhraní Paralelní přenosy se dostaly do stavu, kdy další zvyšování rychlosti bylo nemožné. Důvody: Při vyšších rychlostech vzniká problém dodržení časové
VíceAlbatros MultiV ALBATROS MultiV ALBATROS MultiV-R Datový převodník LG PI485 / MODBUS TCP LG PI485 / MODBUS RTU s možností rozpočítávání spotřeby elekt
ALBATROS MultiV ALBATROS MultiV-R Datový převodník LG PI485 / MODBUS TCP LG PI485 / MODBUS RTU s možností rozpočítávání spotřeby elektrické energie Ing. Pavel Lašťovka 1 Revize 1.5 Obsah: 1. Popis převodníku...
VíceZapojení vývodů. SPP Signal
Program Standarní rozhranní Paralelní port Sériový port, IRDA Firewire USB, Bluetooth (příště) Rozhraní pro pevné disky ATA, SATA, SCSI (příště) Cvičení: Blikající stromeček, řízení křižovatky, infračervený
VíceSběrnice PCI, PCI-X, PCI Express
Sběrnice PCI, PCI-X, PCI Express Přehled PCI, PCI-X Meze paralelních sběrnic. Důvody pro zavedení vysokorychlostních sériových protokolů do systémových sběrnic. Vlastnosti sběrnice PCI Express. Zobecnění
VíceSbě b r ě n r i n ce
Sběrnice Sběrnice paralelní & sériové PCI, PCI-X PCI Express, USB Typ přenosu dat počet vodičů & způsob přenosu interní & externí ISA, PCI, PCI express & USB, FireWare Lokální & universální VL Bus PCI
VícePaměti personálních počítačů, vývoj pojmů, technologie, organizace
Paměti personálních počítačů, vývoj pojmů, technologie, organizace 1 Cíl přednášky Popsat architektury vnitřních pamětí personálních počítačů. Zabývat se vývojem pojmů, technologií, organizací. Vyvodit
VíceKomunikace procesoru s okolím
Komunikace procesoru s okolím systémová sběrnice FSB charakteristika, komunikační modely rozšiřující sběrnice typy a jejich charakteristika rozhraní počítače typy portů a jejich charakteristika, integrace
VíceHardware PC Interní a externí interface
Informační systémy 2 Hardware PC Interní a externí interface IS2-2015-05 24.3.2015 1 Sběrnice (anglicky bus) je skupina signálových vodičů, kterou lze rozdělit na skupiny řídicích, adresních a datových
VíceKONSTRUKCE SBĚRNICE PCI
KONSTRUKCE SBĚRNICE PCI 1 Osnova přednášky Pozice systémové sběrnice ve výpočetním systému (opakování). Výčet funkcí systémové sběrnice. Výčet funkcí sběrnice PCI, rozdělení signálů. Role signálů sběrnice
VíceKONSTRUKCE SBĚRNICE PCI
KONSTRUKCE SBĚRNICE PCI 1 Obsah přednášky Pozice systémové sběrnice ve výpočetním systému (opakování). Výčet funkcí systémové sběrnice. Výčet funkcí sběrnice PCI, rozdělení signálů. Role signálů sběrnice
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy
VíceČinnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus
Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná
VíceKomunikace mikroprocesoru s okolím Josef Horálek
Komunikace mikroprocesoru s okolím Josef Horálek Základní deska (mainboard) = Fyzicky jde o desku plošného spoje s mnoha elektronickými obvody a konektory připojení dalších periferií = Obvody desky určeny
VíceŠESTNÁCTIKANÁLOVÝ A/D PŘEVODNÍK ±30 mv až ±12 V DC, 16 bitů
ZÁKLADNÍ CHARAKTERISTIKA Připojení 16 analogových vstupů Měření stejnosměrných napěťových signálů Základní rozsahy ±120mV nebo ±12V Další rozsahy ±30mV nebo ±3V Rozlišení 16 bitů Přesnost 0,05% z rozsahu
Více3. Principy komunikace s perifériemi: V/V brány, programové řízení, přerušení, řešení priorit. Řadiče, DMA kanály. Popis činnosti DMA kanálu.
3. Principy komunikace s perifériemi: V/V brány, programové řízení, přerušení, řešení priorit. Řadiče, DMA kanály. Popis činnosti DMA kanálu. Obsah 3. Principy komunikace s perifériemi: V/V brány, programové
VíceKonfigurace portů u mikrokontrolérů
Konfigurace portů u mikrokontrolérů Porty u MCU Většina vývodů MCU má podle konfigurace některou z více funkcí. K přepnutí funkce dochází většinou automaticky aktivováním příslušné jednotky. Základní konfigurace
VíceRozhraní PC - Sériové a paralelní
Rozhraní PC - Sériové a paralelní Hardware Porty a registry Přístup ve Win32 Jan Benda http://jbe.matfyz.cz Sériové rozhraní výhody odolnost proti zničení (zkrat, přetížení...) přístroje je možné připojovat
Vícearchitektura mostů severní / jižní most (angl. north / south bridge) 1. Čipové sady s architekturou severního / jižního mostu
Čipová sada Čipová sada (chipset) je hlavní logický integrovaný obvod základní desky. Jeho úkolem je řídit komunikaci mezi procesorem a ostatními zařízeními a obvody. V obvodech čipové sady jsou integrovány
VícePaměti v PC - souhrn
Paměti v PC - souhrn V současném PC se vyskytuje podstatně více různých typů pamětí hierarchicky uspořádaných než v prvních typech. Zvýšila se kapacita pamětí, získávání dat z pamětí o velké kapacitě je
VíceCA21 PŘÍRUČKA UŽIVATELE
CA21 PŘÍRUČKA UŽIVATELE CA21 je komunikační adaptér umožňující propojení sítí automatů a periferií MICROPEL s PC pomocí rozhraní USB příručka uživatele edice 03.2009 2. verze dokumentu pro firmware 1.080
VíceRozhraní ATA a ATAPI. Rozhraní ATA a ATAPI. Koncepce ATA. Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA.
1 Koncepce ATA Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA. Registry řadiče Fyzická vrstva Systémová nebo specializovaná sběrnice Zařízení ATA/ATAPI 2 Rozsah specifikace
Více