Přerušovací systém 12.přednáška
|
|
- Oldřich Josef Esterka
- před 7 lety
- Počet zobrazení:
Transkript
1 Přerušovací systém 12.přednáška
2 Přerušovací systém Pomocí přerušení procesor reaguje na asynchronní události. Přerušení znamená přechod na vykonávání obsluhy přerušení (součást OS). Po vykonání ošetření přerušení se procesor vrací k vykonávání původního strojového kódu. Protože může od modulů připojených ke sběrnici přijít více žádostí o přerušení najednou, musí přerušovací systém obsahovat řadič přerušení (arbitr), který rozhodne, které z přerušení bude obslouženo nejdříve. Buchtela@pef.czu.cz 2
3 Víceúrovňový ový přerup erušovací systém Přerušovací systém vybírá přerušující moduly podle předem stanoveného pořadí důležitosti, tzv. priority. Víceúrovňový přerušovací systém: Přerušení jsou rozdělena do úrovní s přiřazenou prioritou Pokud procesor obsluhuje nějaké přerušení, běží na úrovni shodné s úrovní obsluhovaného přerušení Činnost procesoru je přerušena pouze přerušením s vyšší prioritou Buchtela@pef.czu.cz 3
4 Úrovně přerušení v OS UNIX Úroveň přerušení Přerušující zařízení 0 Chyby procesoru Vyšší priorita 1 hodinový generátor 2 disky 3 lokální síť 4 terminály Nižší priorita 5 softwarová přerušení Za určitých okolností je třeba některá přerušení nepovolit (maskovat). To se provádí buď nastavením masky přerušení nebo zvýšením úrovně, na které pracuje procesor. Buchtela@pef.czu.cz 4
5 Realizace systému přerup erušení Přerušovací systém je realizován pomocí vnějšího obvodu, tzv. řadiče přerušení Procesor má vždy alespoň tyto vstupy a výstupy: INT (interupt) vstup pro přerušení INTA (interupt acknowledge) výstup pro potvrzení přerušení Některé procesory mají ještě jeden vstup pro nemaskovatelné přerušení. Buchtela@pef.czu.cz 5
6 Realizace systému přerup erušení Přerušovací systém je obvykle realizován jednou ze dvou následujících technik: Technika řetězení (daisy chaining) Technika samostatné žádosti 6
7 Přerušovací systém technika řetězení Procesor INT i o i o i INTA M 1 M 2 M n Moduly žádají o přerušení signálem INT Každý modul má jeden vstup i a jeden výstup o Modul přenáší signál ze vstupu i na výstup o jedině, když nežádá o přerušení Buchtela@pef.czu.cz 7
8 Přerušovací systém technika řetězení Procesor INT i o i o i INTA M 1 M 2 M n Jakmile procesor potvrdí přerušení signálem INTA, začne se signál šířit přes moduly až k modulu žádajícímu o přerušení Vybraný modul uloží na datovou sběrnici tzv. vektor přerušení. Procesor provede subrutinu ošetření přerušení. Buchtela@pef.czu.cz 8
9 Přerušovací systém technika řetězení Procesor INT i o i o i INTA M 1 M 2 M n Priorita jednotlivých modulů je pevně stanovena způsobem zapojení modul blíže k procesoru má vyšší prioritu Technika řetězení umožňuje také víceúrovňové přerušení Buchtela@pef.czu.cz 9
10 Přerušovací systém technika samostatné žádosti datová sběrnice Procesor Ř adič p řerušení INT M 1 M 2 M n INTA Každý modul je spojen s řadičem přerušení samostatným vodičem Jakmile některý modul zažádá o přerušení, řadič zažádá procesor o přerušení signálem INT. Buchtela@pef.czu.cz 10
11 Přerušovací systém technika samostatné žádosti datová sběrnice Procesor Ř adič p řerušení INT M 1 M 2 M n INTA Jakmile procesor přerušení povolí signálem INTA, řadič vybere modul s nejvyšší prioritou a na datovou sběrnici uloží jeho vektor přerušení Procesor provede poté obsluhu přerušení Buchtela@pef.czu.cz 11
12 Přerušovací systém technika samostatné žádosti datová sběrnice Procesor Ř adič p řerušení INT M 1 M 2 M n INTA Priorita modulů je uložena v registrech řadiče: procesor může dynamicky měnit prioritu jednotlivých modulů procesor může vybraná přerušení dočasně maskovat Buchtela@pef.czu.cz 12
13 Přerušovací systém m osobních počíta tačů datová sběrnice Procesor INTEL INT Řadič přerušení 8259 IR0 IR1 IR5 generátor hodin klávesnice adaptér disků INTA IR6 IR7 tiskárna Buchtela@pef.czu.cz 13
14 Sběrnice
15 Sběrnice Sběrnice je komunikační cesta, která spojuje dvě či více zařízení. Vurčitý okamžik je možné aby pouze jedno z připojených zařízení vložilo na sběrnici data. Vložená data pak mohou číst všechna zařízení připojená ke sběrnici současně. Pokud po sběrnici vyšlou data dvě zařízení současně, data jsou zničena, tj. stav sběrnice neodpovídá vyslaným datům. Buchtela@pef.czu.cz 15
16 Sběrnice Fyzickým základem sběrnice uvnitř počítače je společná soustava vodičů. Jedná se obvykle o soustavu plošných spojů, umístěných na propojovací desce. Kolmo k těmto spojům jsou připájeny patice (sloty). Jednotlivé moduly, které se ke sběrnici připojují, jsou umístěny na samostatných deskách plošných spojů a jejich vstupy a výstupy jsou vyvedeny na konektor, připájený k desce. Zasunutím konektoru do slotu je modul fyzicky připojen ke sběrnici. Buchtela@pef.czu.cz 16
17 Moduly připojenp ipojené ke sběrnici Moduly, které jsou ke sběrnici připojovány, musí: vyhovovat přesným mechanickým specifikacím, tj. musí mít předepsané konektory. vyhovovat předepsaným elektrickým specifikacím, tj. musí pracovat s požadovanými napěťovými a proudovými úrovněmi a splňovat požadavky na vstupní a výstupní impedanci. komunikovat podle přesně definovaných pravidel, které jsou určeny tzv. protokolem sběrnice. Buchtela@pef.czu.cz 17
18 Části sběrnice Sběrnici tvoří: datová část sběrnice adresová část sběrnice řídící část sběrnice 18
19 Části sběrnice Datovou část sběrnice tvoří datové vodiče Počet datových vodičů definuje šířku sběrnice. Šířka sběrnice určuje, kolik bitů lze najednou po sběrnici přenést. Šířka datové sběrnice je důležitým parametrem, který zásadním způsobem ovlivňuje celkovou výkonnost prostřednictvím sběrnice spolupracujících modulů. 19
20 Části sběrnice Adresovou část sběrnice tvoří adresové vodiče Po adresové sběrnici se přenáší adresa při komunikaci s adresovatelnou pamětí. Šířka adresové sběrnice definuje maximální velikost ke sběrnici připojitelné paměti. Obvykle se adresová sběrnice používá také k adresování I/O modulů. V tom případě obvykle nejvyšší bity udávají adresu I/O modulu. Pokud je k I/O modulu připojeno více zařízení, potom nejnižší bity udávají adresu zařízení, kterého se komunikace týká. Buchtela@pef.czu.cz 20
21 Části sběrnice Třetí část vodičů tvoří řídící sběrnici: Memory write (zápis do paměti) Memory read (čtení z paměti) I/O write (zápis dat na I/O zařízení) I/O read (čtení dat z I/O zařízení) Transfer acknowledge (potvrzení o převzetí dat ze sběrnice nebo potvrzení o uložení dat na sběrnici) Bus request (žádost o sběrnici) Bus grant (udělení sběrnice) Interrupt request (žádost o přerušení) Interupt acknowledge (potvrzení žádosti o přerušení) Clock (hodinové pulsy, používají se pro synchronizaci činnosti synchronní sběrnice) Reset (inicializace modulů) Buchtela@pef.czu.cz 21
22 Sběrnicov rnicová architektura osobního počíta tače Videokarta A.G.P. / PCI bridge Buchtela@pef.czu.cz 22
23 Připojování obvodů ke sběrnici
24 Připojování obvodů ke společné sběrnici sběrnice O 1 O 2 O 3 O 4 Výstupy dosud popisovaných logických obvodů nelze jednoduše propojovat hodnota na společném výstupu by nebyla definována. Zařízení, která mají výstup realizován logickými obvody dosud probíraného typu nelze připojit ke společné sběrnici i nekomunikující zařízení by okamžitě způsobilo poruchu sběrnice Buchtela@pef.czu.cz 24
25 Připojování obvodů ke společné sběrnici Pro připojování ke sběrnici byly vyvinuty speciální obvody: obvody s otevřeným kolektorem třístavové obvody Buchtela@pef.czu.cz 25
26 Obvody s otevřeným eným kolektorem U těchto obvodů kolektor výstupního tranzistoru není spojen s žádným místem uvnitř obvodu. Je pouze propojen s výstupem obvodu. O 1 Q Buchtela@pef.czu.cz 26
27 Obvody s otevřeným eným kolektorem Pokud na vstup obvodu vložíme napětí definované logické úrovně, výstup obvodu bude v jednom ze dvou stavů: O 1 Q Stav A - Výstupní tranzistor je uzavřen (bázový proud I b = 0 ). Stav B - Výstupní tranzistor je otevřen (tranzistorem teče dostatečný bázový proud I b ). Pracujeme-li v pozitivní logice, je stav A interpretován jako logický stav 1. Stav B je interpretován jako logický stav 0. Buchtela@pef.czu.cz 27
28 Obvody s otevřeným eným kolektorem +U c sběrnice R R R R s O 1 O 2 Velikost odporů R musí být navržena tak, aby při otevření výstupního tranzistoru alespoň jednoho připojeného obvodu, vznikl na odporu takový úbytek napětí, který způsobí, že na společném vodiči S bude logická nula. Buchtela@pef.czu.cz 28
29 Obvody s otevřeným eným kolektorem +U c R R R R sběrnice O 1 O 2 S O 1 O 2 s Na vodiči S je hodnota S = O 1 O 2. Zapojením jsme realizovali hradlo AND (tzv. wired AND ). Nekomunikující zařízenímusímít výstup 1. Na společném vodiči S bude stejná hodnota jako na výstupu komunikujícího zařízení. Buchtela@pef.czu.cz 29
30 Obvody s otevřeným eným kolektorem Ke společnému vodiči sběrnice může být připojeno i více zařízení než dvě. Komunikující zařízení musí dodržet následující pravidla: Po sběrnici smí v určitý okamžik komunikovat jen jedno zařízení Výstupní transistory všech nekomunikujících zařízení musí být uzavřeny (logická 1) Buchtela@pef.czu.cz 30
31 Třístavové obvody Třístavové obvody jsou obvody, jejichž výstup může být v jednom ze třech stavů: logická 0 logická 1 stav vysoké impedance Ve stavu vysoké impedance je výstup obvodu odpojen od ostatních částí obvodu (není nikam připojen) má impedanci, jejíž velikost se blíží nekonečnu. Odpojení výstupu se provádí pomocí řídícího signálu. Třístavový obvod má v kolektoru výstupního tranzistoru místo odporu tranzistor odpojení = uzavření obou tranzistorů Buchtela@pef.czu.cz 31
32 Třístavové obvody Třístavové obvody se obvykle konstruují jako třístavové zesilovače signálu (tri-state buffers). Zařízení se připojují ke sběrnici přes tyto zesilovače. Pokud připojená zařízení po sběrnici nekomunikují, jsou jejich třístavové zesilovače ve stavu vysoké impedance. Neinvertující třístavový zesilovač vstup výstup Invertující třístavový zesilovač vstup výstup řízení řízení 32
33 Komunikace po sběrnici
34 Typy přenosp enosů po sběrnici Přenos po sběrnici může řídit vždy jen jeden modul. Modul který přenos řídí je pánem sběrnice (master). Ostatní, kteří se přenosu zúčastní, jsou ve funkci sluhy (slave) master slave činnost procesor hlavní paměť přenos instrukce nebo operandu procesor I/O modul zaslání příkazu procesor koprocesor přenos instrukce v pohyblivé řádové čárce disk.adaptér hlavní paměť DMA přenos koprocesor hlavní paměť přenos operandu Buchtela@pef.czu.cz 34
35 Systém m přidp idělování sběrnice Centralizovaný Existuje centrální arbitr, který přijímá žádosti o přidělení sběrnice a podle určitého kritéria předává řízení jednotlivým modulům. Arbitr může být součástí procesoru nebo samostatný modul Decentralizovaný Přidělování sběrnice je realizováno bez arbitra. Každý master sběrnice obsahuje řídící obvody, které vzájemnou spoluprací zajistí, že je sběrnice přidělena jen jednomu z nich. Buchtela@pef.czu.cz 35
36 Časování sběrnice Časováním rozumíme způsob, kterým jsou koordinovány jednotlivé dílčí fáze přenosu dat po sběrnici. Synchronní sběrnice Okamžik platnosti dat je odvozen od hodinového signálu sběrnice Jednoduchá implementace použití u osobních počítačů Asynchronní sběrnice Okamžik platnosti dat je určen řídícími signály Obtížnější realizace použití u výkonných počítačů Větší přenosová rychlost Buchtela@pef.czu.cz 36
37 Časování synchronní sběrnice T 1 T 2 T 3 Φ Adresa Data MREQ RD Veškerá aktivita na sběrnici je synchronizována s hodinovým signálem a trvá určitý násobek cyklů cyklus sběrnice Buchtela@pef.czu.cz 37
38 Časování synchronní sběrnice T 1 T 2 T 3 Φ Adresa Data MREQ RD Procesor v cyklu T 1 při náběžné hraně hodinového pulsu uloží adresu na adresní sběrnici. Při sestupné hraně T 1 zadá požadavek na čtení aktivací signálů MREQ (memory request) a RD (read) Celý cyklus T 2 a polovina cyklu T 3 je vyhrazena pro vybavení dat uloženídat na datovou sběrnici Buchtela@pef.czu.cz 38
39 Časování synchronní sběrnice T 1 T 2 T 3 Φ Adresa Data MREQ RD V první polovině cyklu T 3 paměť uloží požadovaná data na datovou sběrnici Na sestupnou hranu T 3 reaguje procesor přenesením dat z datové sběrnice do svých vstupních registrů Zároveň provede procesor reset signálů MREQ a RD. Buchtela@pef.czu.cz 39
40 Časování asynchronní sběrnice Adresa MREQ RD MSYN Data SSYN Aktivita na asynchronní sběrnici vzniká reakcí na změnu některého řídícího signálu Události na sběrnici tedy vznikají asynchronně v okamžicích změn řídících signálů Buchtela@pef.czu.cz 40
41 Časování asynchronní sběrnice Adresa MREQ RD MSYN Data SSYN Procesor uloží hodnotu adresy na adresní sběrnici a oznámí hlavní paměti požadavek na čtení aktivací signálů MREQ, RD a MSYN. Paměť uloží data na datovou sběrnici a oznámí to procesoru signálem SSYN. Buchtela@pef.czu.cz 41
42 Časování asynchronní sběrnice Adresa MREQ RD MSYN Data SSYN Procesor přenese data z datové sběrnice do svých vnitřních registrů, deaktivuje signály MREQ, RD, MSYN a přestane adresovat adresní sběrnici Na deaktivaci signálu MSYN reaguje paměť deaktivací signálu SSYN a přestane udržovat platná data na datové sběrnici Buchtela@pef.czu.cz 42
43 Vzájemn jemné potvrzování K potvrzení určité akce na asynchronní sběrnici se používá poměrně složitý proces vzájemného potvrzování (vzájemného kvitování) full handshaking. Například: Procesor aktivuje signál MSYN V odezvu na aktivaci signálu MSYN (a uložení dat na sběrnici) paměť aktivuje signál SSYN V odezvu na aktivaci signálu SSYN (a převzetí dat) procesor deaktivuje signál MSYN V odezvu na deaktivaci signálu MSYN paměť deaktivuje signál SSYN. Buchtela@pef.czu.cz 43
44 Děkuji za pozornost! Příští přednáška: Vstupně výstupní moduly Informace o zkoušce
Systém řízení sběrnice
Systém řízení sběrnice Sběrnice je komunikační cesta, která spojuje dvě či více zařízení. V určitý okamžik je možné aby pouze jedno z připojených zařízení vložilo na sběrnici data. Vložená data pak mohou
VíceZákladní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.
Základní principy konstrukce systémové sběrnice - shrnutí Shrnout základní principy konstrukce a fungování systémových sběrnic. 1 Co je to systémová sběrnice? Systémová sběrnice je prostředek sloužící
VíceVstupně - výstupní moduly
Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní
VíceVstupně výstupní moduly. 13.přednáška
Vstupně výstupní moduly 13.přednáška Vstupně-výstupn výstupní modul (I/O modul) Přídavná zařízení sloužící ke vstupu a výstupu dat nebo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo,
VíceKoncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.
p 1 Koncepce DMA Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. Čekání na připravenost V/V Přenos paměť V/V nebo V/V paměť Posun pointeru
VíceŘízení IO přenosů DMA řadičem
Řízení IO přenosů DMA řadičem Doplňující text pro POT K. D. 2001 DMA řadič Při přímém řízení IO operací procesorem i při použití přerušovacího systému je rychlost přenosu dat mezi IO řadičem a pamětí limitována
VíceMetody připojování periferií BI-MPP Přednáška 1
Metody připojování periferií BI-MPP Přednáška 1 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
VíceStrojový kód. Instrukce počítače
Strojový kód Strojový kód (Machine code) je program vyjádřený v počítači jako posloupnost instrukcí procesoru (posloupnost bajtů, resp. bitů). Z hlediska uživatele je strojový kód nesrozumitelný, z hlediska
VícePeriferní operace využívající přímý přístup do paměti
Periferní operace využívající přímý přístup do paměti Základní pojmy Programová obsluha periferní operace řízení této činnosti procesorem. Periferní operace využívající přerušení řízení řadičem přerušení,
VíceAGP - Accelerated Graphics Port
AGP - Accelerated Graphics Port Grafiku 3D a video bylo možné v jisté vývojové etapě techniky pracovních stanic provozovat pouze na kvalitních pracovních stanicích (cena 20 000 USD a více) - AGP představuje
VíceSystémová sběrnice, souvislost architektury počítače a systémové
Systémová sběrnice, souvislost architektury počítače a systémové sběrnice, principy činnosti Některé aspekty V/V sběrnic Cíl přednášky: Ukázat, jak se vyvíjely architektury počítačů v souvislosti s architekturami
VíceObsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic
Obsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic 1 Cíl přednášky Zabývat se principy využití principů přerušení. Popsat, jak se tyto principy odrazily v konstrukci systémových
VícePozice sběrnice v počítači
SBĚRNICE - souhrn Pozice sběrnice v počítači Systémová sběrnice nebo vstup/výstupní sběrnice. Systémová sběrnice komunikace mezi procesorem a ostatními komponentami počítače Operace: zápis/čtení do/z registru,
VícePřerušovací systém s prioritním řetězem
Přerušovací systém s prioritním řetězem Doplňující text pro přednášky z POT Úvod Přerušovací systém mikropočítače může být koncipován několika způsoby. Jednou z možností je přerušovací systém s prioritním
VícePřednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. 25
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. 25 1 Periferní operace základní principy Na periferní operaci se podílejí: počítač systémová sběrnice adaptér V/V
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy
VícePokročilé architektury počítačů
Pokročilé architektury počítačů Architektura IO podsystému České vysoké učení technické, Fakulta elektrotechnická A4M36PAP Pokročílé architektury počítačů Ver.1.00 2010 1 Co je úkolem? Propojit jednotlivé
VíceArchitektura počítače
Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích
VíceRozhraní SCSI. Rozhraní SCSI. Architektura SCSI
1 Architektura SCSI 2 ParalelnírozhraníSCSI Sběrnice typu multimaster. Max. 8 resp. 16 zařízení. Různé elektrické provedení SE (Single Ended) HVD (High Voltage Differential) LVD (Low Voltage Differential)
VíceMikrokontroléry. Doplňující text pro POS K. D. 2001
Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou
VícePrincipy komunikace s adaptéry periferních zařízení (PZ)
Principy komunikace s adaptéry periferních zařízení (PZ) Několik možností kategorizace principů komunikace s externími adaptéry, např.: 1. Podle způsobu adresace registrů, které jsou součástí adaptérů.
VíceArchitektury počítačů a procesorů
Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní
VícePrincipy činnosti sběrnic
Cíl přednášky: Ukázat, jak se vyvíjely architektury počítačů v souvislosti s architekturami sběrnic. Zařadit konkrétní typy sběrnic do vývojových etap výpočetních systémů. Ukázat, jak jsou tyto principy
VíceVrstvy periferních rozhraní
Vrstvy periferních rozhraní Cíl přednášky Prezentovat, jak postupovat při analýze konkrétního rozhraní. Vysvětlit pojem vrstvy periferních rozhraní. Ukázat způsob využití tohoto pojmu na rozhraní RS 232.
VíceSystémy pro sběr a přenos dat
Systémy pro sběr a přenos dat Centralizované SPD VME, VXI Compact PCI, PXI, PXI Express Sběrnice VME 16/32/64 bitová paralelní sběrnice pro průmyslové aplikace Počátky v roce 1981 neustále se vyvíjí původní
VíceVYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií
VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií Autor: Tomáš Válek, xvalek02@stud.fit.vutbr.cz Login: xvalek02 Datum: 21.listopadu 2012 Obsah 1 Úvod do rozhraní I 2 C (IIC) 1 2 Popis funkčnosti
VíceSběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.
Systémov mová sběrnice 1 Sběrnicová architektura Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Single master jeden procesor na sběrnici, Multi master více
VícePrincip funkce počítače
Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování
VícePeriferní operace využívající přerušení
Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně
VíceKomunikace procesoru s okolím
Komunikace procesoru s okolím Obvody umožňující komunikaci procesoru s okolím, zahrnujeme do tzv. podpůrných obvodů, které jsou součástí čipové sady základní desky. Ke komunikaci s okolím procesor používá
VíceFASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor
FASTPort Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům aneb Jak připojit koprocesor *) inteligentní karta = karta vybavená vlastním procesorem J. Němeček 12. 10. 2013 úvodní
VíceSériové komunikace KIV/PD Přenos dat Martin Šimek
Sériové komunikace KIV/PD Přenos dat Martin Šimek O čem přednáška je? 2 Konfigurace datového spoje Sériová rozhraní RS-232, RS-485 USB FireWire Konfigurace datového spoje 3 Topologie datového spoje 4 Rozhraní
VíceBI-JPO. (Jednotky počítače) M. Sběrnice
BI-JPO (Jednotky počítače) M. Sběrnice c doc. Ing. Alois Pluháček, CSc. 2010 Katedra číslicového návrhu Fakulta informačních technologií České vysoké učení technické v Praze Evropský sociální fond Praha&
VíceProfilová část maturitní zkoušky 2014/2015
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2014/2015 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
VícePřednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L322 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice
VíceSeriové ATA, principy, vlastnosti
Seriové ATA, principy, vlastnosti Snahy o zvyšování rychlosti v komunikaci s periferními zařízeními jsou velmi problematicky naplnitelné jedním z omezujících faktorů je fyzická konstrukce rozhraní a kabelů.
VícePeriferní operace využívající přerušení
Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně
VícePeriferní operace využívající přerušení
Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně
VícePraktické úlohy- 2.oblast zaměření
Praktické úlohy- 2.oblast zaměření Realizace praktických úloh zaměřených na dovednosti v oblastech: Měření specializovanými přístroji, jejich obsluha a parametrizace; Diagnostika a specifikace závad, měření
VíceStruktura a architektura počítačů (BI-SAP) 10
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 10 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
VícePřerušení POT POT. Přerušovací systém. Přerušovací systém. skok do obslužného programu. vykonávaný program. asynchronní událost. obslužný.
1 Přerušení Při výskytu určité události procesor přeruší vykonávání hlavního programu a začne vykonávat obslužnou proceduru pro danou událost. Po dokončení obslužné procedury pokračuje výpočet hlavního
Vícezení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení
Připojení periferních zařízen zení 1 Koncepce připojení V/V zařízení V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče specializované (řadič disku) lze k nim připojit jen zařízení určitého
VícePCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6, s o f c o s o f c o n.
PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT Příručka uživatele Střešovická 49, 162 00 Praha 6, e-mail: s o f c o n @ s o f c o n. c z tel./fax : (02) 20 61 03 48 / (02) 20 18 04 54, http :// w w w. s o f
VícePřerušení na PC. Fakulta informačních technologií VUT v Brně Ústav informatiky a výpočetní techniky. Personální počítače, technická péče cvičení
Fakulta informačních technologií VUT v Brně Ústav informatiky a výpočetní techniky Personální počítače, technická péče cvičení 5 Přerušení na PC Zadání Seznamte se s konstrukcí cvičné zásuvné adaptérové
VíceAkademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:
Západočeská univerzita v Plzni Písemná zkouška z předmětu: Zkoušející: Katedra informatiky a výpočetní techniky Počítačová technika KIV/POT Dr. Ing. Karel Dudáček Akademický rok: 2004/05 Datum: Příjmení:
VíceInovace výuky prostřednictvím ICT v SPŠ Zlín, CZ.1.07/1.5.00/ Vzdělávání v informačních a komunikačních technologií
VY_32_INOVACE_31_09 Škola Název projektu, reg. č. Vzdělávací oblast Vzdělávací obor Tematický okruh Téma Tematická oblast Název Autor Vytvořeno, pro obor, ročník Anotace Přínos/cílové kompetence Střední
VícePřednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L336
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L336 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice
VíceSEKVENČNÍ LOGICKÉ OBVODY
Sekvenční logický obvod je elektronický obvod složený z logických členů. Sekvenční obvod se skládá ze dvou částí kombinační a paměťové. Abychom mohli určit hodnotu výstupní proměnné, je potřeba u sekvenčních
VíceMetody připojování periferií
Metody připojování periferií BI-MPP Přednáška 3 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
VícePřednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L322 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice
VíceRegistrový model HDD
Registrový model HDD Charakteristika Pevný disk IDE v sestavě personálního počítače sestává z disku a jeho řadiče tyto dvě komponenty tvoří jeden mechanický celek. Procesor komunikuje s řadičem přes registry
VíceTypy a použití klopných obvodů
Typy a použití klopných obvodů Klopné obvody s hodinovým vstupem mění svůj stav, pokud hodinový vstup má hodnotu =. Přidáním invertoru před hodinový vstup je lze upravit tak, že budou měnit svůj stav tehdy,
VíceČinnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus
Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná
Vícearchitektura mostů severní / jižní most (angl. north / south bridge) 1. Čipové sady s architekturou severního / jižního mostu
Čipová sada Čipová sada (chipset) je hlavní logický integrovaný obvod základní desky. Jeho úkolem je řídit komunikaci mezi procesorem a ostatními zařízeními a obvody. V obvodech čipové sady jsou integrovány
VíceČinnost počítače po zapnutí
Projekt: Inovace oboru Mechatronik pro Zlínský kraj Registrační číslo: CZ.1.07/1.1.08/03.0009 Činnost počítače po zapnutí Paměť RWM(Read Write Memory - paměť pro čtení a zápis, označovaná také jako RAM)
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
VíceMetody připojování periferií BI-MPP Přednáška 2
Metody připojování periferií BI-MPP Přednáška 2 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
VíceZákladní charakteristiky sběrnice Sběrnice závislé na procesoru Sběrnice nezávislé na procesoru
Počítačové systémy Vnitřní sběrnice Miroslav Flídr Počítačové systémy LS 2007-1/22- Západočeská univerzita v Plzni Možnosti propojení komponent - procesorem řízená sběrnice CPU Disk I/O Memory Memory I/O
VíceObecné principy konstrukce systémové sběrnice
Obecné principy konstrukce systémové sběrnice 1 Osnova přednášky Výčet funkcí systémové sběrnice implementace těchto funkcí ve sběrnici PCI. Cílem této prezentace je poskytnout studentům výčet funkcí systémové
VíceSystém adresace paměti
Systém adresace paměti Základní pojmy Adresa fyzická - adresa, která je přenesena na adresní sběrnici a fyzicky adresuje hlavní paměť logická - adresa, kterou má k dispozici proces k adresaci přiděleného
VíceJak studovat systémovou sběrnici
Jak studovat systémovou sběrnici 1 Osnova přednášky Pozice systémové sběrnice ve výpočetním systému (opakování). Výčet funkcí systémové sběrnice. Výčet funkcí sběrnice PCI, rozdělení signálů. Role signálů
Více3. Počítačové systémy
3. Počítačové systémy 3.1. Spolupráce s počítačem a řešení úloh 1. přímý přístup uživatele - neekonomické. Interakce při odlaďování programů (spusť., zastav.,krok, diagnostika) 2. dávkové zpracování (batch
VícePřednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012
Přednáška Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského
VícePřednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010
Přednášky o výpočetní technice Hardware teoreticky Adam Dominec 2010 Rozvržení Historie Procesor Paměť Základní deska přednášky o výpočetní technice Počítací stroje Mechanické počítačky se rozvíjely už
Víceenos dat rnici inicializaci adresování adresu enosu zprávy start bit átek zprávy paritními bity Ukon ení zprávy stop bitu ijíma potvrzuje p
Přenos dat Ing. Jiří Vlček Následující text je určen pro výuku předmětu Číslicová technika a doplňuje publikaci Moderní elektronika. Je vhodný i pro výuku předmětu Elektronická měření. Přenos digitálních
VíceSběrnice. Parametry sběrnic: a. Přenosová rychlost - určuje max. počet bitů přenesených za 1 sekundu [b/s]
Sběrnice Sběrnice je soustava vodičů, které zajišťují propojení jednotlivých obvodů počítače. Používají se k přenosu dat, adres, řídicích a stavových signálů. Sběrnice v PC jsou uspořádaný hierarchicky
VíceSemestrální práce z předmětu Speciální číslicové systémy X31SCS
Semestrální práce z předmětu Speciální číslicové systémy X31SCS Katedra obvodů DSP16411 ZPRACOVAL: Roman Holubec Školní rok: 2006/2007 Úvod DSP16411 patří do rodiny DSP16411 rozšiřuje DSP16410 o vyšší
Vícefrekvence 8 Mhz, přestože spolupracuje s procesori různe rychlými. 16 bitová ISA sběrnice je
České vysoké učení technické Fakulta elektrotechnická, katedra počítačů Karlovo náměstí 13, 121 35 Praha 2 Měrení na sběrnici ISA Referát z předmětu Periférní zařízení autor: Perd och Michal, Ptáček Milan,
VícePočítač jako elektronické, Číslicové zařízení
Počítač jako elektronické, Číslicové Autor: Ing. Jan Nožička SOŠ a SOU Česká Lípa VY_32_INOVACE_1135_Počítač jako elektrornické, číslicové _PWP Název školy: Číslo a název projektu: Číslo a název šablony
VíceMetody připojování periferií
Metody připojování periferií BI-MPP Přednáška 8 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
VíceGymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto
Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Petr
VíceZ čeho se sběrnice skládá?
Sběrnice Co je to sběrnice? Definovat sběrnici je jednoduché i složité zároveň. Jedná se o předávací místo mezi (typicky) více součástkami počítače. Sběrnicí však může být i předávací místo jen mezi dvěma
VíceVrstvy periferních rozhraní
Vrstvy periferních rozhraní Úvod Periferní zařízení jsou k počítačům připojována přes rozhraní (interface). Abstraktní model periferního rozhraní sestává z vrstev, jejich hranice nejsou však vždy jasné
VíceIPZ laboratoře. Analýza komunikace na sběrnici USB L305. Cvičící: Straka Martin, Šimek Václav, Kaštil Jan. Cvičení 2
IPZ laboratoře Analýza komunikace na sběrnici USB L305 Cvičení 2 2008 Cvičící: Straka Martin, Šimek Václav, Kaštil Jan Obsah cvičení Fyzická struktura sběrnice USB Rozhraní, konektory, topologie, základní
VíceTECHNICKÝ POPIS MODULU GRAFIK =============================
listů: 8 list : 1 TECHNICKÝ POPIS MODULU GRAFIK ============================= zpracoval: Nevoral schválil: Cajthaml ZPA, k.p. Nový Bor, listopad 1985 4-151-00342-4 list: 1 list: 2 1. VŠEOBECNĚ Obvody realizované
VícePohled do nitra mikroprocesoru Josef Horálek
Pohled do nitra mikroprocesoru Josef Horálek Z čeho vycházíme = Vycházíme z Von Neumannovy architektury = Celý počítač se tak skládá z pěti koncepčních bloků: = Operační paměť = Programový řadič = Aritmeticko-logická
VíceArchitektura procesoru ARM
Architektura procesoru ARM Bc. Jan Grygerek GRY095 Obsah ARM...3 Historie...3 Charakteristika procesoru ARM...4 Architektura procesoru ARM...5 Specifikace procesoru...6 Instrukční soubor procesoru...6
VíceSériové rozhraní IDE (ATA)
Sériové rozhraní IDE (ATA) 1 Nevýhody paralelních rozhraní Paralelní přenosy se dostaly do stavu, kdy další zvyšování rychlosti bylo nemožné. Důvody: Při vyšších rychlostech vzniká problém dodržení časové
VíceCíl přednášky: Obsah přednášky:
Cíl přednášky: Vysvětlit principy konstrukce a principy činnosti sběrnice PCI, dát je do relace s obecnými principy konstrukce systémových sběrnic. Upozornit na odlišnosti konstrukce sběrnice PCI od předcházejících
VíceProfilová část maturitní zkoušky 2015/2016
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2015/2016 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
VíceHardware. Příklad převodu čísla: =1*32+0*16+0*8+1*4+0*2+1*1= Převod z dvojkové na desítkovou Sčítání ve dvojkové soustavě
1 Hardware Dvojková soustava Pro zápis čísel v počítači se používá dvojková soustava, kdy se jakékoliv číslo zapisuje jen pomocí nul (0 Voltů) a jedniček (5V). Např.: 9 10 =1001 2 nebo 75 10 =1001011 2
VíceKomunikace modulu s procesorem SPI protokol
Komunikace modulu s procesorem SPI protokol Propojení dvouřádkového LCD zobrazovače se sběrnicí SPI k procesotru (dále již jen MCU microcontroller unit) a rozložení pinů na HSES LCD modulu. Komunikace
VíceObvody a architektura počítačů. Jednoprocesorové počítače
Obvody a architektura počítačů Jednoprocesorové počítače Josef Voltr, 2013 Modulární sestava počítače s jedním procesorem Postup činnosti počítače 1. procesor vyšle adresu pamětové buňky 2. paměť vyšle
VíceTémata profilové maturitní zkoušky
Střední průmyslová škola elektrotechniky, informatiky a řemesel, Frenštát pod Radhoštěm, příspěvková organizace Témata profilové maturitní zkoušky Obor: Elektrotechnika Třída: E4A Školní rok: 2010/2011
VíceKONSTRUKCE SBĚRNICE PCI
KONSTRUKCE SBĚRNICE PCI 1 Obsah přednášky Pozice systémové sběrnice ve výpočetním systému (opakování). Výčet funkcí systémové sběrnice. Výčet funkcí sběrnice PCI, rozdělení signálů. Role signálů sběrnice
VíceZákladní deska (1) Parametry procesoru (2) Parametry procesoru (1) Označována také jako mainboard, motherboard
Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený
VíceParalelní rozhraní. Přehled standardů paralelního rozhraní Centronics
Paralelní rozhraní Přehled standardů paralelního rozhraní Centronics Základní pojmy - Standard IBM LPT byl vytvořen pro komunikaci s tiskárnou. - Standardní paralelní port (dále jen SPP) je připojen na
VíceKomunikace s perifériemi
Komunikace s perifériemi Studijní materiál pro předmět Architektury počítačů a paralelních systémů Ing. Petr Olivka katedra informatiky FEI VŠB-TU Ostrava email: petr.olivka@vsb.cz Ostrava, 2014 1 1 Úvod
VícePaměti SDRAM (synchronní DRAM)
Paměti SDRAM (synchronní DRAM) 1 Paměti SDRAM Cíl přednášky: - Shrnout předcházející techniky řízení pamětí. - Prezentovat techniku SDRAM, postihnout její výrazné rysy a odlišnosti od předcházejících typů.
VíceSběrnice PCI, PCI-X, PCI Express
Sběrnice PCI, PCI-X, PCI Express Přehled PCI, PCI-X Meze paralelních sběrnic. Důvody pro zavedení vysokorychlostních sériových protokolů do systémových sběrnic. Vlastnosti sběrnice PCI Express. Zobecnění
VíceKomunikace mikroprocesoru s okolím Josef Horálek
Komunikace mikroprocesoru s okolím Josef Horálek Základní deska (mainboard) = Fyzicky jde o desku plošného spoje s mnoha elektronickými obvody a konektory připojení dalších periferií = Obvody desky určeny
Vícesběrnic a jejich komunikace s periferními zařízeními. Někdy se jedná o sběrnice, kdy celkovou
1 Úvod V moderní době, kdy je enormní nárust využití počítačů, je potřeba se věnovat neustálému vývoji sběrnic a jejich komunikace s periferními zařízeními. Někdy se jedná o sběrnice, kdy celkovou rychlost
Více3. Principy komunikace s perifériemi: V/V brány, programové řízení, přerušení, řešení priorit. Řadiče, DMA kanály. Popis činnosti DMA kanálu.
3. Principy komunikace s perifériemi: V/V brány, programové řízení, přerušení, řešení priorit. Řadiče, DMA kanály. Popis činnosti DMA kanálu. Obsah 3. Principy komunikace s perifériemi: V/V brány, programové
VíceTOPOLOGIE DATOVÝCH SÍTÍ
TOPOLOGIE DATOVÝCH SÍTÍ Topologie sítě charakterizuje strukturu datové sítě. Popisuje způsob, jakým jsou mezi sebou propojeny jednotlivá koncová zařízení (stanice) a toky dat mezi nimi. Topologii datových
VíceZákladní deska (1) Označována také jako mainboard, motherboard. Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje:
Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený
VíceSEKVENČNÍ LOGICKÝ OBVOD - jeho hodnoty výstupu nezavisi pouze na vstupech, ale i na vnitřním stavu obvod
DNF a KNF - disjunktivní normalova forma = K v K1 v K2 / K + K1 + K2 (p * q) + (p * q) - konjunktivní normalova forma = D * D1 * D2 (p + q) * (p + q) Převádět formule lze pomocí: - ekvivalentních uprav
VíceJak do počítače. aneb. Co je vlastně uvnitř
Jak do počítače aneb Co je vlastně uvnitř Po odkrytí svrchních desek uvidíme... Von Neumannovo schéma Řadič ALU Vstupně/výstupní zař. Operační paměť Počítač je zařízení, které vstupní údaje transformuje
VíceDekódování adres a návrh paměťového systému
Dekódování adres a návrh paměťového systému K.D. 2004 Tento text je určen k doplnění přednášek z předmětu POT. Je zaměřen jen na některé body probírané na přednáškách bez snahy o úplné vysvětlení celé
VíceAS-Interface. AS-Interface. = Jednoduché systémové řešení
AS-Interface = Jednoduché systémové řešení Představení technologie AS-Interface Technologie AS-Interface Přenosové vlastnosti Instalace Základní všeobecný popis Síťová topologie Princip komunikace AS-Interface
VíceAS-Interface. AS-Interface = Jednoduché systémové řešení. Představení technologie AS-Interface
= Jednoduché systémové řešení Představení technologie Česká republika 2 Technologie Přenosové vlastnosti Instalace Základní všeobecný popis Síťová topologie Princip komunikace Diagnostika Přenos analogových
Více