Vstupně - výstupní moduly

Transkript

1 Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní důvody: způsoby ovládání jednotlivých zařízení se výrazně liší a vyžadují různé řídící obvody větší univerzalita procesoru přenos dat z přídavných zařízení je podstatně pomalejší ž přenos mezi procesorem a hlavní pamětí přídavná zařízení často požadují jiné formáty dat a jinou šířku sběrnice ž je systémová Blokové schéma u Datová sběrnice Registr dat Registr stavu Rozhraní přídavného zařízení Data Status Řízení Registr řízení Adresová sběrnice Řídící sběrnice Řídící obvody modulu Rozhraní přídavného zařízení Data Status Řízení Adresace u Paměťově mapované y y se adresují jako buňky hlavní paměti výhoda: zúžení adresového prostoru HP výhoda: bohatý rejstřík strojových instrukcí Oddělené (izolované) y K odlišení, zda se na adresové sběrnici nachází adresa HP bo u, se používá řídící signál. výhoda: nutnost zvláštních strojových instrukcí pro y výhoda: HP může využívat celý adresový prostor - 1 -

2 Procesor musí také modulu oznámit, které z přídavných zařízení k němu připojených, má du činnost provést musí uvést adresu přídavného zařízení: adresu modulu definuje jeden či několik jvýznačnějších bitů adresy adresa zařízení je dána určitým počtem jméně významných bitů adresy Řízení činnosti u Pokud chce procesor začít pracovat s přídavnými zařízeními, je nutné aby si jdříve zjistil stav, ve kterém se právě nacházejí a podle toho rozhodl, jakým způsobem s nimi bude pracovat. Nejdůležitější stavy zařízení jsou udržované v tzv. stavovém registru: Onli - zařízení je v provozu Offli - zařízení je mimo provoz Busy - zařízení plní jinou činnost, je třeba čekat Ready - zařízení je schopno plnit nový požadavek Procesor může testovat stavový registr u a zadávat mu povely těmito způsoby: přímo číst stavový registr a zapisovat do řídícího registru modulu Jednoduché y řídit činnost u pomocí příkazů posílaných po datové sběrnici Testovací test stavového registru u Výkonné přenos dat, řídící povely bo Startovací spustí kanálový program (obsahuje pro řízení u) Způsoby řízení přídavných zařízení Programové řízení výhoda: značné plýtvání procesorovým časem Řízení pomocí přerušení výhoda: velká zátěž procesoru při větších objemech přenášených dat Přímý přístup do paměti (DMA) (Direct memory acces) - 2 -

3 Programové řízení přenosu Vydej příkaz ke čtení z přídavného zařízení Testuj stavový registr u busy Status zařízení ready Vydej příkaz k přečtení datového registru u Zapiš slovo do hlavní paměti skončeno? Řízení přenosu pomocí přerušení Zař ízení p ř ip raveno? Chyba Vydej př íkaz ke č tení z př ídavného zař ízení Jiná č innost Testuj stavový registr u p ř erušení Data př ipravena? Chyba Vydej př íkaz k př e č tení datového registru u Zapiš slovo do hlavní pamě ti koc bloku? - 3 -

4 Přímý přístup do paměti (DMA) Příkaz u k provedení I/O operace Jiná činnost přerušení Přenos v pořádku? chyba Principy DMA: Slova dat se přenáší přímo mezi přídavným zařízením a hlavní pamětí bez účasti procesoru Přenos slov řídí žádá o přidělení sběrnice a v okamžiku, kdy ji získá, sám přese slovo mezi svým datovým registrem a hlavní pamětí Procesor přenos bloku dat pouze zahajuje zadává u odkud kam a kolik datových slov má přenést Po skončení přenosu celého bloku dat informuje procesor o skončení přenosu pomocí přerušení Při používání sběrnice se procesor a DMA modul mohou střídat těmito způsoby: Procesor uvolní sběrnici DMA modulu jen pokud ji sám potřebuje DMA modul jdříve přese celý blok dat z přídavného zařízení do svého registru. Potom požádá procesor o sběrnici a přese celý blok do paměti. DMA modul získá vždy jen jeden cyklus sběrnice, během kterého přese jedno slovo dat metoda kradení cyklů (cycle-stealing) - 4 -

5 Metoda kradení cyklů DMA modul zažádá o sběrnici Činnost procesoru je pozastavena v bodě přerušení DMA a procesor uvolní sběrnici na jeden cyklus sběrnice DMA modul během tohoto cyklu přese jedno slovo dat Činnost procesoru je obnovena Body přerušení DMA načtení dekódování načtení operandu vykonání uložení výsledku načtení strojový cykl Diskový adaptér s přímým přístupem do paměti Hlavní paměť (HP) Registr Datový buffer HOLD Procesor Registr adresy HP HOLDA Registr přesunů INT Diskový adaptér INTA Disková mechanika 0 Disková mechanika 1-5 -

6 I/O kanál I/O kanál Přenáší data z přídavných zařízení přímo do paměti technikou DMA Jeho činnost ní řízena mi procesoru, ale kanálovým programem Při přenosu dat procesor pouze zadá I/O kanálu příkaz ke spuštění odpovídajícího kanálového programu Typy I/O kanálů: selektorový multiplexorový I/O procesor I/O kanál realizovaný jako samostatný procesor s vlastní pamětí Může změnit formát přenášených dat bo provést jejich zakódování (dekódování), kontrolu správnosti bo komprimaci Někdy používá i vlastní sběrnici pro přístup do hlavní paměti zatěžuje systémovou sběrnici Architektura počítače s I/O procesory Hlavní paměť Procesor I/O procesor I/O procesor - 6 -

7 Selektorový kanál systémová sběrnice Selektorový kanál Používá se pro připojení rychlých přídavných zařízení (např. disků) Přenos dat mezi y a hlavní pamětí zprostředkuje I/O kanál tak, že pro přenos vybere vždy pouze jeden modul. I/O kanál řídí činnost ů podobně jako řídí procesor činnost modulů připojených k systémové sběrnici Multiplexorový kanál systémová sběrnice A 1, B 1, C 1, A 2, B 2, C 2, Multiplexorový kanál A 1, A 2, A 3,... B 1, B 2, B 3,... C 1, C 2, C 3,... Používá se pro připojení pomalých přídavných zařízení Každý má závislé samostatné připojení k I/O kanálu Kanál je schopen pracovat s více moduly najednou a přenášet data mezi nimi a hlavní paměti pomocí časového multiplexu - 7 -