Přerušení POT POT. Přerušovací systém. Přerušovací systém. skok do obslužného programu. vykonávaný program. asynchronní událost. obslužný.
|
|
- David Veselý
- před 10 lety
- Počet zobrazení:
Transkript
1 1 Přerušení Při výskytu určité události procesor přeruší vykonávání hlavního programu a začne vykonávat obslužnou proceduru pro danou událost. Po dokončení obslužné procedury pokračuje výpočet hlavního programu. vykonávaný program asynchronní událost vykonávaný program skok do obslužného programu obslužný program návrat z obsluhy 2
2 Vnější Typy Událost nastane mimo procesor (např. ve V/V řadiči). Indikace vzniku události je do procesoru zavedena speciálním přerušovacím signálem. Vnitřní Událost nastane přímo v procesoru (dělení nulou, trap, výpadek stránky, programové, činností vestavěných periferií,... ). Maskovatelná a nemaskovatelná : Maskovatelná : Lze je programově (nastavením určitého registru v CPU resp. speciální instrukcí) povolit nebo zakázat. Nemaskovatelná : Nelze je zakázat, tj. jsou vždy povolena. 3 Požadavky na přerušovací systém 1. Globální povolení nebo zákaz všech (kromě NMI). 2. Selektivní povolování/zákaz jednotlivých. 3. Prioritní systém povolení pouze s určitou prioritou. 4. Prioritní systém při současném vzniku více se nejprve obslouží s nejvyšší prioritou. 5. Vazba každého na příslušný obslužný program. 6. Možnost vnořených. 4
3 Řadič Řadič vnějších může být kompletně vestavěn v procesoru (např. H8S), nebo může být připojen jako samostatný obvod (k přerušovacímu systému procesoru). Procesor Procesor Vnitřní Vnitřní Přerušovací systém Vnější Přerušovací systém Vnější řadič Vnější 5 Uplatnění Aktivita požadavku na se testuje vždy po dokončení instrukce. Není-li požadavek na aktivní, pokračuje procesor další instrukcí. Je-li požadavek na aktivní (a jsou povolena), zahájí se operace pro jeho obsluhu. Ve speciálních případech (výpadek stránky, porušení ochrany paměti ne u H8S) může nastat i v průběhu provádění instrukce. Testování přerušovacího signálu Instrukce Instrukce Instrukce Instrukce Instrukční cykly Obsluha 6
4 procesoru H8S (1) Několik desítek vnitřních (nebudeme je dále uvažovat). 8 vnějších (/IRQ7 - /IRQ0). Nemaskovatelné (/NMI). IRQ0 IRQ7 ISR IER IPR prioritní kodér číslo "" EXR I2..I0 NMI 7 Použití registrů přerušovacího systému ISR Nastavuje se automaticky, ale lze jej modifikovat i programově. IER Nastavuje se programově podle potřeby. IPR Nastavuje se programově podle potřeby. EXR Nastavuje se programově, při obsluze se modifikuje automaticky. IRQ0 IRQ7 ISR IER IPR prioritní kodér číslo "" EXR I2..I0 NMI 8
5 procesoru H8S (2) ISR registr aktivních žádostí o. IER Povolení jednotlivých (1 = povoleno, 0 = zakázáno). IPR Priorita (0 = nízká, 7 = vysoká). EXR Bity I2..I0 indikují úroveň povolených (musí být IPR > EXR, tj. při EXR = 7 jsou zakázána). vysoká priorita nízká IRQ0 IRQ1 IRQ2 IRQ3 IRQ4 IRQ5 IRQ6 IRQ7 ISR IER IPR prioritní kodér " IRQ4" "" EXR 4 9 Určení adresy obslužného programu (H8S) Na začátku paměti je tabulka s adresami obslužných programů. Každé má pevně přidělenou určitou položku v tabulce. Přerušovací vektory Adresa obslužného programu Obslužný program Obslužný program Obslužný program Číslo 10
6 Obsluha (H8S) (1) 1. Inicializace přerušovacího systému nastavení periferních řadičů, nastavení priorit, povolení. nastavení přerušovacího systému 11 Obsluha (H8S) (2) 2. Hardwarově provedené operace při vzniku : uložení PC, CCR a EXR do zásobníku, nastaví se IPR EXR, přečte se příslušný přerušovací vektor z paměti a podle něj se nastaví PC. nastavení přerušovacího systému uložení PC, CCR, EXR IPR EXR Přerušení 12
7 Obsluha (H8S) (3) 3. Softwarově provedené operace v obslužné proceduře : uložení používaných registrů do zásobníku, obsluha (obsluha V/V řadiče,... ), obnovení obsahu uložených registrů. nastavení přerušovacího systému uložení PC, CCR, EXR IPR EXR uložení registrů Přerušení obsluha obnovení registrů 13 Obsluha (H8S) (4) 4. Provedení instrukce RTE na konci obslužného programu: ze zásobníku se postupně vybere a obnoví původní stav EXR, CCR, PC (provede se hardwarově). nastavení přerušovacího systému uložení PC, CCR, EXR IPR EXR uložení registrů Přerušení obsluha obnovení PC, CCR, EXR obnovení registrů RTE 14
8 Obsah zásobníku při obsluze (H8S) Do zásobníku se při obsluze hardwarově uloží: PC (3 byte), CCR (1 byte), EXR (1 byte, 1 byte zásobníku je nevyužit). V obslužné proceduře se na začátku programově ukládají (a na konci obnovují) používané registry. PC SP CCR EXR 15 Použití k řízení V/V operací Přerušení lze použít k řízení V/V operací: Řadič V/V zařízení musí být navržen tak, aby indikoval připravenost speciálním signálem, který se zavede na přerušovací vstup procesoru. Připravenost V/V systému k přenosu způsobí. V obslužné proceduře se provede zápis/čtení dat do/z V/V řadiče. Procesor IRQ V/V řadič m indikuje připravenost V/V řadič IRQ Sběrnice Procesor v obslužném programu provede přenos dat 16
9 Použití k řízení V/V operací Charakteristiky V/V systému s m: Procesor nemusí periodicky testovat stav V/V systému (může provádět jiný výpočet). Maximální rychlost přenosu je omezena především rychlostí reakce na přerušovací signál (vyžaduje řadu operací). V/V systém s mi je vhodný především pro pomalé přenosy znak_po_znaku. 17 Příklad použití Přenos dat přes rozhraní Centronics s použitím obvodu 82C55A a s m. Obvod 82C55A v Mode 1 (Port A): PA PC6 out =INTE PA & PC7 PC6 in OBF ACK PC3 INTR 82C55A Mode 1 Output 18
10 Časování 82C55A v Mode 1 /WR = Zápis dat do Portu A (signál na sběrnici), /OBF = Output Buffer Full (připravenost dat pro V/V zařízení), /ACK = Acknowledge (potvrzení převzetí dat V/V zařízením), INTR = Interrupt Request (požadavek na obsluhu procesorem). PA WR OBF ACK INTR 19 Rozhraní Centronics pomocí 82C55A H8S/2633F 82C55A PA 8 Tiskárna DATA PC7( OBF) STROBE IRQ n PC6( ACK) PC3(INTR) ACK 20
11 Inicializace přenosu Inicializace přerušovacího systému nastavení přerušovacího vektoru, nastavení priorit IPR a EXR, nastavení typu /IRQ7 (hladinové). Inicializace 82C55A nastavení směru přenosu Portu A, nastavení Mode 1, povolení v 82C55A. Zahájení přenosu nastavení ukazatele na data, povolení /IRQ7. Přenos dat Inicializace přerušovacího systému Inicializace 82C55A Zahájení přenosu Poznámka: Pro použijeme vstup /IRQ7. K 21 Přerušovací vektory u H8S Přerušovací vektory jsou umístěny na začátku paměti. Přerušení IRQ7 má číslo 23 (0x17). Vektor pro IRQ7 je na adrese 0x C. 22
12 Registry pro řízení H8S (1) Registry jsou mapovány do paměťového adresního prostoru. 23 Registry pro řízení H8S (2) IPRC (Interrupt Priority Register C) 24
13 Registry pro řízení H8S (2) IPRC (Interrupt Priority Register C) 25 Registry pro řízení H8S (3) IER (Interrupt Enable Register) 26
14 Registry pro řízení H8S (4) ISCRH (Interrupt Sense Control Register H) 27 Inicializace přenosu (1) Inicializace přerušovacího systému nastavení přerušovacího vektoru, nastavení priorit IPR a EXR, nastavení typu /IRQ7 (hladinové). Inicializace 82C55A nastavení směru přenosu Portu A, nastavení Mode 1, povolení v 82C55A. Zahájení přenosu nastavení ukazatele na data, povolení /IRQ7. Přenos dat Inicializace přerušovacího systému Inicializace 82C55A Zahájení přenosu Poznámka: Pro použijeme vstup /IRQ7. K 28
15 Inicializace přenosu (2).equ BASE55, 0x ;bazova adresa 82C55A.equ PA55, BASE55 ;Port A.equ PB55, BASE55+1 ;Port B.equ PC55, BASE55+2 ;Port C.equ CTRL55, BASE55+3 ;Ridici registr... TEXT:.asciz AHOJ ;text pro tisk + 0x00... START: ;inicializace prerus.syst. ;inicializace 82C55A ;zahajeni prenosu Inicializace přenosu (3) INIT_IRQ7: MOV.L #SERV_7,ER0 ;prerusovaci vektor MOV.L ER0,@0x C ;na spravne misto ; ;typ preruseni AND.B #0x3F,R0L ;[7..6]=00 -> hladinove MOV.B R0L,@ISCRH ;zapis ; ;priorita AND.B #0x0F,R0L ;nulovani [7..4] OR.B #0x40,R0L ;priorita IPR = 4 MOV.B R0L,@IPRC ;zapis ; LDC.B #0x03,EXR ;priorita EXR = 3 RTS 30
16 Inicializace přenosu (4) INIT55: MOV.B #0xAF,R0L ;PA Output Mode 1 MOV.B R0L,@CTRL55 ;zapis do 82C55A MOV.B #0x0D,R0L ;1 -> PC6 (povol.int.) MOV.B R0L,@CTRL55 ;zapis do 82C55A RTS ; OPEN_P: MOV.L #TEXT,ER6 ;adresa textu do ER6 ;povoleni IRQn OR.B #0x80,R0L ;IRQ7 povoleno MOV.B R0L,@IER ;zapis RTS 31 Obsluha od 82C55A (1) Přerušení Není-li konec přenosu: zápis dalšího znaku, posun pointeru. Na konci přenosu: zákaz v 82C55A, zákaz /IRQn v CPU. Zápis/čtení znaku - Konec přenosu? + Deaktivace 82C55A Zákaz IRQn K 32
17 Obsluha od 82C55A (2) SERV_7: PUSH R0 ;ulozeni R0 ;dalsi znak BNE LAB01 ;neni konec ; MOV.B #0x0C,R0L ;0 -> PC6 (zakaz.int.) MOV.B R0L,@CTRL55 ;zapis do 82C55A ;povoleni/zakaz IRQn AND.B #0x7F,R0L ;IRQ7 zakazano MOV.B R0L,@IER ;zapis ; Zde by měla být indikace konce přenosu operačnímu systému apod. BRA LAB02 ;na konec ; LAB01: MOV.B R0L,@PA55 ;zapis znaku do PA INC.L ER6 ;posunuti pointeru LAB02: POP R0 ;obnoveni R0 RTE ;navrat 33 Vnořená Obslužný program je znovu přerušen při akceptování se nastaví IPR EXR, tj. další musí mít vyšší prioritu než právě obsluhované, po dokončení obsluhy druhého pokračuje obsluha prvního. EXR = 2 IPR EXR EXR = 3 asynchronní událost IPR = 3 asynchronní událost IPR = 5 IPR EXR asynchronní událost IPR = 6 EXR = 5 IPR EXR asynchronní událost IPR = 5 EXR = 6 34
18 Vnější řadič Vnější řadič obsahuje masky pro jednotlivá vnější, řadí vnější podle priorit. Při aktivitě některého IRQ: 1. Je aktivní IRQn. 2. Je-li IRQn v řadiči povoleno, generuje řadič signál INT do procesoru. 3. Jsou-li v procesoru povolena, vyšle procesor signál INTA (Interrupt Acknowledge). 4. Řadič vyšle na sběrnici vektor s identifikací akceptovaného IRQ. CPU Řadič IRQ0 INT INTA 2 3 INT INTA IPR IER ISR IRQn 1 4 Přerušovací vektor Sběrnice 35 V/V operace a úlohy v OS (1) V/V operace obvykle řídí ovladače, které jsou součástí OS. Úloha musí OS požádat o provedení V/V přenosu (voláním služeb OS). Běžící úloha Úloha 1 Operační systém Čekající úlohy: čekají na dokončení V/V operace (nebo na jinou událost). Připravené úlohy: jsou schopné spuštění, čekají jen na procesor. Požadavek na V/V operaci Ovladač V/V Úloha 2 Úloha 3 Úloha 4 Úloha 5 Připravené úlohy Čekající úlohy 36
19 V/V operace a úlohy v OS (2) Úloha, která čeká na dokončení V/V operace, je zařazena mezi čekající úlohy. OS spustí některou z připravených úloh. Běžící úloha Úloha 4 Operační systém Ovladač obsluhuje Spuštěna připravená úloha Ovladač V/V Přerušení Úloha 2 Úloha 3 Úloha 5 Úloha 1 Úloha 1 je čekající Připravené úlohy Čekající úlohy 37 V/V operace a úlohy v OS (3) Po dokončení V/V operace zařadí OS úlohu mezi připravené. Běžící úloha Úloha 4 Operační systém Ovladač indikuje konec přenosu Úloha 1 je připravená Ovladač V/V Úloha 1 Úloha 2 Úloha 3 Úloha 5 Připravené úlohy Čekající úlohy 38
zení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení
Připojení periferních zařízen zení 1 Koncepce připojení V/V zařízení V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče specializované (řadič disku) lze k nim připojit jen zařízení určitého
Přerušovací systém s prioritním řetězem
Přerušovací systém s prioritním řetězem Doplňující text pro přednášky z POT Úvod Přerušovací systém mikropočítače může být koncipován několika způsoby. Jednou z možností je přerušovací systém s prioritním
Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:
Západočeská univerzita v Plzni Písemná zkouška z předmětu: Zkoušející: Katedra informatiky a výpočetní techniky Počítačová technika KIV/POT Dr. Ing. Karel Dudáček Akademický rok: 2004/05 Datum: Příjmení:
Metody připojování periferií BI-MPP Přednáška 2
Metody připojování periferií BI-MPP Přednáška 2 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
Strojový kód. Instrukce počítače
Strojový kód Strojový kód (Machine code) je program vyjádřený v počítači jako posloupnost instrukcí procesoru (posloupnost bajtů, resp. bitů). Z hlediska uživatele je strojový kód nesrozumitelný, z hlediska
Řízení IO přenosů DMA řadičem
Řízení IO přenosů DMA řadičem Doplňující text pro POT K. D. 2001 DMA řadič Při přímém řízení IO operací procesorem i při použití přerušovacího systému je rychlost přenosu dat mezi IO řadičem a pamětí limitována
Principy komunikace s adaptéry periferních zařízení (PZ)
Principy komunikace s adaptéry periferních zařízení (PZ) Několik možností kategorizace principů komunikace s externími adaptéry, např.: 1. Podle způsobu adresace registrů, které jsou součástí adaptérů.
Periferní operace využívající přerušení
Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně
Periferní operace využívající přerušení
Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně
Procesor z pohledu programátora
Procesor z pohledu programátora Terminologie Procesor (CPU) = řadič + ALU. Mikroprocesor = procesor vyrobený monolitickou technologií na čipu. Mikropočítač = počítač postavený na bázi mikroprocesoru. Mikrokontrolér
Obsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic
Obsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic 1 Cíl přednášky Zabývat se principy využití principů přerušení. Popsat, jak se tyto principy odrazily v konstrukci systémových
Periferní operace využívající přerušení
Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně
Komunikace procesoru s okolím
Komunikace procesoru s okolím Obvody umožňující komunikaci procesoru s okolím, zahrnujeme do tzv. podpůrných obvodů, které jsou součástí čipové sady základní desky. Ke komunikaci s okolím procesor používá
Výpočet v módu jádro. - přerušení (od zařízení asynchronně) - výjimky - softvérové přerušení. v důsledku událostí
Výpočet v módu jádro v důsledku událostí - přerušení (od zařízení asynchronně) - výjimky - softvérové přerušení řízení se předá na proceduru pro ošetření odpovídající události část stavu přerušeného procesu
3. Počítačové systémy
3. Počítačové systémy 3.1. Spolupráce s počítačem a řešení úloh 1. přímý přístup uživatele - neekonomické. Interakce při odlaďování programů (spusť., zastav.,krok, diagnostika) 2. dávkové zpracování (batch
Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012
Přednáška Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského
Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. 25
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. 25 1 Periferní operace základní principy Na periferní operaci se podílejí: počítač systémová sběrnice adaptér V/V
Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.
p 1 Koncepce DMA Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. Čekání na připravenost V/V Přenos paměť V/V nebo V/V paměť Posun pointeru
3. Principy komunikace s perifériemi: V/V brány, programové řízení, přerušení, řešení priorit. Řadiče, DMA kanály. Popis činnosti DMA kanálu.
3. Principy komunikace s perifériemi: V/V brány, programové řízení, přerušení, řešení priorit. Řadiče, DMA kanály. Popis činnosti DMA kanálu. Obsah 3. Principy komunikace s perifériemi: V/V brány, programové
Přerušovací systém 12.přednáška
Přerušovací systém 12.přednáška Přerušovací systém Pomocí přerušení procesor reaguje na asynchronní události. Přerušení znamená přechod na vykonávání obsluhy přerušení (součást OS). Po vykonání ošetření
Architektury počítačů a procesorů
Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní
IMTEE Přednáška č. 8. interrupt vector table CPU při vzniku přerušení skáče na pevně dané místo v paměti (obvykle začátek CODE seg.
Přerušení Důvod obsluha asynchronních událostí (CPU mnohem rychlejší než pomalé periferie má klávesnice nějaké znaky? ) Zdroje přerušení interrupt source o HW periferie (UART, Disk, časovače apod.) o SW
Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.
Systémov mová sběrnice 1 Sběrnicová architektura Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Single master jeden procesor na sběrnici, Multi master více
Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.
Základní principy konstrukce systémové sběrnice - shrnutí Shrnout základní principy konstrukce a fungování systémových sběrnic. 1 Co je to systémová sběrnice? Systémová sběrnice je prostředek sloužící
Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus
Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná
Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy
Struktura a architektura počítačů (BI-SAP) 9
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 9 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Metody připojování periferií
Metody připojování periferií BI-MPP Přednáška 3 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
Management procesu I Mgr. Josef Horálek
Management procesu I Mgr. Josef Horálek Procesy = Starší počítače umožňovaly spouštět pouze jeden program. Tento program plně využíval OS i všechny systémové zdroje. Současné počítače umožňují běh více
Systém řízení sběrnice
Systém řízení sběrnice Sběrnice je komunikační cesta, která spojuje dvě či více zařízení. V určitý okamžik je možné aby pouze jedno z připojených zařízení vložilo na sběrnici data. Vložená data pak mohou
Pozice sběrnice v počítači
SBĚRNICE - souhrn Pozice sběrnice v počítači Systémová sběrnice nebo vstup/výstupní sběrnice. Systémová sběrnice komunikace mezi procesorem a ostatními komponentami počítače Operace: zápis/čtení do/z registru,
Vážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího
Jazyk symbolických adres
Jazyk symbolických adres 1 Proč programovat v JSA Pro některé procesory resp. MCU jsou překladače JSA dostupnější. Některé překladače vyšších jazyků neumí využít určité speciální vlastnosti procesoru.
setup() { I = 0; } loop() { I = I + 1; }
PŘERUŠENÍ Procesor pracuje tak, že načítá z paměti jednotlivé instrukce a ty následně zpracovává. Instrukce se zpracovávají v pořadí v jakém jsou uloženy v paměti. Vezměme jednoduchý program, který v nekonečném
PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6, s o f c o s o f c o n.
PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT Příručka uživatele Střešovická 49, 162 00 Praha 6, e-mail: s o f c o n @ s o f c o n. c z tel./fax : (02) 20 61 03 48 / (02) 20 18 04 54, http :// w w w. s o f
Počítač jako prostředek řízení. Struktura a organizace počítače
Řídicí počítače - pro řízení technologických procesů. Specielní přídavná zařízení - I/O, přerušovací systém, reálný čas, Č/A a A/Č převodníky a j. s obsluhou - operátorské periferie bez obsluhy - operátorský
Periferní operace využívající přímý přístup do paměti
Periferní operace využívající přímý přístup do paměti Základní pojmy Programová obsluha periferní operace řízení této činnosti procesorem. Periferní operace využívající přerušení řízení řadičem přerušení,
Vstupně - výstupní moduly
Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní
Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L322 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice
Činnost počítače po zapnutí
Projekt: Inovace oboru Mechatronik pro Zlínský kraj Registrační číslo: CZ.1.07/1.1.08/03.0009 Činnost počítače po zapnutí Paměť RWM(Read Write Memory - paměť pro čtení a zápis, označovaná také jako RAM)
Profilová část maturitní zkoušky 2014/2015
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2014/2015 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
Registrový model HDD
Registrový model HDD Charakteristika Pevný disk IDE v sestavě personálního počítače sestává z disku a jeho řadiče tyto dvě komponenty tvoří jeden mechanický celek. Procesor komunikuje s řadičem přes registry
Paralelní rozhraní. Přehled standardů paralelního rozhraní Centronics
Paralelní rozhraní Přehled standardů paralelního rozhraní Centronics Základní pojmy - Standard IBM LPT byl vytvořen pro komunikaci s tiskárnou. - Standardní paralelní port (dále jen SPP) je připojen na
Adresní mody procesoru
Adresní mody procesoru K.D. - přednášky 1 Obecně o adresování Různé typy procesorů mohou mít v instrukci 1, 2 nebo více adres. Operandy mohou ležet v registrech nebo v paměti. Adresní mechanismus procesoru
Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2
Základy informatiky 2. Přednáška HW Lenka Carr Motyčková February 22, 2011 Základy informatiky 1 February 22, 2011 Základy informatiky 2 February 22, 2011 Základy informatiky 3 February 22, 2011 Základy
Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L336
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L336 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice
Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322
PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L322 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice
Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1
Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována
Algoritmizace a programování
Algoritmizace a programování Struktura počítače - pokračování České vysoké učení technické Fakulta elektrotechnická Ver.1.10 J. Zděnek 2015 Systémová struktura počítače pokrač. Systém přerušení A8B14ADP
Princip funkce počítače
Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování
Přerušení na PC. Fakulta informačních technologií VUT v Brně Ústav informatiky a výpočetní techniky. Personální počítače, technická péče cvičení
Fakulta informačních technologií VUT v Brně Ústav informatiky a výpočetní techniky Personální počítače, technická péče cvičení 5 Přerušení na PC Zadání Seznamte se s konstrukcí cvičné zásuvné adaptérové
Principy operačních systémů. Lekce 8: Ovladače periferií
Principy operačních systémů Lekce 8: Ovladače periferií Vstupní a výstupní zařízení I/O zařízení, V/V zařízení Systém vstupních a výstupních zařízení je subsystémem operačního systému, který zprostředkovává
Systém přerušení. Algoritmizace a programování. Struktura počítače - pokračování. Systémová struktura počítače pokrač.
Algoritmizace a programování Struktura počítače - pokračování České vysoké učení technické Fakulta elektrotechnická Ver.1.10 J. Zděnek 2015 Systémová struktura počítače pokrač. Systém přerušení A8B14ADP
Metody připojování periferií BI-MPP Přednáška 1
Metody připojování periferií BI-MPP Přednáška 1 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
Přidělování paměti II Mgr. Josef Horálek
Přidělování paměti II Mgr. Josef Horálek Techniky přidělování paměti = Přidělování jediné souvislé oblasti paměti = Přidělování paměti po sekcích = Dynamické přemisťování sekcí = Stránkování = Stránkování
frekvence 8 Mhz, přestože spolupracuje s procesori různe rychlými. 16 bitová ISA sběrnice je
České vysoké učení technické Fakulta elektrotechnická, katedra počítačů Karlovo náměstí 13, 121 35 Praha 2 Měrení na sběrnici ISA Referát z předmětu Periférní zařízení autor: Perd och Michal, Ptáček Milan,
Procesor. Procesor FPU ALU. Řadič mikrokód
Procesor Procesor Integrovaný obvod zajišťující funkce CPU Tvoří srdce a mozek celého počítače a do značné míry ovlivňuje výkon celého počítače (čím rychlejší procesor, tím rychlejší počítač) Provádí jednotlivé
Seznámení s mikropočítačem. Architektura mikropočítače. Instrukce. Paměť. Čítače. Porovnání s AT89C2051
051 Seznámení s mikropočítačem Architektura mikropočítače Instrukce Paměť Čítače Porovnání s AT89C2051 Seznámení s mikropočítačem řady 8051 Mikroprocesor řady 8051 pochází z roku 1980 a je vytvořené firmou
Systém adresace paměti
Systém adresace paměti Základní pojmy Adresa fyzická - adresa, která je přenesena na adresní sběrnici a fyzicky adresuje hlavní paměť logická - adresa, kterou má k dispozici proces k adresaci přiděleného
Architektura počítače
Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích
Principy činnosti sběrnic
Cíl přednášky: Ukázat, jak se vyvíjely architektury počítačů v souvislosti s architekturami sběrnic. Zařadit konkrétní typy sběrnic do vývojových etap výpočetních systémů. Ukázat, jak jsou tyto principy
ŘÍZENÍ ELEKTRICKÝCH POHONŮ. Systémová struktura počítače Řízení běhu programu. České vysoké učení technické Fakulta elektrotechnická
ŘÍZENÍ ELEKTRICKÝCH POHONŮ Systémová struktura počítače Řízení běhu programu České vysoké učení technické Fakulta elektrotechnická A1M14RPO Řízení elektrických pohonů 01 Ver.1.20 J. Zděnek, 20151 Požadované
Paměti a jejich organizace
Kapitola 5 Paměti a jejich organizace 5.1 Vnitřní a vnější paměti, vlastnosti jednotlivých typů Vnější paměti Jsou umístěny mimo základní jednotku. Lze je zařadit mezi periferní zařízení. Zápis a čtení
Firmware řídící jednotky stejnosměrného generátoru
Firmware řídící jednotky stejnosměrného generátoru Zdeněk KOLKA Projekt FR-TI1/184 - Výzkum a vývoj systému řízení a regulace pozemního letištního zdroje Popis Řídicí jednotka GCU 400SG je elektronické
Operační paměti počítačů PC
Operační paměti počítačů PC Dynamické paměti RAM operační č paměť je realizována čipy dynamických pamětí RAM DRAM informace uchovávána jako náboj na kondenzátoru nutnost náboj pravidelně obnovovat (refresh)
řadič počítače část(jednotka) počítače/procesoru,
C. Řadiče úvod základní cyklus počítače(1) provádění některých operací přerušení základní cyklus počítače(2) řízení vlastnířadič mikroprogramovaný řadič horizontální horizontální/ vertikální klasický řadič
Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
IPZ laboratoře. Analýza komunikace na sběrnici USB L305. Cvičící: Straka Martin, Šimek Václav, Kaštil Jan. Cvičení 2
IPZ laboratoře Analýza komunikace na sběrnici USB L305 Cvičení 2 2008 Cvičící: Straka Martin, Šimek Václav, Kaštil Jan Obsah cvičení Fyzická struktura sběrnice USB Rozhraní, konektory, topologie, základní
MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY. Systémová struktura počítače
MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY Systémová struktura počítače Řízení běhu programu České vysoké učení technické Fakulta elektrotechnická A1B14MIS Mikroprocesory pro výkonové systémy 05 Ver.1.20 J. Zděnek,
Pokročilé architektury počítačů
Pokročilé architektury počítačů Architektura IO podsystému České vysoké učení technické, Fakulta elektrotechnická A4M36PAP Pokročílé architektury počítačů Ver.1.00 2010 1 Co je úkolem? Propojit jednotlivé
Obvody a architektura počítačů. Jednoprocesorové počítače
Obvody a architektura počítačů Jednoprocesorové počítače Josef Voltr, 2013 Modulární sestava počítače s jedním procesorem Postup činnosti počítače 1. procesor vyšle adresu pamětové buňky 2. paměť vyšle
Témata profilové maturitní zkoušky
Střední průmyslová škola elektrotechniky, informatiky a řemesel, Frenštát pod Radhoštěm, příspěvková organizace Témata profilové maturitní zkoušky Obor: Elektrotechnika Třída: E4A Školní rok: 2010/2011
Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).
Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis
Základní uspořádání pamětí MCU
Základní uspořádání pamětí MCU Harwardská architektura. Oddělený adresní prostor kódové a datové. Používané u malých MCU a signálových procesorů. Von Neumannova architektura (Princetonská). Kódová i jsou
Profilová část maturitní zkoušky 2015/2016
Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2015/2016 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika
Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010
Přednášky o výpočetní technice Hardware teoreticky Adam Dominec 2010 Rozvržení Historie Procesor Paměť Základní deska přednášky o výpočetní technice Počítací stroje Mechanické počítačky se rozvíjely už
ČEMU ROZUMÍ MIKROPROCESOR?
ČEMU ROZUMÍ MIKROPROCESOR? Čemu rozumí mikroprocesor? Číslo DUM v digitálním archivu školy VY_32_INOVACE_10_01_01 Materiál poskytuje pohled na mikroprocesor, jako na číslicový obvod. Seznamuje se základními
PB153 Operační systémy a jejich rozhraní
PB153 Operační systémy a jejich rozhraní Něco málo o hardwaru 1 Historie: dávkové systémy 2 První počítače obrovské stroje zabírající patra budov velice drahé I/O zařízení: děrné štítky, děrná páska, magnetická
VÝUKOVÝ MATERIÁL. 3. ročník učebního oboru Elektrikář Přílohy. bez příloh. Identifikační údaje školy
VÝUKOVÝ MATERIÁL Identifikační údaje školy Číslo projektu Název projektu Číslo a název šablony Autor Tematická oblast Číslo a název materiálu Anotace Vyšší odborná škola a Střední škola, Varnsdorf, příspěvková
Jednočipové mikropočítače
Jednočipové mikropočítače Atmel AVR 90S8515 činnost procesoru si budeme demonstrovat na jednočipovém mikropočítači AVR 90S8515 firmy Atmel jednočipové mikropočítače mikropočítače, obsahující na jednom
Přidělování paměti I Mgr. Josef Horálek
Přidělování paměti I Mgr. Josef Horálek = Paměť = operační paměť je paměť, kterou přímo využívají procesory při zpracováni instrukci a dat; Paměť Funkce modulu přidělování paměti = Sledování stavu každého
VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií
VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií Autor: Tomáš Válek, xvalek02@stud.fit.vutbr.cz Login: xvalek02 Datum: 21.listopadu 2012 Obsah 1 Úvod do rozhraní I 2 C (IIC) 1 2 Popis funkčnosti
Praktické úlohy- 2.oblast zaměření
Praktické úlohy- 2.oblast zaměření Realizace praktických úloh zaměřených na dovednosti v oblastech: Měření specializovanými přístroji, jejich obsluha a parametrizace; Diagnostika a specifikace závad, měření
2 Hardware a operační systémy
Operační systémy 2 Hardware a operační systémy Obsah: 2.1 Procesor CPU, 2.1.1 Zpracování instrukcí, 2.1.2 Zvyšování výkonu CPU, 2.1.3 Režimy CPU, 2.2 Paměť, 2.2.1 Cache, 2.3 Vstupně výstupní zařízení,
Správa požadavků na přerušení v MS Windows NT/2000/XP využívající obvody PIC-8259A
XXVIII. ASR '2003 Seminar, Instruments and Control, Ostrava, May 6, 2003 82 Správa požadavků na přerušení v MS Windows NT/2000/XP využívající obvody PIC-8259A FOJTÍK, David, Ing., Katedra ATŘ-352, VŠB-TU
Petr Holášek / 1 of 21
"Klidně to přeruš!" aneb pojednání o zpracovávání HW přerušení na OS Linux Petr Holášek / pholasek@redhat.com 1 of 21 Koho by měly zajímat přerušení? Administrátory Systémové inženýry Uživatele, které
Vestavné systémy BI-VES Přednáška 5
Vestavné systémy BI-VES Přednáška 5 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011 ZS2010/11 Evropský
Vstupně výstupní moduly. 13.přednáška
Vstupně výstupní moduly 13.přednáška Vstupně-výstupn výstupní modul (I/O modul) Přídavná zařízení sloužící ke vstupu a výstupu dat nebo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo,
ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14
ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv
Další aspekty architektur CISC a RISC Aktuálnost obsahu registru
Cíl přednášky: Vysvětlit principy práce s registry v architekturách RISC a CISC, upozornit na rozdíly. Vysvětlit možnosti využívání sad registrů. Zabývat se principy využívanými v procesorech Intel. Zabývat
PROTOKOL O LABORATORNÍM CVIČENÍ
STŘEDNÍ PRŮMYSLOVÁ ŠKOLA V ČESKÝCH BUDĚJOVICÍCH, DUKELSKÁ 13 PROTOKOL O LABORATORNÍM CVIČENÍ Provedl: Jan Kotalík Datum: 3.1. 2010 Číslo: Kontroloval/a Datum: 1. ÚLOHA: Návrh paměti Pořadové číslo žáka:
Procesy a vlákna (Processes and Threads)
ÚVOD DO OPERAČNÍCH SYSTÉMŮ Ver.1.00 Procesy a vlákna (Processes and Threads) Správa procesů a vláken České vysoké učení technické Fakulta elektrotechnická 2012 Použitá literatura [1] Stallings, W.: Operating
MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY. Speciální obvody a jejich programování v C 2. díl
MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY Speciální obvody a jejich programování v C 2. díl České vysoké učení technické Fakulta elektrotechnická Ver.1.10 J. Zděnek, 2017 Compare Unit jiné řešení Následující
OPS Paralelní systémy, seznam pojmů, klasifikace
Moorův zákon (polovina 60. let) : Výpočetní výkon a počet tranzistorů na jeden CPU chip integrovaného obvodu mikroprocesoru se každý jeden až dva roky zdvojnásobí; cena se zmenší na polovinu. Paralelismus
Zpráva o průběhu přijímacího řízení na vysokých školách dle Vyhlášky MŠMT č. 343/2002 a její změně 276/2004 Sb.
Zpráva o průběhu přijímacího řízení na vysokých školách dle Vyhlášky MŠMT č. 343/2002 a její změně 276/2004 Sb. 1. Informace o přijímacích zkouškách Studijní program: Informatika navazující magisterský
Vrstvy periferních rozhraní
Vrstvy periferních rozhraní Cíl přednášky Prezentovat, jak postupovat při analýze konkrétního rozhraní. Vysvětlit pojem vrstvy periferních rozhraní. Ukázat způsob využití tohoto pojmu na rozhraní RS 232.
Boundary Scan JTAG (Joined Test Action Group) IEEE 1149.X Zápis do rozhraní
Boundary Scan JTAG (Joined Test Action Group) IEEE 1149.X Zápis do rozhraní Testování obvodů přístup k obvodům omezen porty / vývody In-Circuit Testery (Bed of Nails) Fine Pitch / MCM Multilayer Coating
MSP 430F1611. Jiří Kašpar. Charakteristika
MSP 430F1611 Charakteristika Mikroprocesor MSP430F1611 je 16 bitový, RISC struktura s von-neumannovou architekturou. Na mikroprocesor má neuvěřitelně velkou RAM paměť 10KB, 48KB + 256B FLASH paměť. Takže
Provádění instrukcí. procesorem. Základní model
procesorem 1 Základní model Kód programu (instrukce) a data jsou uloženy ve vnější paměti. Procesor musí nejprve z paměti přečíst instrukci. Při provedení instrukce podle potřeby čte nebo zapisuje data