Operačnísystémy a databáze A3B33OSD Jiří Lažanský, K13133 lazan@labefelkcvutcz Téma 1: Obsah 1 Obsah a organizace předmětu 2 Co to je Operační systém 3 Multiprogramování, sdílení času 4 Rozmanitost operačních systémů, historie 5 Základní struktura technického vybavení 6 Procesor a jeho registry 7 Instrukce a jejich vykonávání 8 Vstup a výstup 9 Režimy práce procesoru 10 Výjimečné situace, přerušení 11 Paměti a jejich hierarchie 12 Ochranné mechanismy 1 2 Cíle předmětu O čem tento předmět NENÍ O konkrétních implementacích konkrétních operačních systémů (OS) na konkrétních hardwarových platformách ani o konkrétních databázových systémech Konkrétní implementace pouze jako ilustrace principů O tvorbě operačních systémů jako celků Jaký JE účel tohoto předmětu Poznat principy práce OS a DBMS Naučit se systémy využívat efektivně a bezpečně Vhodným programováním na uživatelské úrovni lze mnohdy výrazně zefektivnit běh úloh Uvidíme proč a jak Při tvorbě složitějších systémů lze narazit na zřídka se vyskytující, o to však nebezpečnější situace Systematická organizace dat v databázích je základem efektivního přístupu k nim a minimalizace duplicit v datech Studijní podklady Předmět má dvě volně provázané části: OS a DBMS Souhrnná literatura v češtině není Tyto prezentace (stránka předmětu): http://labefelkcvutcz/vyuka/a3b33osd/ Cvičení částečně seminární a samostatná práce Odkaz na cvičení z uvedené stránky Vedoucí cvičení: RNDr Petr Štěpán, PhD Zkouška: Výsledky cvičení (až 10 b) Test u zkoušky (až 5 b) Zadané příklady/úlohy (až 15 b) Hodnocení: 27 & Minimálně 9 b ze cvičení + 45 b z testu A (výborně) 24 & Minimálně 8 b ze cvičení B (velmi dobře) 21 & Minimálně 7 b ze cvičení C (dobře) 18 D (uspokojivě) 15 E (dostatečně) 3 4
Literatura Silberschatz A, Galvin P B, Gagne G: Operating System Concepts http://codexcsyaleedu/avi/osbook/os7/os7c/indexhtml A S Tanenbaum: Modern Operating Systems Tanenbaum A S: Modern Operating Systems Stallings W: Operating Systems: Internals and Design Principles Silberschatz A, Korth H F, Sudarshan S: Database System Concepts http://codexcsyaleedu/avi/db-book/ 5 6 Proč studovat OS? Pravděpodobně nikdo z nás nebude psát celý nový OS Proč tedy OS studovat? Jde o nejrozsáhlejší a nejsložitější IT systémy Uplatňují se v nich mnohé různorodé oblasti softwarové inženýrství, netradiční struktury dat, sítě, algoritmy, Čas od času je potřeba OS upravit pak je potřeba operačním systémům rozumět psaní ovladačů, Techniky užívané v OS lze uplatnit i v jiných oblastech neobvyklé struktury dat, krizové rozhodování, problémy souběžnosti, správa zdrojů, mnohdy aplikace technik z jiných disciplin (např operační výzkum) naopak techniky vyvinuté pro OS se uplatňují v jiných oblastech (např při plánování aktivit v průmyslu) Co to je Operační systém? (1) Neexistuje žádná obecně uznávaná definice OS je programový subsystém fungující jako mezičlánek, který spojuje uživatele a hardware počítače Úkoly OS: dohlížet na provádění výpočtů řízených uživatelskými programy usnadňovat řešení uživatelských problémů umožnit efektivní využití hardware počítače učinit počítač snáze použitelný OS je správce prostředků spravuje a přiděluje zdroje systému řídicí program řídí provádění ostatních programů Jádro operačního systému trvale aktivní program ostatní (tzv systémové) programy lze chápat jako nadstavbu jádra aplikační programy jsou vlastně jádrem spouštěné rutiny 7 8
Co to je Operační systém? (2) Několik koncepcí pojmu OS systémové (jen jádro a s ním související nadstavby) obchodní (to, co si koupíme pod nálepkou OS) organizační (včetně pravidel pro hladký chod systému) OS jako rozšíření počítače Zakrývá komplikované detaily hardware Poskytuje uživateli virtuální stroj, který má se snáze ovládá a programuje OS jako správce systémových prostředků Každý program dostává prostředky v čase Každý program dostává potřebný prostor na potřebných prostředcích Skladba počítačového systému Hardware základní výpočetní zdroje (CPU/procesor, paměť, I/O zařízení) Operační systém řídí a koordinuje používání hardware různými aplikačními programy různých uživatelů Aplikační programy definují způsoby, jak se zdroje výpočetního systému používají pro řešení uživatelských výpočetních problémů (kompilátory, databázové systémy, video hry, programy účetní správy, rezervace místenek, programovatelný logický automat, ) Uživatelé lidé, stroje (řízení klimatizace budovy), jiné počítače (sítě, distribuované systémy) 9 10 Uživatel 1 Překladač Model počítačového systému Uživatel 2 Textový editor Uživatel 3 Počítačová hra Systémové a aplikační programy Operační systém (jádro) Uživatel n Databáze Různorodost operačních systémů OS střediskových (mainframe) počítačů OS datových a síťových serverů OS multiprocesorových počítačů OS osobních počítačů a pracovních stanic OS reálného času (Real-time OS) Vestavěné OS (tiskárna, pračka, telefon, ) OS čipových karet (smart card OS) a mnoho dalších specializovaných systémů Hardware počítače 11 12
Klasické střediskové počítače (1) Střediskový počítač dnes již historický pojem V současnosti vystupují v jejich rolích podnikové servery Hlavní rysy střediskových počítačů Zpravidla děrnoštítkové systémy Redukce režijního času pro přípravu výpočtů se dosahovalo řazením podobných prací/zakázek (jobs) do dávek batch Batch processing, automatizace řazení dávek včetně automaticky předávaného řízení mezi definovanými zakázkami (jobs) Rezidentní řídicí program monitor předává řízení mezi zakázkami; když zakázka končí řízení se vrací monitoru Multiprogramní režim činnosti na primitivní úrovni (aspoň z dnešního pohledu) Klasické střediskové počítače (2) Historický systém dávkového zpracování Operátor přinesl děrné štítky k IBM 1401 Zde vznikla tzv dávka (in-spooling) Na IBM 7094 proběhlo vlastní zpracování Výstupní IBM 1401 poslal výsledky na tiskárnu (out-spooling) Spooling se samozřejmě používá i v nejmodernějších systémech OS implementující multiprogramování (1) Funkcionalita pro ovládání I/O Řízení operací provádí výhradně operační systém Dva režimy práce CPU (jádro vs uživatel) privilegované instrukce Funkcionalita pro správu paměti Systém musí být schopný přidělovat paměť různým zakázkám a ze zakázek odvozeným procesům dynamicky přidělovat paměť Dvojí pohled na paměť z hlediska její fyzické konstrukce a šířky fyzických adresovacích sběrnic fyzický adresní prostor, FAP z hlediska konstrukce adresy ve strojovém jazyku logický adresní prostor, LAP Ochrana oblastí paměti před neautorizovaným přístupem 13 OS implementující multiprogramování (2) Mechanismus přerušení předávání řízení mezi aplikačním programem a monitorem implementace reakcí na asynchronní události OS je systém řízený přerušeními Plánování práce CPU reaguje se na generátor časových značek (timer) po uplynutí daného intervalu generuje přerušení ochrana proti trvalému obsazení CPU uživatelským procesem (záměrně, chybou, ) OS musí být schopen volit mezi různými výpočetními procesy připravenými k činnosti Funkcionalita pro přidělování zařízení (systémových zdrojů) dynamické přidělování přidělování exklusivní či sdílené 14 15 16
Systémy s přidělováním časových kvant Tzv Time-Sharing Systems (TSS) Multiprogramování vzniklo jako nástroj pro efektivní řešení dávkového zpracování TSS rozšiřují plánovací pravidla o rychlé (spravedlivé, cyklické ) přepínání mezi procesy řešícími zakázky interaktivních uživatelů Podpora on-line komunikace mezi uživatelem a OS původně v konfiguraci počítač terminál v současnosti v síťovém prostředí Systém je uživatelům dostupný on-line jak pro zpřístupňování dat tak i programů Osobní (personální) počítače PC Typicky orientované na jednoho uživatele v současné době ale vesměs s multiprogramováním (multitaskingem) Typizované I/O vybavení klávesnice, myš, obrazovka, malá tiskárna, komunikační rozhraní Upřednostňovaným cílem je uživatelovo pohodlí minimum ochran hlavní roli hraje odpovědnost uživatele často se nevyužívají ochranné vlastnosti CPU OS PC často adoptují technologie vyvinuté pro OS větších počítačů Mnohdy lze provozovat různé typy operačních systémů M$ Windows, UNIXy, Linux Paralelní a distribuované systémy Paralelní systémy více procesorů (tzv multiprocesory) sdílí společný FAP všechny procesory mohou současně vidět stav paralelně řešené úlohy udržovaný ve sdíleném FAP paralelní systémy jsou řízeny paralelními algoritmy někdy též těsně vázané systémy (tightly-coupled systems) Distribuované systémy více počítačů (ne nutně shodných) každý má samostatný FAP komunikují periferními operacemi (komunikační spoje, síť) stav distribuovaně řešené úlohy si musí každý zúčastněný počítač postupně získávat výměnou zpráv řízenou distribuovanými algoritmy někdy též volně vázané systémy (loosely-coupled systems) 17 Paralelní systémy Zvyšují propustnost a spolehlivost při rozumných nákladech na výpočetní systém Multiprocesorové systémy systémy s více procesory vzájemně komunikujícími vnitřními prostředky jednoho výpočetního systému (např společnou sběrnicí) Nesymetrický multiprocesing každý procesor má přidělený specifický úkol hlavní (master) procesor plánuje a přiděluje práci podřízeným (slave) procesorům Symetrický multiprocesing (SMP) podporován většinou soudobých OS současně může běžet více procesů na různých CPU kterýkoliv proces (i jádro OS) může běžet na kterémkoliv procesoru 18 19 20
Distribuované systémy Rozdělení výpočtů mezi více počítačů propojených sítí lze sdílet zátěž (load-sharing), výpočty se tím zrychlují i za cenu vyšší režie spojené s komunikací zvyšuje se spolehlivost a komunikační schopnosti každý samostatný procesor má svoji vlastní lokální paměť vzájemně se komunikuje pomocí přenosových spojů (sítě) mechanismem výměny zpráv Vynucují si použití vhodné síťové infrastruktury LAN, Local Area Networks WAN, Wide Area Networks Klasifikace asymetrické distribuované systémy klient-server symetrické distribuované systémy peer-to-peer OS: Distribuovaný OS vs síťový OS Paralelní a distribuované systémy Těsně vázaný multiprocesorový systém Distribuovaný systém typu klient-server CPU CPU Paměť Sběrnice CPU Klient Klient Klient Klient Server Síťová infrastruktura Real-Time systémy (RT systémy) Zpravidla řídicí zařízení v dedikovaných (vestavěných) aplikacích: vědecký přístroj, diagnostický zobrazovací systém, systém řízení průmyslového procesu, monitorovací systémy Obvykle dobře definované pevné časové limity Klasifikace: striktní RT systémy Hard real-time systems omezená nebo žádná vnější paměť, data se pamatují krátkodobě v RAM paměti protipól TSS, univerzální OS nepodporují striktní RT systémy plánování musí respektovat požadavek ukončení kritického úkolu v rámci požadovaného časového intervalu tolerantní RT systémy Soft real-time systems použití např v průmyslovém řízení, v robotice použitelné v aplikacích požadujících dostupnost některých vlastností obecných OS (multimedia, virtual reality, video-on-demand) kritické úkoly mají přednost před méně šťastnými 21 Kapesní systémy Handheld Systems, Personal Digital Assistants (PDA) Charakteristiky: Požadavek energetické úspornosti => Pomalé procesory Omezená kapacita paměti Zpravidla malý display Potřeba multiprogramování, avšak obvykle bez sdílení času Mobilní telefony Navíc podpora síťových komunikačních protokolů Softwarové modemy 22 23 24
Základní komponenty osobního počítače Komponenty univerzálního počítače Tiskárny Disky Měnič DVD-RW disků CPU Řadič disků Řadič tiskáren Řadič měniče DVD Jednotka správy paměti (MMU) Systémová sběrnice Hlavní paměť Souvislost operací I/O a CPU I/O = to co se děje mezi lokální vyrovnávací pamětí řadiče a vlastní fyzickou periferií I/O zařízení (periferie) a CPU by měly pracovat souběžně řádově odlišné rychlosti každý řadič zařízení má lokální vyrovnávací paměť, buffer Každý řadič zařízení je odpovědný za činnost zařízení jistého typu periferie jsou velmi rozmanité Přesun dat mezi operační pamětí a lokální vyrovnávací pamětí periférie zajišťuje CPU programovými prostředky (tzv programový kanál) specializovaný hardware (tzv DMA kanál) Řadič zařízení informuje CPU o ukončení své činnosti přerušením 25 Arbiter sběrnice Sběrnicový pohled na počítač RAM (OP) Systémová sběrnice MMU LAP->FAP Procesor FA LA logické adresy CPU Řadič 1 Tři sekce: datová adresní (fyzické adresy) služební Řadič 2 ZVV 26 27 28
PC IR ALU CPU Centrální jednotka počítače (CPU) MAR MBR I/O AR I/O BR I/O Řadič DBR DBR CSR Systémová sběrnice Hlavní paměť Instrukce Instrukce Instrukce Data Data Data Data Základní pohled na nejdůležitější komponenty centrální jednotky počítače Registry procesoru Uživatelské registry Uživatelsky viditelné (programově dostupné) registry Umožňují vlastní programování a zpracování dat Obsahují data, adresy a podmínkové kódy Řídicí a stavové registry Obecně nedostupné uživatelským procesům Procesor modifikuje svoji činnost jejich obsahem (řídicí) a vykazuje v nich svůj stav (stavové) Některé z nich používá CPU pro řízení práce programů Program Counter (PC) adresa získávané instrukce (někdy též Instruction Pointer = IP) Instruction Register (IR) kód instrukce přečtené z paměti Program Status Word (PSW) obsahuje: Bity podmínkových kódu a stavu (např vlastnosti výsledku předchozí operace) Interrupt enable/disable bit System (kernel, supervisor)/user mode bit 29 30 Uživatelské registry Uživatelské registry Dostupné běžnými strojovými instrukcemi Používány všemi programy (tj aplikačními i systémovými) Typy uživatelských registrů Datové většinou univerzální použití Adresní Obecné adresní Bázové registry Segmentační registry Indexní registry obsahují relativní adresy Ukazatel zásobníku (Stack pointer) movel D0,(A4)+ addb (A1,D3),D0 Příklady instrukcí: (MC 680*0) START Základní instrukční cyklus CPU Přípravný cyklus Nahrát instrukci Výkonný cyklus Vykonat instrukci Instrukce stop STOP Přípravná fáze (fetch cycle) nahrává do procesoru instrukci podle PC a umístí její kód do IR na jejím konci se (zpravidla) inkrementuje PC Výkonná fáze (execute cycle) vlastní provedení instrukce může se dále obracet (i několikrát) k paměti loop: FETCH; /* ((PC)) IR */ Increment(PC); EXECUTE; /* proveď operaci dle (IR) */ end loop Animace 31 32
Přerušení Přerušení normální posloupnosti provádění instrukcí cílem je zlepšení účinnosti práce systému je potřeba provést jinou posloupnost příkazů jako reakci na nějakou neobvyklou událost přerušující událost způsobí, že se pozastaví běh procesu v CPU takovým způsobem, aby ho bylo možné později znovu obnovit, aniž by to přerušený proces poznal Souběh I/O operace Přerušení umožní, aby CPU prováděla jiné akce než instrukce programu čekajícího na konec I/O operace Činnost CPU se později přeruší iniciativou I/O modulu CPU předá řízení na obslužnou rutinu přerušení (Interrupt Service Routine) standardní součást OS CPU testuje nutnost věnovat se obsluze přerušení alespoň po dokončení každé instrukci existují výjimky (např blokové instrukce Intel) Výjimky a jejich třídy Přerušení je speciálním případem výjimečné situace Synchronní (s během programu) Programové (naprogramované) speciální instrukce (INT, TRAP) Generované kontrolními obvody počítače: aritmetické přetečení, dělení nulou pokus o vykonání nelegální či neznámé instrukce neoprávněný pokus o přístup k paměťové lokaci (narušení ochrany paměti, virtuální paměť ) Asynchronní (přicházející zvenčí klasické přerušení) I/O, časovač, hardwarové problémy (např výpadek napájení ) Kdy se na výjimečné situace reaguje? Standardní přerušení: Po dokončení instrukce během níž vznikl požadavek Výjimka vysoké úrovně: Během provádění instrukce (po dokončení některé fáze provádění instrukce) instrukci nelze dokončit Kritická výjimka: Nelze dokončit ani cyklus přenosu dat a je nutno reagovat neprodleně 33 Cyklus CPU s přerušovacím systémem Je nevyřízená žádost o přerušení, a přerušení je povoleno spustí se obslužný podprogram přerušení, jehož adresa se získá z vektoru přerušení INTF: Boolean:=False; /* Při žádostí o přerušení True */ loop: FETCH; Increment(PC); EXECUTE; if INTF then Ulož PSW do PSWbf; Do PSW vygeneruj slovo s indikací System mode a Interrupt disabled; Aktivity při zpracování přerušení Přípravný cyklus Ulož PSWbf na vrchol zásobníku; Ulož PC na vrchol zásobníku; Do PC zaveď obsah příslušné položky vektoru přerušení end loop Výkonný cyklus Přerušeni zakázána Přerušeni povolena Přerušovací cyklus Ne Ano Vektor přerušení Adresy obslužných podprogramů Vektor indexován zdrojem přerušení Organizace I/O 2 způsoby obsluhy I/O operace: Zpravidla přenos sekvence údajů Přenos dat z I/O zařízení do OP vstup Přenos dat z OP do I/O výstup Dva způsoby obsluhy S aktivním čekáním (busy waiting) v systémech bez řízení IO pomocí OS žádné souběžné zpracovává ní I/O, nedořešený zůstává nejvýše jeden I/O požadavek program testuje konec IO operace opakovanými dotazy na příslušný stavový registr IO zařízení S přerušením a OS řízeným souběžným prováděním v systémech s řízením IO pomocí OS souběžné zpracovává ní I/O s během programu(ů) I/O operaci zahajuje OS na žádost z uživatelské ho procesu uživatelský proces čeká na dokončení I/O operace synchronní řešení I/O uživatelský proces nečeká na dokončení I/O operace asynchronní řešení I/O, může běžet souběžně s I/O operací 34 35 36
Synchronní a asynchronní I/O operace Uživat Systém I/O s aktivním čekáním Proces požadující I/O čeká Ovladač periferie Obslužná rutina přerušení Hardware Datový přenos Čas Událost ukončující čekáni Proces požadující I/O pracuje Ovladač periferie Obslužná rutina přerušení Hardware Datový přenos Synchronní operace Asynchronní operace Synchronní operace Obvyklé řešení Asynchronní operace Obtížné programování Výstup relativně schůdné Vstup: Více vyrovnávacích pamětí ( houpačka ) Čas Oznámení o ukončení I/O operace CPU zahajuje elementární přenos údajů a v dotazovací smyčce čeká na připravenost dat Jednoduché Velmi neefektivní (až na zcela výjimečné případy) Použitelné jen v primitivních systémech bez multiprogramování Nepřipraven Ne Zadej příkaz "read" I/O řadiči Přečti stavový registr řadiče Analyzuj stav řadiče Přečti datové slovo z datového registru řadiče Ulož údaj do hlavní paměti Hotovo? Data platná Ano Další instrukce CPU I/O I/O CPU Chyba I/O CPU CPU Paměť 37 38 Programový I/O s přerušením Přímý přístup do paměti - DMA CPU inicializuje elementární přenos a věnuje se jiné činnosti Když je údaj připraven, adapter ZVV vyvolá přerušení Obslužná rutina přenese data mezi DBR a pamětí Pružné data lze při přenosu upravovat Relativně pomalé, účast CPU, řízeno programem Jen pro ZVV schopná práce v režimu start-stop Zařízení schopná pozastavit přenos dat kdykoliv a na libovolně dlouhou dobu beze ztrát Ne Zadej příkaz "read" I/O řadiči Přečti stavový registr řadiče Analyzuj stav řadiče Přečti datové slovo z datového registru řadiče Ulož údaj do hlavní paměti Hotovo? Data platná CPU I/O Věnuj se jiné činnosti Přerušení I/O CPU Chyba I/O CPU CPU Paměť Určeno pro blokové přenosy dat vysokou rychlostí I/O přenosy se uskutečňují bez přímé účasti procesoru mezi periferním zařízením a pamětí Procesor dovolí I/O modulu přímo číst z nebo zapisovat do operační paměti kradení cyklů (cycle stealing) Procesor zadá jen velikost a umístění bloku v paměti a směr přenosu Přerušení se generuje až po dokončení přenosu bloku dat CPU Paměť Řadič disků Ano Další instrukce 39 40
I/O operace s přímým přístupem do paměti CPU zadá parametry přenosu DMA jednotce Přenos probíhá autonomně bez účasti CPU DMA vyvolá přerušení po ukončení přenosu bloku (nebo při chybě) Obslužná rutina pouze testuje chybový stav a informuje OS, že přenos skončil Zadej příkaz "block read" I/O řadiči Přečti stavový registr DMA Analyzuj stav DMA CPU > DMA Věnuj se jiné činnosti Přerušení DMA > CPU Chyba Režimy práce procesoru Dva režimy práce procesoru Základ hardwarových ochran Systémový = privilegovaný režim procesor může vše, čeho je schopen Uživatelský = aplikační (ochranný) režim privilegované operace jsou zakázány Privilegované operace ovlivnění stavu celého systému (halt, reset, Interrupt Enable/Disable, modifikace PSW, modifikace registrů MMU ) instrukce pro vstup/výstup (in, out) Okamžitě platný režim je zachycen v PSW (S-bit) Přechody mezi režimy Po zapnutí systémový režim S U Speciální instrukce Další instrukce 41 Jakékoliv přerušení vč synchronního 42 Vícenásobná přerušení Postup přijímání přerušení (1) Sekvenční zpracování během obsluhy jednoho přerušení se další požadavky nepřijímají (pozdržují se) jednoduché, ale nevhodné pro časově kritické akce Vnořené zpracování prioritní mechanismus přijímají se přerušení s prioritou striktně vyšší, než je priorita obsluhovaného přerušení Aplikační program ISR 1 ISR 2 Žádost se vyhodnotí na přípustnost (priority přerušení) Procesor přejde do zvláštního cyklu 1 Uschová se obsah stavového slova procesoru (PSW) 2 Do PSW se vygeneruje "syntetické" stavové slovo s nastaveným S-bitem Nyní je CPU v privilegovaném režimu 3 Uschované původní PSW uloží na zásobník Na zásobník se uloží i čítač instrukcí PC (tzv rámec přerušení) 4 PC se nahradí hodnotou z vektoru přerušení, indexovaného zdrojem přerušení 43 44
Postup přijímání přerušení (2) Procesor přechází do normálního režimu práce a zpracovává obslužnou rutinu přerušení Obslužná rutina musí být transparentní Obslužnou rutinu končí instrukce návrat z přerušení (IRET, RTE) mající opačný efekt: z vrcholu zásobníku vezme položky, které umístí zpět do PC a PSW Při vhodném naformulování položek na vrcholu systémového zásobníku se instrukce návratu z přerušení používá pro přechod ze systémového do uživatelského režimu Typická přístupová doba Energeticky závislé (volatile) Energeticky nezávislé (persistent) Hierarchie pamětí (1) Typická kapacita 1 ns Registry < 1 KB 3 ns Cache < 16 MB 50 ns Hlavní paměť 32 MB 16 GB 10 ms Pevný magnetický disk 5 4000 GB 100 s Magnetická páska Hierarchie pamětí z pohledu rychlosti a kapacity uvedená čísla představují pouze hrubá přiblížení směrem dolů klesá rychlost i cena za 1 bit Typy prvků používaných v hlavní paměti RAM, ROM, EEPROM, CMOS-RAM 20 1000 GB 45 46 Typické údaje Označení Technologie Úroveň Typická velikost Přístupová doba Hierarchie pamětí (2) 1 registry CPU 1 KB Uvnitř CPU (CMOS) ~ 0,5 ns 2 cache 16 MB CMOS SRAM 1 25 ns 3 hlavní paměť 8 GB CMOS DRAM 80 500 ns 4 disk > 100 GB magnetický disk ~ 5 ms Caching, cache paměti (1) Caching je princip používaný v OS velmi často části obsahu pomalejší paměti s vyšší kapacitou jsou podle potřeby dočasně kopírovány do paměti rychlejší Mezipaměť ležící mezi CPU a hlavní pamětí Transparentní pro operační systém i pro programátora Je mnohem rychlejší než operační (hlavní) paměť Mikroprogramem řízené kopírování informací z hlavní paměti do cache paměti po blocích Princip časové a prostorové lokálnosti běžných programů Problém udržení konzistence více kopií těchže dat v multiprocesorových systémech Spravováno Obsah zálohován překladačem v cache hardwarem v hlavní paměti operačním systémem na disku operačním systémem na DVD, magnetické pásce, apod CPU Cache Jednoslovní přenosy CPU Cache Blokové přenosy Hlavní paměť 47 48
Caching, cache paměti (2) Struktura diskové jednotky Velikost cache čím větší, tím častěji se najdou požadovaná data v cache, ale také roste cena Velikost přenosového bloku kompromis: velké bloky = dlouhé přenosy malé bloky = časté přenosy Mapovací funkce kam přijde blok do cache Nahrazovací algoritmus: určuje, který blok v cache bude nahrazen Least-Recently-Used (LRU) algoritmus Analogie hardwarově realizované principy původně vyvinuté pro virtuální paměť Třírozměrná adresa bloku: cylindr, povrch, sektor Moderní LBA (lineární adresování bloků) 49 Bezpečnostní mechanismy v hardware 50 Struktura standardního PC Základní opatření Dva režimy práce procesoru(ů) Vstup a výstup: Povinné a uživatelským režimem vynucené volání služeb OS I/O instrukce jsou privilegované Uživatelský program nikdy nesmí získat možnost práce v privilegovaném režimu Např nesmí mít možnost zapsat do PSW a změnit tak režim práce CPU (S-bit v PSW) nebo modifikovat vektor přerušení Ochrana paměti Musí zabezpečit izolaci jádra OS i aplikačních programů navzájem Souvisí s metodami správy paměti a zobrazováním LAP do FAP Ochrana dostupnosti CPU Prevence před převzetím vlády jednoho aplikačního programu nad CPU Řešení: časovač (timer) V pravidelných (privilegovaně programovatelných) intervalech vyvolává přerušení, a tak je aktivováno jádro OS Mnohdy realizován jako periferní zařízení O přerušení od časovače se opírají mechanismy plánování procesoru(ů) 51 52
Dotazy 53