PK Design. MB-XC3SxxxE-TQ144 v1.1. Uživatelský manuál. Základová deska modulárního vývojového systému MVS. Verze dokumentu 1.0 (10.10.
|
|
|
- Vendula Bednářová
- před 8 lety
- Počet zobrazení:
Transkript
1 MB-XC3SxxxE-TQ144 v1.1 Základová deska modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 ( )
2 Obsah 1 Upozornění Úvod Vlastnosti základové desky Vlastnosti obvodu XC3S100/250E-TQ Použití základové desky Podpora Stručný popis Provozní podmínky a parametry Nastavení a použití Připojení napájecího napětí Připojení přídavných modulů MLW20 a pin-header konektory Nastavení Mode select Nastavení SPI variant select Povolení konfigurační paměti XCFxx MCE\ Připojení zdrojů hodinových signálů Konfigurace FPGA přes rozhraní SPI Konfigurace FPGA přes rozhraní JTAG Tlačítko PROG Konektory 3.3V / GND Literatura Historie verzí dokumentace...13 Verze dokumentu 1.0 ( )
3 1 Upozornění Při používání základové desky dodržujte provozní podmínky uvedené v této kapitole a v kapitole Provozní podmínky a parametry. Nedodržení těchto doporučených provozních podmínek může vézt k poškození či zničení základové desky, což může mít dále za následek poškození či zničení připojených modulů nebo připojeného uživatelského zařízení. Za poškození či zničení základové desky a připojených zařízení, důsledkem porušení doporučených provozních podmínek, nenese výrobce zodpovědnost. Základová deska MB-XC3SxxxE-TQ144 byla navržena pro vývojové a výukové účely, nikoliv pro instalaci do konečného zařízení. Vzhledem k faktu, že k základové desce je možné připojit velké množství rozšiřujících modulů či uživatelský hardware není možné specifikovat výslednou velikost elektromagnetického pole, které bude tímto celkem vyzařováno. Uživatel také musí brát v úvahu, že základová deska není proti vlivům elektromagnetického pole nikterak speciálně chráněna a její funkce může být při vysokých intenzitách tohoto pole ovlivněna. Při jakékoliv manipulaci se základovou deskou je nutné zabezpečit, aby nemohlo dojít k elektrostatickému výboji (ESD), a proto vždy používejte ESD ochranné pomůcky (uzemňovací ESD náramek, vodivou antistatickou podložka apod.). Elektrostatický výboj může mít za následek zničení základové desky i připojeného zařízení. Není dovoleno základovou desku vystavovat intenzivnímu slunečnímu záření, rychlým změnám teplot, vodě či vysoké vlhkosti. Není také dovoleno ji jakkoliv mechanicky namáhat. Základová deska není odolná proti vlivům agresivních prostředí. Při čištění nesmí být použito rozpouštědel ani saponátů. Čistěte pouze suchým antistatickým hadříkem (dodržujte ESD podmínky z minulých odstavců). Verze dokumentu 1.0 ( ) 3 / 17
4 2 Úvod 2.1 Vlastnosti základové desky Základová deska obsahuje programovatelné hradlové pole FPGA firmy Xilinx : XC3S100E/250E-TQFP144. Návrh je možné vytvářet v systému: - Xilinx WebPACK volně dostupné vývojové prostředí (schematic, VHDL, Verilog, state machine). - Xilinx ISE komerční vývojové prostředí (schematic, VHDL, Verilog, state machine). - Xilinx EDK komerční vývojové prostředí pro vytváření vlastních soft-procesorů na bázi MicroBlaze 32bit MCU. Deska obsahuje konfigurační paměť pro FPGA typu Platform Flash XCF01/02S-VO20, která je zapojená v JTAG řetězci. Obvod FPGA je možné konfigurovat přes JTAG nebo SPI rozhraní a nebo z konfigurační paměti XCFxx. Počet překonfigurování FPGA není omezen. Pro konfiguraci přes JTAG rozhraní je možné použít programátory ParProgR či UniProgUSB PKDesign. Konfigurační mód FPGA lze nastavit pomocí propojek. Stav naprogramování je indikován LED diodou 91 I/O vývodů FPGA je přístupných na 4 detailně popsaných rozšiřujících konektorech MLW20 a dále na konektorech typu pin-header. Tyto konektory slouží pro připojení přídavných modulů či uživatelského hardware. Napájecí napětí pro I/O vývody FPGA a také připojeného hardware je jednotné 3.3V. K obvodu FPGA lze připojit až 2 zdroje hodinových signálů. Pro tyto účely jsou na desce 2 patice DIL-8 pro krystalové 3.3V oscilátory a 2 konfigurační propojky. Rozměry (v x š x d) : 23mm x 87.6mm x 113.7mm. 2.2 Vlastnosti obvodu XC3S100/250E-TQ144 Programovatelné hradlové pole FPGA s neomezeným počtem přeprogramováním (vnitřní konfigurační paměť typu SRAM). 240/612 logických bloků CLB, což představuje 1920/4896 klopných obvodů nebo také / logických hradel. 72/216kbit blokové RAM paměti. 4/12 hardwarových násobiček 18x18 bitů. 2/4 jednotky generování a úpravy hodinového signálu 5-300MHz. Konfigurační rozhraní pro: SPI serial flash, 8/16bit parallel NOR flash a Xilinx Platform Flash paměti. Možnost implementace Xilinx PicoBlaze-8bit embedded procesorového jádra. Obvod XC3S250E je vhodný pro implementaci Xilinx MicroBlaze-32bit embedded procesorového jádra. Kompatibilní s DDR SDRAM (podpora až 333Mb/s) a s 32/64bit 33MHz PCI. Až 108/172 I/O vývodů (pro maximální velikosti pouzdra). 2.3 Použití základové desky Výuka logických obvodů a mikroprocesorové techniky (32bit MicroBlaze embedded processor core). Rychlé matematické a signálové koprocesory. Systémy pro rychlý sběr dat. Komunikační systémy. Vestavěné řídící systémy a systémy na jednom čipu (SoC). Verze dokumentu 1.0 ( ) 4 / 17
5 2.4 Podpora Pro podporu výukových aplikací slouží rozmanitá sada připojitelných rozšiřujících modulů, která se neustále doplňuje. Návrh vnitřní struktury hradlového pole je možné provádět ve volně dostupném vývojovém systému Xilinx WebPACK a nebo v komerčním systému Xilinx ISE. Pro návrh systému na bázi embedded procesoru MicroBlaze slouží komerční systém Xilinx EDK. U komerčních systémů existuje 60 denní zkušební verze. Prostředí Xilinx WebPack je dostupné na internetových stránkách firmy Xilinx. Programování lze provádět přes rozhraní SPI a nebo JTAG. JTAG rozhraní je podporováno programátorem PKDesign ParProgR, který se připojuje na paralelní port PC a je podporován přímo ze systémů WebPack či ISE a nebo programátorem PKDesign UniProg-USB s využitím volně dostupného software MB_XC3Sxxx_JTAG_prog. 2.5 Stručný popis Základová deska MB-XC3SxxxE-TQ144 je jednou z hlavních částí vývojového a výukového modulárního systému MVS. Obsahuje hradlové pole FPGA řady Spartan-3E firmy Xilinx s označením XC3S100E-TQ144 nebo XC3S250E-TQ144 (dle objednávky). Vzhledem k tomu, že všechny typy FPGA obvodů z řady Spartan-3 jsou vzájemně kompatibilní, je možné na této desce provádět výuku či vyvíjet a testovat návrhy pro jakéhokoliv zástupce této řady (jednotlivé obvody se liší počtem IO vývodů, maximální velikostí návrhu a velikostí interní BLOCK-RAM paměti, ale postup návrhu a implementace je u všech obvodů této řady stejné). Při návrhu základové desky byl kladen důraz na maximální využití použitého obvodu FPGA. Deska proto obsahuje pouze součástky, které jsou nezbytně nutné pro funkci hradlové pole, 4 rozšiřující konektory CON1..4 typu MLW20 a několik konektorů typu pin-header, pomocí nichž se deska propojuje s ostatními moduly vývojového systému MVS. Na tyto konektory se také může připojit uživatelský hardware nebo část vyvíjené aplikace. Tím, že deska neobsahuje žádné speciální periferní obvody přímo připojené k obvodu FPGA je návrháři umožněno zapojit celý systém přesně podle jeho představ. Jednotlivé části základové desky jsou zobrazeny na obrázku 1. Napájecí zdroj SPI konektor JTAG konektor Konfigurační paměť XCFxx Nastavení módu FPGA XC3S100/250E TQ144 2x patice DIL-8 pro krystalový oscilátor 3.3V 4x konektor MLW20 Konektory typu pin-header Tlačítko PROG LED DONE Obr. 1 - blokové schéma základové desky Verze dokumentu 1.0 ( ) 5 / 17
6 3 Provozní podmínky a parametry Maximální napájecí napětí V INMAX...9V stejnosměrných Doporučené napájecí napětí V IN V stejnosměrných Maximální proudový odběr z 3.3V napájení I PER_3.3V A/V IN =6V, 0.86A/V IN =5V Maximální ztrátový výkon na hlavním napěťovém stabilizátoru P TOT W Klidový proudový odběr základové desky bez připojených modulů...60ma typ. Povolené vstupní napětí I/O vývodů na konektorech MLW20 a pin-header v až +3.8V Povolené vstupní napětí I/O vývodů na konektorech SPI a JTAG (kromě PROG\) V až +3.8V Povolené vstupní napětí I/O vývodu na konektoru JTAG (PROG\) V až +3.0V Maximální odebíraný proud z I/O vývodu mikrokontroléru...20ma Maximální odebíraný proud ze všech I/O vývodů mikrokontroléru současně...300ma Skladovací teplota okolí C až +50 C Provozní teplota okolí C až +40 C Kromě výše zmíněných provozních podmínek dodržujte také podmínky pro obvod XC3S100/250E, konfigurační paměť XCF01/02S a obvody NL17SZ125 ze sekce Absolute Maximum Ratings a DC characteristics katalogových listů příslušného výrobce. Při nedodržení provozních podmínek hrozí zničení obvodů základové desky i připojeného hardware! 1 Výpočet hodnoty je uveden v kapitole 4.1 Připojení napájecího napětí. Verze dokumentu 1.0 ( ) 6 / 17
7 4 Nastavení a použití V této sekci je popsáno jak základovou desku nastavovat a používat. Je zde uveden způsob připojení ke zdroji napájecího napětí, zapojení rozšiřujících konektorů a jejich používání, významy jednotlivých konfiguračních propojek (jumperů) a také popsány typy konfigurace obvodu FPGA. Napájecí zdroj MLW20 CON1 Konektor 3.3V / GND Konektory pin-header MLW20 CON2 Konektor 3.3V / GND MLW20 CON3 Napájecí konektor a Pwr-LED JTAG kon. Konfig. paměť XCF Nastavení Mode select Done-LED FPGA SPI kon. Nastavení SPI Variant select MLW20 CON4 Konektor 3.3V / GND Tlačítko PROG 2x patice DIL-8 pro krystalový oscilátor 3.3V a 2x konfigurační propojka Obr. 2 - části základové desky Verze dokumentu 1.0 ( ) 7 / 17
8 4.1 Připojení napájecího napětí Napájecí napětí se k základové desce připojuje přes napájecí konektor CON10, stav napájení je indikován LED diodou. Obvod XC3S100/250E má celkem 3 napájecí napětí V CCINT (jádro 1.2V), V CCAUX (vnitřní spec. bloky 2.5V) a V CCIO (vstupně/výstupní porty 3.3V). Proto i napájecí zdroj na základové desce obsahuje celkem 3 napěťové regulátory (ultrafast LDO). Velikost napájecího napětí je vhodné volit v rozmezí V. Při volbě jeho velikosti je nutné brát v úvahu celkový maximální ztrátový výkon P TOT na všech 3 napěťových regulátorech dohromady (IC7, IC8 a IC9). Při použití příliš velkého napájecího napětí může být hodnota ztrátového výkonu na regulátorech vyšší než je její maximální dovolená hodnota pro dané chlazení (1.2W), což může mít za následek zničení regulátorů překročením maximálního dovoleného ztrátového výkonu či maximální dovolené teploty čipu a tím i zničení všech obvodů základové desky! Celkový ztrátový výkon na regulátorech je závislý na velikosti vstupního napájecího napětí V IN a dále na proudových odběrech v jednotlivých napájecích větvích (proudech z regulátorů). Regulátory pro 1.2V a 2.5V jsou zatěžovány pouze proudovými odběry obvodu FPGA, regulátor 3.3V je zatěžován jak proudem do obvodu FPGA, tak i proudem do zařízení připojených na konektory MLW20 (vývody 1 a 2) nebo na napájecí konektory 3.3V. Proudy a ztrátové výkony jsou popsány následujícími vztahy: Pro obvod 25 C jsou v datasheetu uvedeny tyto typické hodnoty klidových proudů pro nenaprogramované FPGA : I FPGA_1.2V = 15mA I FPGA_2.5V = 12mA I FPGA_3.3V = 1.5mA Pro proudy z napěťových regulátorů platí: I REG_1.2V = I FPGA_1.2V I REG_2.5V = I FPGA_2.5V I REG_3.3V = I FPGA_3.3V + I PER_3.3V kde I PER_3.3V je proudový odběr periferií připojených na konektory MLW20 nebo konektory 3.3V Ztrátové výkony jednotlivých regulátorů: P REG_1.2V = (V IN V FD1 1.2V) * I FPGA_1.2V P REG_2.5V = (V IN V FD1 2.5V) * I FPGA_2.5V P REG_3.3V = (V IN V FD1 3.3V) * I FPGA_3.3V + (V IN 3.3V) * I PER_3.3V kde V FD1 je úbytek napětí na vstupní ochranné diodě D1 a je rovno 1A a 25 C (viz. příslušný datasheet) Výsledný celkový ztrátový výkon: P TOT = P REG_1.2V + P REG_2.5V + P REG_3.3V P TOT = (V IN ) * I FPGA_1.2V + (V IN ) * I FPGA_2.5V + (V IN ) * I FPGA_3.3V + (V IN ) * I PER_3.3V P TOT = (V IN 1.6) * I FPGA_1.2V + (V IN 2.9) * I FPGA_2.5V + (V IN 3.7) * I FPGA_3.3V + (V IN 3.7) * I PER_3.3V [W] Výsledný celkový ztrátový výkon při napájecím napětí 6V je: P TOT = (6 1.6) * (6 2.9) * (6 3.7) * (6 3.7) * I PER_3.3V P TOT = * I PER_3.3V P TOT * I PER_3.3V [W] Maximální dovolený proud I PER_3.3V při napájecím napětí 6V je: I PER_3.3V@6V (P TOT ) / 2.3 I PER_3.3V@6V ( ) / 2.3 I PER_3.3V@6V 0.47A Verze dokumentu 1.0 ( ) 8 / 17
9 Maximální dovolený proud I PER_3.3V při napájecím napětí 5V (výpočet byl proveden předešlým postupem) je: I PER_3.3V@5V 0.86A Jak již bylo zmíněno výše, výpočet byl proveden pro klidové hodnoty odebíraných proudů obvodem FPGA (tj. pro FPGA bez naprogramování). Po konfiguraci FPGA jsou tyto proudy vyšší a jejich hodnota je úměrná složitosti vytvořeného návrhu a velikosti frekvence řídícího hodinového signálu. Detaily lze nalézt v [1], kapitola DC electrical characteristics sekce Quiescent current requirements. Maximální dovolený proud I PER_3.3V bude tedy nižší! Napájecí zdroj musí být dostatečně proudově dimenzován, aby pokryl proudový odběr základové desky i všech připojených rozšiřujících modulů. Nedoporučuje se proto systém napájet z baterií. Proudový odběr z napájecího zdroje je závislý na použitých rozšiřujících modulech či připojeném uživatelském hardwaru, a proto nelze definovat jeho velikost. Napájecí napětí se připojuje pomocí konektoru CON10, což je standardní napájecí konektor s průměrem středového trnu 2,5mm. Kladný pól (V IN ) je připojen na vnitřní část konektoru (trn), záporný pól (nulový potenciál GND) na vnější část (obal), viz. obrázek 3. Obr. 3 - zapojení napájecího konektoru 4.2 Připojení přídavných modulů MLW20 a pin-header konektory Obvod XC3S100/250E-TQ144 má své vývody očíslovány od 1 do 144. Označení jednotlivých vstupů/výstupů je shodné s číslováním vývodů pouzdra, takže např. I/O pin, který je připojen na vývod pouzdra č. 2 je označen jako P2. Stejně je pak očíslován i na samotné desce plošných spojů s tím rozdílem, že bylo vynecháno písmeno P (pin 2 lze vidět na konektoru MLW20 CON3). Také ve vývojových systémech (WebPack či ISE) jsou I/O signály označovány právě číslem vývodu pouzdra. Vše tedy spolu souhlasí. Pozor! Obvody řady Spartan-3 nemají 5V tolerantní vývody, jako měly obvody řady Spartan-II a starší, takže je možné na ně připojovat pouze signály s napětím 3.3V nebo nižším. Na základové desce jsou celkem 4 MLW20 konektory. Každý z nich obsahuje 16 I/O nebo I/P vývodů (dále jen I/O), 2 vývody připojené na napájecí napětí 3.3V a 2 vývody připojené na GND. Rozdíl mezi vývody I/O a I/P je ten, že I/O je vývod obousměrný (vstup/výstup), kdežto I/P je pouze jednosměrný (vstup) - detaily viz. [1]. Číselné označení vývodů konektoru MLW20 je zobrazeno na obrázku Obr. 4. Přiřazení vývodů konektorů MLW20: 1, 2...napájecí napětí 3.3V 3 až 18...vstupně/výstupní vývody 19, 20...napájecí napětí GND Obr. 4 - číslování vývodů rozšiřujících konektorů (pohled shora) Zvolená koncepce rozšiřujících konektorů MLW20 umožňuje velmi jednoduché a vysoce univerzální připojení rozšiřujícího hardware k základové desce a tím i její maximální využití. Tento styl konektorů je společný pro všechny moduly systému PKDesign - MVS. Kromě konektorů MLW20 základové deska obsahuje množství konektorů typu pin-header (pinová lišta), označených jmény I/O vývodů. Tyto konektory je také možné využít pro připojení dalšího hardware. Verze dokumentu 1.0 ( ) 9 / 17
10 4.3 Nastavení Mode select Obvod FPGA umožňuje několik způsobů konfigurace své interní struktury a volba se provádí 3 signály, označenými M0..2. Na základové desce jsou tyto signály připojeny na konfigurační propojky označené M0, M1 a M2 (JP1..3). Detaily viz. [1], kapitola Configuration. 4.4 Nastavení SPI variant select Jedním ze způsobů konfigurace FPGA je konfigurace z SPI paměti. Zde je potřebné nastavení varianty SPI paměti, které se provádí 3 signály, označenými VS0..2. Na základové desce jsou tyto signály připojeny na konfigurační propojky označené VS0, VS1 a VS2 (JP4..6). Detaily viz. [1], kapitola Configuration. 4.5 Povolení konfigurační paměti XCFxx MCE\ Sériovou paměť Platform Flash XCFxx, umístěnou na základové desce, je možné použít jako konfigurační paměť pro obvod FPGA. Aby se data z paměti mohly do FPGA načíst, je nutné paměť povolit a nastavit příslušný mód FPGA. V případě, kdy se má FPGA konfigurovat jiným způsobem (programovacím kabelem, připojeným mikrokontrolérem apod.), je naopak potřeba paměť XCFxx zakázat. To se provádí konfigurační propojkou označenou MCE\ (JP9). JP8 Zobrazení Funkce 1 2 Paměť XCFxx je povolena, FPGA bude nakonfigurováno jejím obsahem. Nezapojeno Paměť XCFxx je zakázána, FPGA může být nakonfigurováno programátorem (přes SPI či JTAG) a nebo připojeným mikrokontrolérem. 2 3 Pro budoucí použití. 4.6 Připojení zdrojů hodinových signálů K obvodu FPGA je možné připojit 2 zdroje hodinového signálu. Nejčastěji se k tomu používají krystalové 3.3V oscilátory, které je možné zapojit do patic DIL-8 na základové desce. Výstupní signály z oscilátorů se k FPGA připojují přes konfigurační propojky, označené jako GCLK0 (JP7) a GCLK7 (JP8). Jak již názvy samotných propojek napovídají, budou tyto hodinové signály připojeny k FPGA na vývody označené GCLK0 a GCLK7. Detailní informace ohledně funkce těchto vstupů je možné nalézt v [1], kapitola Digital clock managers (DCM). Konfigurační propojky GCLK0 a GCLK7 mohou také sloužit jako vstupní konektory pro externí zdroje hodinových signálů. Externí zdroj se pak zapojuje na prostřední pin propojky (2), GND signál zdroje pak na vývod 3. Pozor! Obvody FPGA řady Spartan-3 umožňují připojit hodinový signál o velikosti maximálně 3.3V. Nikdy nepřipojujte signál o větší hodnotě. Tomu také odpovídá nutnost použít krystalové oscilátory 3.3V. Verze dokumentu 1.0 ( ) 10 / 17
11 JP8 Zobrazení Funkce 1 2 Výstup z krystalového oscilátoru je zapojen na vstup obvodu FPGA. 1 Nezapojeno 2 CLK IN 3 GND Výstup z externího zdroje hodinového signálu je zapojen na vstup obvodu FPGA. 4.7 Konfigurace FPGA přes rozhraní SPI Obvod FPGA je možné konfigurovat přes SPI rozhraní buď programátorem (např. Xilinx parallel cable III nebo kompatibilním), mikrokontrolérem a nebo sériovou pamětí (Platform Flash nebo SPI). V případě programátoru nebo mikrokontroléru je potřeba FPGA nastavit do módu Slave-serial. V případě konfigurace sériovou pamětí Platform Flash, která je umístěna na základové desce, se FPGA nastaví do módu Masterserial. Pokud se má provádět konfigurace externí sériovou SPI pamětí, tak se FPGA nastaví do módu SPI. V tomto případě se také nastavuje typ SPI paměti (SPI variant select, viz. kapitola 4.4 Nastavení SPI variant select). Nastavení módů (Mode select) se provádí konfiguračními propojkami (kapitola 4.3 Nastavení Mode select). Podrobnosti ohledně jednotlivých konfiguračních módů jsou popsány v [1], kapitola Configuration. Programátor, mikrokontrolér nebo externí sériová SPI paměť se připojuje přes SPI konektor typu MLW10. Přiřazení vývodů konektoru SPI je uvedeno v tabulce 1. Zobrazení Vývody ISP Funkce 1 MOSI Řídící signál pro externí SPI paměť 2 CSO\ Chip select signál pro externí SPI paměť V Napájecí napětí pro programátor, externí mikrokontrolér nebo SPI paměť 4 GND Nulový potenciál GND 5 CCLK Hodinový signál (vstup a nebo výstup dle módu) 6 DONE Výstup signalizující úspěšné dokončení konfigurace 7 DIN Sériový datový vstup 8 PROG\ Signál inicializující začátek konfigurace 9 INIT\ Výstup indikující začátek konfigurace 10 DOUT/BUSY Sériový datový výstup (např. pro připojení dalšího FPGA) Tabulka 1 - označení vývodů konfiguračního konektoru SPI Pozor! Na signál PROG\ je možné připojovat pouze výstup typu otevřený kolektor! Verze dokumentu 1.0 ( ) 11 / 17
12 4.8 Konfigurace FPGA přes rozhraní JTAG Obvod FPGA je také možné konfigurovat přes rozhraní JTAG, což se téměř výhradně provádí programátorem. Z nabídky PKDesign je možné k tomuto účelu použít programátor ParProgR (kompatibilní s Xilinx parallel cable III) a také programátor UniProgUSB. Při konfiguraci programátorem ParProgR je softwarová podpora založena přímo na vývojovém prostředí WebPack či ISE. Při konfiguraci programátorem UniProgUSB je nutné použít speciální volně dostupný software MB_XC3Sxxx_JTAG_prog. Přes JTAG konektor je možné nejen konfigurovat obvod FPGA samotný, ale i programovat sériovou Platform Flash paměť XCFxx. FPGA a paměť jsou zapojeny do tzv. JTAG řetězce (JTAG chain). Datový vstup celého řetězce na JTAG konektoru (TDI) je zapojen na datový vstup prvního obvodu v řetězci (TDI). Výstup prvního obvodu (TDO) je zapojen na datový vstup druhého obvodu (TDI). Výstup posledního obvodu je pak zapojen zpět na JTAG konektor (jako celkový TDO). Zapojení JTAG řetězce základové desky je zobrazeno na obrázku 5. JTAG konektor T D T D T D FPGA T D T D XCFxx T D Obr. 5 - JTAG řetězec základové desky JTAG konektor je typu MLW10, přiřazení jeho vývodů je uvedeno v tabulce 2. Zobrazení Vývody JTAG Funkce 1, Nezapojeno V Napájecí napětí pro programovací kabel (+5V) 4 GND Nulový potenciál GND 5 TCK Vstup hodinového signálu 6 TDO Sériový datový výstup 7 TDI Sériový datový vstup 8 TMS Řídící signál 9, Nezapojeno Tabulka 2 - označení vývodů konfiguračního konektoru JTAG 4.9 Tlačítko PROG Základová deska obsahu tlačítko PROG, kterým je možné si vynutit novou rekonfiguraci obvodu FPGA. Tlačítko má smyl používat pouze v případě, že se konfigurace provádí ze sériové paměti, nikoliv z programátoru Konektory 3.3V / GND Na základové desce jsou umístěny 3 konektory označené 3.3V / GND. Tyto konektory jsou typu pin-header a slouží pro připojení napájecího napětí 3.3V a GND buď na rozšiřující hardware a nebo mohou sloužit jako definování logických úrovní na vstupních vývodech FPGA. Verze dokumentu 1.0 ( ) 12 / 17
13 5 Literatura [1]... Xilinx, technická dokumentace (datasheet) k obvodu XC3S100/250E, dostupná na 6 Historie verzí dokumentace Verze dokumentu / datum Změny v1.0 / Vytvoření dokumentace pro základovou desku MB-XC3SxxxE-TQ144. Verze dokumentu 1.0 ( ) 13 / 17
14 Příloha Schéma zapojení Rozměry a umístění montážních otvorů Verze dokumentu 1.0 ( ) 14 / 17
15 Schéma zapojení není zobrazeno ve volně dostupné verzi dokumentace. Verze dokumentu 1.0 ( ) 15 / 17
16 Verze dokumentu 1.0 ( ) 16 / 17
17 MB-XC3SxxxE-TQ144 v1.1 Základová deska modulárního vývojového systému MVS Uživatelský manuál (verze dokumentace v1.0) PK Design Verze dokumentu 1.0 ( ) 17 / 17
PK Design. MB-S2-150-PQ208 v1.4. Základová deska modulárního vývojového systému MVS. Verze dokumentu 1.0 (11. 6. 03)
MB-S2-150-PQ208 v1.4 Základová deska modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (11. 6. 03) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti základové desky...4 2.2 Vlastnosti
PK Design. Uživatelský manuál. Xilinx FPGA, CPLD & Atmel AVR. Verze dokumentu 1.0 (12. 12. 04)
Xilinx FPGA, CPLD & Atmel AVR paralelní programovací kabel-r v1.0 Uživatelský manuál Verze dokumentu 1.0 (12. 12. 04) Obsah 1 Upozornění... 3 2 Úvod... 4 2.1 Vlastnosti programovacího kabelu... 4 2.2 Použití
PK Design. Xilinx FPGA, CPLD & Atmel AVR paralelní programovací kabel v1.0. Verze dokumentu 1.0 (2. 6. 03)
Xilinx FPGA, CPLD & Atmel AVR paralelní programovací kabel v1.0 Uživatelský manuál Verze dokumentu 1.0 (2. 6. 03) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti programovacího kabelu...4 2.2 Použití
PK Design. Uživatelský manuál. Modul CLK generátor NB3N502 v2.0. Přídavný modul modulárního vývojového systému MVS. Verze dokumentu 1.0 (04.03.
Modul CLK generátor NB3N502 v2.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (04.03.2010) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti modulu...4 2.2 Použití...4
PK Design. Uživatelský manuál. Modul LED a LCD displeje s maticovou klávesnicí. Přídavný modul modulárního vývojového systému MVS. v2.
Modul LED a LCD displeje s maticovou klávesnicí v2.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (01.04.2007) Obsah 1 Upozornění...3 2 Úvod...4 2.1 2.2 2.3
PK Design. Uživatelský manuál. Modul 4 LED displejů, klávesnice a LCD rozhraní v1.0. Přídavný modul modulárního vývojového systému MVS
Modul 4 LED displejů, klávesnice a LCD rozhraní v1.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (19.04.2005) Obsah 1 Upozornění... 3 2 Úvod... 4 2.1 Vlastnosti
Přídavný modul modulárního vývojového systému MVS
Modul 8 LED diod a 8 tlačítek v2.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (01.04.2007) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti modulu...4 2.2
PK Design. Modul 8 SMD LED diod v1.0. Přídavný modul modulárního vývojového systému MVS. Verze dokumentu 1.0 (2. 6. 03)
Modul 8 SMD LED diod v1.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (2. 6. 03) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti modulu...4 2.2 Použití modulu...4
PK Design. Uživatelský manuál. Modul USB-FT245BM v2.2. Přídavný modul modulárního vývojového systému MVS. Verze dokumentu 1.0 (7. 11.
Modul USB-FT245BM v2.2 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (7. 11. 04) Obsah 1 Upozornění... 3 2 Úvod... 4 2.1 Vlastnosti modulu...4 2.2 Použití modulu...4
PK Design. Modul CLK Generátor MHz v1.0. Modul programovatelného zdroje hodinových pulzů
Modul CLK Generátor 20-120MHz v1.0 Modul programovatelného zdroje hodinových pulzů Uživatelský manuál ٠٣) (٢. ٦. ١.٠ م ل م» مض Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti modulu...4 2.2 Použití...4
PK Design. Uživatelský manuál. VGA & PS/2 modul v2.0 Přídavný modul modulárního vývojového systému MVS. Verze dokumentu 1.0 (07.12.
VGA & PS/2 modul v2.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (07.12.2004) Obsah 1 Upozornění... 3 2 Úvod... 4 2.1 Vlastnosti modulu...4 2.2 Použití modulu...4
PK Design. Modul USB2xxR-MLW20 v1.0. Uživatelský manuál. Přídavný modul modulárního vývojového systému MVS. Verze dokumentu 1.0 (05.04.
Modul USB2xxR-MLW20 v1.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (05.04.2007) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti modulu...4 2.2 Použití modulu...4
PK Design. Modul multiplexovaných 8 LED displejů v2.0. Přídavný modul modulárního vývojového systému MVS. Verze dokumentu 1.0 (2. 6.
Modul multiplexovaných 8 LED displejů v2.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (2. 6. 03) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti modulu...4
PK Design. MB-ATmega16/32 v2.0. Uživatelský manuál. Základová deska modulárního vývojového systému MVS. Verze dokumentu 1.0 (21.12.
MB-ATmega16/32 v2.0 Základová deska modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (21.12.2004) Obsah 1 Upozornění... 3 2 Úvod... 4 2.1 Vlastnosti základové desky...4 2.2 Vlastnosti
PK Design. MB-ATmega128 v2.0. Uživatelský manuál. Základová deska modulárního vývojového systému MVS. Verze dokumentu 1.0 (23.09.
MB-ATmega128 v2.0 Základová deska modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (23.09.2004) Obsah 1 Upozornění... 3 2 Úvod... 4 2.1 Vlastnosti základové desky...4 2.2 Vlastnosti
PK Design. MB-ATmega128 v4.0. Uživatelský manuál. Základová deska modulárního vývojového systému MVS. Verze dokumentu 1.0 (10.10.
MB-ATmega128 v4.0 Základová deska modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (10.10.2008) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti základové desky...4 2.2 Vlastnosti
PK Design. MB-ATmega16/32 v4.0. Uživatelský manuál. Základová deska modulárního vývojového systému MVS. Verze dokumentu 1.0 (01.01.
MB-ATmega16/32 v4.0 Základová deska modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (01.01.2011) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti základové desky...4 2.2 Vlastnosti
Manuál přípravku FPGA University Board (FUB)
Manuál přípravku FPGA University Board (FUB) Rozmístění prvků na přípravku Obr. 1: Rozmístění prvků na přípravku Na obrázku (Obr. 1) je osazený přípravek s FPGA obvodem Altera Cyclone III EP3C5E144C8 a
PŘÍLOHY. PRESTO USB programátor
PŘÍLOHY PRESTO USB programátor 1. Příručka PRESTO USB programátor Popis indikátorů a ovládacích prvků Zelená LED (ON-LINE) - PRESTO úspěšně komunikuje s PC Žlutá LED (ACTIVE) - právě se komunikuje s uživatelskou
SuperCom. Stavebnice PROMOS Line 2. Technický manuál
ELSACO, Jaselská 77 28000 KOLÍN, CZ tel/fax +420-32-727753 http://www.elsaco.cz mail: elsaco@elsaco.cz Stavebnice PROMOS Line 2 SuperCom Technický manuál 2. 04. 2005 2005 sdružení ELSACO Účelová publikace
Návod k obsluze výukové desky CPLD
Návod k obsluze výukové desky CPLD FEKT Brno 2008 Obsah 1 Úvod... 3 2 Popis desky... 4 2.1 Hodinový signál... 5 2.2 7- Segmentový displej... 5 2.3 LED zobrazení... 6 2.4 Přepínače... 6 2.5 PORT 1 - Externí
NanoX S88 DIGI CZ 003
NanoX S88 DIGI CZ 003 Centrála pro ovládání provozu DCC kolejiště Uživatelský manuál Zpracoval Ing. Pavel Mihula 1 Centrála pro ovládání provozu DCC kolejiště Zařízení umožňuje využívat všechny rozšiřující
PK Design. Uživatelský manuál. Modul LCD displeje, 8 tlačítek a beeperu v2.0. Přídavný modul modulárního vývojového systému MVS
Modul LCD displeje, 8 tlačítek a beeperu v2.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (01.04.2007) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti modulu...4
PRESTO. USB programátor. Uživatelská příručka
PRESTO USB programátor Uživatelská příručka OBSAH 1. PRESTO 3 1.1. Použití 3 2. Obsah dodávky 3 3. Instalace 3 3.1. Instalace ovladačů 3 3.2. Instalace programu UP 4 4. Popis programovacího konektoru 5
Zprovoznění kitu Xilinx Spartan-6 FPGA Industrial Video Processing Kit
Zprovoznění kitu Xilinx Spartan-6 FPGA Industrial Video Processing Kit Technická zpráva - FI - VG20102015006-2011 03 Ing. Filip Orság, Ph.D. Fakulta informačních technologií, Vysoké učení technické v Brně
UniPi 1.1 Lite Technologická dokumentace
UniPi 1.1 Lite Technologická dokumentace Obsah 1 Úvodní představení produktu... 3 2 Popis produktu... 4 2.1 Využití GPIO pinů... 5 2.2 GPIO konektor... 5 2.3 Napájení... 6 2.4 Montáž Raspberry Pi k UniPi
4IOT-SEN-01 Sensor pro IoT aplikace Technická dokumentace
Sensor pro IoT aplikace Technická dokumentace WWW.4IOTECH.COM 2018 4IOTECH s.r.o. Stránka 1 z 12 Technický popis 4IOT-SEN-01 je zařízení vyvinuté společností 4IOTECH s.r.o. speciálně do průmyslového prostředí.
PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6, s o f c o s o f c o n.
PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT Příručka uživatele Střešovická 49, 162 00 Praha 6, e-mail: s o f c o n @ s o f c o n. c z tel./fax : (02) 20 61 03 48 / (02) 20 18 04 54, http :// w w w. s o f
PK Design. Modul 32 multiplexovaných LED diod v2.0. Přídavný modul modulárního vývojového systému MVS. Verze dokumentu 1.0 (2. 6.
Modul 32 multiplexovaných LED diod v2.0 Přídavný modul modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (2. 6. 03) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti modulu...4 2.2
ATAVRDRAGON-návod k použití
ATAVRDRAGON-návod k použití Firma ATMEL představila skutečně levný, a tím pádem všem dostupný, ladící a vývojový prostředek pro práci s mikrokontroléry řady ATtiny a ATmega s názvem AVR Dragon. Dle sdělení
4AO12D Expanzní modul Návod k obsluze V1.01
4AO12D Expanzní modul Návod k obsluze V1.01 Obsah 1. Úvod 3 2. Technické údaje 2.1. Elektrické parametry 4 2.2. Rozměry 4 3. Vstupy/výstupy 3.1. Analogové výstupy 5 3.2. Rozhraní I2C 5 3.3. Napájení 5
MOD433 Bezdrátový modul Návod k obsluze V1.00
MOD433 Bezdrátový modul Návod k obsluze V1.00 Obsah 1. Úvod 3 2. Technické údaje 2.1. Elektrické parametry 4 2.2. Rozměry 4 3. Vstupy/výstupy 3.1. Sériové rozhraní 1 5 3.2. Sériové rozhraní 2 5 3.3. Rozhraní
Čtečky s klávesnicí EDK3, EDK3B, EDK3M
Čtečky s klávesnicí EDK3, EDK3B, EDK3M Identifikační systém ACS-line Návod pro instalaci Od verze firmware 1.19 Návod EDK3x - strana 1 (celkem 8) Popis funkce Snímač kontaktních i bezkontaktních medií
4.10 Ovládač klávesnice 07 TC 91 Ovládání 32 přepínačů/kláves a 32 LED
.0 Ovládač klávesnice Ovládání 3 přepínačů/kláves a 3 LED 3 Obr..0-: Ovládač klávesnice 5 Obsah Účel použití...0- Zobrazení a komponenty na desce tištěných spojů...0- Elektrické zapojení...0- Přiřazení
Elektronická stavebnice: Teploměr s frekvenčním výstupem
Elektronická stavebnice: Teploměr s frekvenčním výstupem Teploměr s frekvenčním výstupem je realizován spojením modulu běžných vstupů a výstupů spolu s deskou s jednočipovým počítačem a modulem zobrazovače
XC3000(A) / XC3100(A)
FPGA Xilinx SPARTAN 1. FPGA Xilinx historie Řada XC2000 byla historicky první FPGA (rok 1984), v současné době se již nedodává. Principy použité pro její konstrukci byly natolik geniální, že jsou na nich
Čtečka EDK2-KPA. Návod pro instalaci. Identifikační systém ACS-line. Popis EDK2-KPA-NEW.doc - strana 1 (celkem 5)
Čtečka EDK2-KPA Identifikační systém ACS-line Návod pro instalaci Popis EDK2-KPA-NEW.doc - strana 1 (celkem 5) Popis funkce Čtečky EDK2-KPA slouží pro čtení bezkontaktních karet a přívěsků. Používá se
KONEKTOROVÝ BLOK PRO BASLER ACE
KONEKTOROVÝ BLOK PRO BASLER ACE Katalogový list 02/2018 ATEsystem s.r.o. Studentská 6202/17 708 00 Ostrava-Poruba Česká republika M +420 595 172 720 E atesystem@atesystem.cz W www.atesystem.cz INFORMACE
ŘÍDÍCÍ ČLEN GCD 411. univerzální procesorový člen pro mikropočítačové systémy. charakteristika. technické údaje
ŘÍDÍCÍ ČLEN GCD 411 univerzální procesorový člen pro mikropočítačové systémy mikroprocesor PCF80C552 programová paměť 64kB FLASH PROM datová paměť 32kB SRAM nebo zálohovaná s RTC sériový kanál RS485 sběrnice
uz80 Embedded Board ver. 1.0 uz80 Vestavná Řídící Deska ver. 1.0
uz80 Embedded Board ver. 1.0 uz80 Vestavná Řídící Deska ver. 1.0 Jednodeskový mikroprocesorový řídící systém s CPU Zilog Z84C15 nebo Toshiba TMPZ84C015: Deska obsahuje: 1. CPU Z84C15 (Zilog) nebo TMPZ84C015
SPARTAN - 3 Xilinx FPGA Device
SPARTAN - 3 Xilinx FPGA Device 1. Úvod: 1.2V řada SPARTAN-3 navazuje na úspěch předchozí řady: SPARTAN-IIE. Od architektury SPARTAN-IIE se liší v počtu systémových hradel a logických buněk, velikosti RAM,
PK Design. EVMS-mega128. Uživatelský manuál. v1.0. Výuková deska s mikrokontrolerem ATmega128. Obr. 1 - výuková deska s LCD displejem
EVMS-mega128 v1.0 Výuková deska s mikrokontrolerem ATmega128 Uživatelský manuál Obr. 1 - výuková deska s LCD displejem Obr. 2 - výuková deska bez LCD displeje Obsah 1 Upozornění... 3 2 Úvod... 4 2.1 2.2
Sériový programátor SI Prog
Sériový programátor SI Prog V poslední době dostáváme množství žádostí o uveřejnění jednoduchého programátoru. Dnešním příspěvkem snad uspokojíme alespoň část zájemců, protože bude popsán jednoduchý programátor
Modul TX OPEN RS232/485
s 8 185 8185P01 TX-I/O ; DESIGO OPEN Modul TX OPEN RS/485 TXI1.OPEN pro integraci cizích systémů a přístrojů do systému DESIGO (V4 nebo vyšší) Platforma pro integraci cizích systémů a přístrojů do řídícího
NÁVOD K OBSLUZE. ústředna CS-484E-3
NÁVOD K OBSLUZE ústředna CS-484E-3 OBSAH 1. Popis 2. Technické informace 3. Čelní panel 4. Stabilizační interval 5. Zobrazení a inicializace alarmů 6. Funkce "FAULT" 7. Instalace a údržba 8. Upozornění
Základní deska (motherboard, mainboard)
Základní deska (motherboard, mainboard) Jedná se o desku velkou cca 30 x 25 cm s plošnými spoji s množstvím konektorů a slotů připravených pro vložení konkrétních komponent (operační paměť, procesor, grafická
FPGA + mikroprocesorové jádro:
Úvod: V tomto dokumentu je stručný popis programovatelných obvodů od firmy ALTERA www.altera.com, které umožňují realizovat číslicové systémy s procesorem v jenom programovatelném integrovaném obvodu (SOPC
Vstupní jednotka E10 Návod na použití
Návod na použití Přístupový systém Vstupní jednotka E 10 Strana 1 Obsah 1 Úvod:... 3 2 Specifikace:... 3 3 Vnitřní obvod:... 3 4 Montáž:... 3 5 Zapojení:... 4 6 Programovací menu... 5 6.1 Vstup do programovacího
Čtečka EDK2-OEM. Návod pro instalaci. Identifikační systém ACS-line. Popis EDK2-OEM.doc - strana 1 (celkem 5)
Čtečka EDK2-OEM Identifikační systém ACS-line Návod pro instalaci Popis EDK2-OEM.doc - strana 1 (celkem 5) Popis funkce Čtečky EDK2-OEM slouží pro čtení kontaktních čipů Dallas nebo bezkontaktních karet
8AI12 Expanzní modul Návod k obsluze V1.01
8AI12 Expanzní modul Návod k obsluze V1.01 Obsah 1. Úvod 3 2. Technické údaje 2.1. Elektrické parametry 4 2.2. Rozměry 4 3. Vstupy/výstupy 3.1. Analogové vstupy 5 3.2. Rozhraní I2C 5 3.3. Napájení 5 4.
Mikrokontroléry. Doplňující text pro POS K. D. 2001
Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou
FVZ K13138-TACR-V004-G-TRIGGER_BOX
TriggerBox Souhrn hlavních funkcí Synchronizace přes Ethernetový protokol IEEE 1588 v2 PTP Automatické určení možnosti, zda SyncCore zastává roli PTP master nebo PTP slave dle mechanizmů standardu PTP
MODERNÍ TRENDY V PROGRAMOVATELNÉ LOGICE, APLIKACE V AUTOMATIZAČNÍ A MĚŘICÍ TECHNICE
MODERNÍ TRENDY V PROGRAMOVATELNÉ LOGICE, APLIKACE V AUTOMATIZAČNÍ A MĚŘICÍ TECHNICE Soběslav Valach UAMT FEEC VUT Brno, Kolejní 2906/4, 612 00 Brno, valach@feec.vutbr.cz Abstract: Článek popisuje základní
Založeno 1990 Modem MRS32 Uživatelská dokumentace Tel.: 541 248 813-812 IČ: 00567809 DIČ: CZ00567809 Fax: 541 248 814 Zápis v OR vedeným Krajským soudem v Brně, Certifikace E-mail: ais@ais-brno.cz oddíl
EC Motor. IO Modul EC200. EC200 Int. EC200 Ext. Verze 1.20, revize PMControl s.r.o.
EC Motor IO Modul EC200 EC200 Int. EC200 Ext. Verze 1.20, revize 2010-07-27 PMControl s.r.o. 1. Popis IO modulu EC200 IO modul EC200 je rozšiřující interface pro motory s vestavěnou elektronikou řady PMC
4x vstup pro měření unifikovaného signálu 0 10 V, 0 20 ma, 4 20 ma. komunikace linkami RS232 nebo RS485
měřící převodník 4x vstup pro měření unifikovaného signálu 0 10 V, 0 20 ma, 4 20 ma komunikace linkami RS232 nebo RS485 13. ledna 2017 w w w. p a p o u c h. c o m 0294.01.02 Katalogový list Vytvořen: 4.5.2007
Aplikace. Hlásič SMS
Aplikace Hlásič SMS Strana 2 z 12 Obsah OBSAH...3 SMS HLÁSIČ...4 POPIS KOMUNIKAČNÍHO MODULU CGU 03...4 Obecný popis...4 Indikace stavu modulu...5 Hardwarová konfigurace...6 Nastavení konfigurace SMS hlásiče...7
Elektronická stavebnice: Deska s jednočipovým počítačem
Elektronická stavebnice: Deska s jednočipovým počítačem Modul s jednočipovým počítačem Modul s řídícím jednočipovým počítačem je centrálním prvkem stavebnice. Jeho konstrukce umožňuje přímé připojení do
Programovatelná sada pro Ethernet Modbus/TCP se stupněm krytí IP67 TI-BL67-PG-EN-8
Typové označení Identifikační číslo 1545068 Počet kanálů 8 Rozměry 204 x 145 x 77.5 mm programování dle IEC 61131-3 pomocí CoDeSys délka kabelu mezi interface a čtecí/ zapisovací hlavou až 50 m 10/100
PŘÍSTUP. Docházkový terminál itouch. Produktový list : DT - itouch
Docházkový terminál itouch Vlastní hardware terminálu obsahuje čtyř jádrový procesor a 1GB RAM a má tedy velkou výkonovou rezervu pro pozdější aktualizace softwaru a integrace nových funkcí. Pro ukládání
Obsah. Zobrazovací a ovládací prvky na čelním panelu. Účel použití. Elektrické zapojení. Obr : Binární vstupní / výstupní modul 07 DC 92
4.8 Binární vstupní / výstupní modul 07 DC 9 3 konfigurovatelných binárních vstupů / výstupů, 4 V DC, galvanicky oddělených po skupinách, výstupy zatížitelné 500 ma, CS31 - linie 1 3 4 1 Obr. 4.8-1: Binární
Praktické úlohy- 2.oblast zaměření
Praktické úlohy- 2.oblast zaměření Realizace praktických úloh zaměřených na dovednosti v oblastech: Měření specializovanými přístroji, jejich obsluha a parametrizace; Diagnostika a specifikace závad, měření
Programovatelný kanálový procesor ref. 5179
Programovatelný kanálový procesor Programovatelný kanálový procesor je určen ke zpracování digitálního (COFDM, QAM) nebo analogového TV signálu. Procesor může být naprogramován jako kanálový konvertor
TENZOMETRICKÝ PŘEVODNÍK
TENZOMETRICKÝ PŘEVODNÍK S DIGITÁLNÍM NULOVÁNÍM typ TENZ 2215 ve skříňce DIN35 www.aterm.cz 1 1. ÚVOD...3 2. OBECNÝ POPIS TENZOMETRICKÉHO PŘEVODNÍKU...4 3. TECHNICKÝ POPIS TENZOMETRICKÉHO PŘEVODNÍKU...4
GFK-2005-CZ Prosinec Rozměry pouzdra (šířka x výška x hloubka) Připojení. Provozní teplota -25 C až +55 C. Skladovací teplota -25 C až +85 C
Výstup 24 Vss, negativní logika, 0,5 A, 2 body Modul slouží pro výstup digitálních signálů 24 Vss. Specifikace modulu Rozměry pouzdra (šířka x výška x hloubka) Připojení 12,2 mm x 120 mm x 71,5 mm dvou-,
AD4RS. měřící převodník. 4x vstup pro měření unifikovaného signálu 0 10 V, 0 20 ma, 4 20 ma. komunikace linkami RS232 nebo RS485
měřící převodník 4x vstup pro měření unifikovaného signálu 0 10 V, 0 20 ma, 4 20 ma komunikace linkami RS232 nebo RS485. Katalogový list Vytvořen: 4.5.2007 Poslední aktualizace: 15.6 2009 09:58 Počet stran:
Zařízení pro měření teploty, atmosférického tlaku a nadmořské výšky
FREESCALE TECHNOLOGY APPLICATION 2012-2013 Zařízení pro měření teploty, atmosférického tlaku a nadmořské výšky Jméno: Libor Odstrčil Ročník: 3. Obor: IŘT Univerzita Tomáše Bati ve Zlíně, Fakulta aplikované
TECOMAT TC700 ZÁKLADNÍ DOKUMENTACE K MODULU SX vydání - červen 2004
TECOMAT TC700 ZÁKLADNÍ DOKUMENTACE K MODULU SX-7161 1. vydání - červen 2004 Podrobná uživatelská dokumentace je k dispozici v elektronické podobě na CD INFO, lze ji také objednat v tištěné podobě - název
EduKitBeta Uživatelská příručka
EduKitBeta Uživatelská příručka Výuková deska pro mikrokontroléry Microchip PIC v pouzdře DIL18 OBSAH EduKitBeta 3 Popis zařízení 3 Periférie mikrokontroléru 3 Tabulka zapojení portů na desce Udukit Beta
TECHNICKÁ DOKUMENTACE PŘÍSTUPOVÉHO SYSTÉMU P560
Strana 1/13 Tento dokument je vlastnictvím společnosti GACC s.r.o. Rozmnožování a předávání třetí straně bez souhlasu jejího jednatele a autora není dovoleno. GACC s.r.o. TECHNICKÁ DOKUMENTACE PŘÍSTUPOVÉHO
I/O modul VersaPoint. Analogový výstupní modul, 16 bitový, napětí, 1 kanál IC220ALG321. Specifikace modulu. Spotřeba. Vlastnosti. Údaje pro objednávku
Analogový výstupní modul, 16 bitový, napětí, 1 kanál Modul slouží pro výstup analogových napěťových signálů. Tyto signály jsou k dispozici v 16 bitovém rozlišení. Specifikace modulu Rozměry pouzdra (šířka
s přístroji s rozhraním PPS2 V objednávce uvádějte počet, název a typové označení. Příklad: 30 ovladačů QAX33.1
s 1 642 Ovladač do místnosti s rozhraním PPS2 pro použití s přístroji Desigo RX s přístroji s rozhraním PPS2 QAX33.1 Snímání teploty v místnosti Změna požadované hodnoty teploty v místnosti Kolébkové tlačítko
MSP 430F1611. Jiří Kašpar. Charakteristika
MSP 430F1611 Charakteristika Mikroprocesor MSP430F1611 je 16 bitový, RISC struktura s von-neumannovou architekturou. Na mikroprocesor má neuvěřitelně velkou RAM paměť 10KB, 48KB + 256B FLASH paměť. Takže
Autonomní zámek LOG2
Autonomní zámek LOG2 Identifikační systém ACS-line Návod pro instalaci Verze hardware LOG3.6 popis LOG2-6.doc - strana 1 (celkem 9) Popis funkce Modul LOG2 slouží pro ovládání a kontrolu vstupů pomocí
Volitelný port RS485/RS422 UŽIVATELSKÝ MANUÁL
Volitelný port RS485/RS422 UŽIVATELSKÝ MANUÁL POUŽITÉ SYMBOLY Použité symboly Nebezpečí důležité upozornění, které může mít vliv na bezpečí osoby nebo funkčnost přístroje. Pozor upozornění na možné problémy,
INFORMAČNÍ A KOMUNIKAČNÍ TECHNOLOGIE
Název školy: Střední odborná škola stavební Karlovy Vary Sabinovo náměstí 16, 360 09 Karlovy Vary Autor: Ing. Hana Šmídová Název materiálu: VY_32_INOVACE_12_HARDWARE_S1 Číslo projektu: CZ 1.07/1.5.00/34.1077
TDS. LED zobrazovače. 4 sedmisegmentový svítící displej Výška znaku 10 nebo 57 mm Komunikace přes RS července 2012 w w w. p a p o u c h.
LED zobrazovače 4 sedmisegmentový svítící displej Výška znaku 10 nebo 57 mm Komunikace přes RS485 11. července 2012 w w w. p a p o u c h. c o m Katalogový list Vytvořen: 17.12.2004 Poslední aktualizace:
Příloha č. 1. Software pro prototyp mikroprocesorově řízeného ohřevu aktivních vložek využívající moderních polovodičových prvků
Příloha č. 1 Software pro prototyp mikroprocesorově řízeného ohřevu aktivních vložek využívající moderních polovodičových prvků (popis jednotlivých bloků) Úvod Navržený software je určen pro mikrokontrolér
IOFLEX02 PROGRAMOVATELNÁ DESKA 16 VSTUPŮ A 32 VÝSTUPŮ. Příručka uživatele. Střešovická 49, Praha 6, s o f c o s o f c o n.
IOFLEX02 PROGRAMOVATELNÁ DESKA 16 VSTUPŮ A 32 VÝSTUPŮ Příručka uživatele Střešovická 49, 162 00 Praha 6, e-mail: s o f c o n @ s o f c o n. c z tel./fax : 220 610 348 / 220 180 454, http :// w w w. s o
TECOMAT TC700 ZÁKLADNÍ DOKUMENTACE K MODULU UC-7201. 1. vydání - červen 2004
TECOMAT TC700 ZÁKLADNÍ DOKUMENTACE K MODULU UC-7201 1. vydání - červen 2004 Podrobná uživatelská dokumentace je k dispozici v elektronické podobě na CD INFO, lze ji také objednat v tištěné podobě - název
UC485P. Převodník RS232 na RS485 nebo RS422. Průmyslové provedení s krytím
Převodník RS232 na RS485 nebo RS422 Průmyslové provedení s krytím. UC485P Katalogový list Vytvořen: 21.1.2005 Poslední aktualizace: 5.5 2008 12:30 Počet stran: 16 2008 Strana 2 UC485P OBSAH Základní informace...
SEA. TERM WDG verze 1. Uživatelský návod. Verze 1.02
SEA TERM WDG verze 1 Uživatelský návod Verze 1.02 Copyright 2004-2009 SEA, společnost s ručením omezeným. All Rights Reserved. TERM WDG verze 1, Uživatelský návod, verze 1.02 Datum poslední změny: 29.04.2009
Uživatelská příručka
Deska sběru dat Uživatelská příručka Vydání 2.1 Počet stran: 8 1 Obsah: 1 Úvod... 3 2 Obchodní informace... 3 2.1 Příslušenství... 3 2.2 Informace o výrobci... 3 3 Popis zařízení... 4 3.1 Popis funkce...
Vývojové kity Mega48,
Vývojové kity Mega48, Mega48 Mega48X a Mega328 Ucelená řada ada vývojových kitů s obvody ATmega48 a ATmega328 je vhodná jak pro výukové účely ely a seznámení se s funkcemi mikrokontrolér mikrokontrolérů,
VINCULUM VNC1L-A. Semestrální práce z 31SCS Josef Kubiš
VINCULUM VNC1L-A Semestrální práce z 31SCS Josef Kubiš Osnova Úvod Základní specifikace obvodu Blokové schéma Firmware Aplikace Příklady příkazů firmwaru Moduly s VNC1L-A Co to je? Vinculum je nová rodina
GFK-2004-CZ Listopad Rozměry pouzdra (šířka x výška x hloubka) Připojení. Skladovací teplota -25 C až +85 C.
Modul slouží pro výstup digitálních signálů 24 Vss. Specifikace modulu Rozměry pouzdra (šířka x výška x hloubka) Připojení 48,8 mm x 120 mm x 71,5 mm dvou-, tří- a čtyřdrátové Provozní teplota -25 C až
NRRF 12. Síťový čtecí modul 433 MHz s dlouhým dosahem. Uživatelská příručka
NRRF 12 Síťový čtecí modul 433 MHz s dlouhým dosahem Uživatelská příručka 2004 2015, TECHFASS s.r.o., Věštínská 1611/19, 153 00 Praha 5, www.techfass.cz, techfass@techfass.cz (vydáno dne: 2015/09/10, platné
Vstupní jednotka E 100 IP. Návod na použití. Strana 1 www.tssgroup.cz
Vstupní jednotka E 100 IP Strana 1 Obsah 1. Instalace zařízení:... 3 2. Stručný souhrn k systému řízení přístupu... 4 3. Připojení dveřního zámku:... 4 3.1 Zapojení se společným napájením:... 5 3.2 Zapojení
4.1 Binární vstupní modul 07 DI 92 32 binárních vstupů 24 V DC, galvanicky oddělených po skupinách, CS31 - linie
4.1 Binární vstupní modul 07 DI 9 3 binárních vstupů 4 V DC, galvanicky oddělených po skupinách, CS31 - linie 1 3 4 1 Obr. 4.1-1: Binární vstupní modul 07 DI 9 Obsah Účel použití... 4.1-1 Zobrazovací a
I/O modul VersaPoint. Analogový výstupní modul, 16 bitový, napětí/proud, 1 kanál IC220ALG320. Specifikace modulu. Spotřeba. Údaje pro objednávku
Analogový výstupní modul, 16 bitový, napětí/proud, 1 kanál Modul slouží pro výstup analogových napěťových nebo proudových signálů. Tyto signály jsou k dispozici v 16 bitovém rozlišení. Specifikace modulu
SEH62.1. Spínací hodiny. Siemens Building Technologies HVAC Products SEH62.1
5 243 Spínací hodiny Digitální spínací hodiny jsou určeny pro zapínání a vypínání zařízení nebo regulaci s časovým spínáním. Integrovaný nastavitelný časový spínač Časový spínač jako pomocná funkce Určené
Multifunkční terminál AXT-300/310
TECHNICKÁ DOKUMENTACE VÝROBKU Multifunkční terminál AXT-300/310 Popis zařízení: Terminál s integrovanou 1.3 MegaPixeovou kamerou je založený na platformě průmyslového PC (x86). Je vhodný pro systémy docházky,
Dvojnásobný převodník s frekvenčními vstupy a analogovými výstupy na DIN lištu RV-2F
Popis: Převodníky jsou určeny pro převod frekvenčních signálů na lineární napěťové nebo proudové signály plně konfigurovatelné v rozsahu 0 10V nebo 0 20mA. Modul je umístěn v kompaktní krabičce pro montáž
Programovatelná sada pro Profibus-DP se stupněm krytí IP67 TI-BL67-PG-DP-2
Typové označení Identifikační číslo 1545061 Počet kanálů 2 Rozměry 108 x 145 x 77.5 mm programování dle IEC 61131-3 pomocí CoDeSys délka kabelu mezi interface a čtecí/ zapisovací hlavou až 50 m 12 MBit/s
Popis a funkce klávesnice K3
Popis a funkce klávesnice K3 originální anglický manuál je nedílnou součástí tohoto českého překladu Klávesnice K3 používá nejnovější mikroprocesorovou technologii k otevírání dveří, ovládání zabezpečovacích
Obsah. Zobrazovací a ovládací prvky na čelním panelu. Účel použití. Elektrické zapojení. Obr. 4.7-1: Binární vstupní / výstupní modul 07 DC 91
4.7 Binární vstupní / výstupní modul 16 binárních vstupů, 8 binárních výstupů, 8 konfigurovatelných binárních vstupů / výstupů, 4 V DC, CS31 - linie 1 3 Advant Controller 31 I/O Unit ERR Test 4 1 Obr.
Programovatelný časový spínač 1s 68h řízený jednočip. mikroprocesorem v3.0a
Programovatelný časový spínač 1s 68h řízený jednočip. mikroprocesorem v3.0a Tato konstrukce představuje časový spínač řízený mikroprocesorem Atmel, jehož hodinový takt je odvozen od přesného krystalového
Čtečka karet a otisků SF101 UŽIVATELSKÝ MANUÁL
Čtečka karet a otisků SF101 UŽIVATELSKÝ MANUÁL Dokumentace vytvořena dne 29.3. 2010 poslední korekce dne 4.7. 2011 1 Základní popis SF 101 je čtečka otisků prstů a karet. Čtečka pracuje jak autonomně,
ŘÍDÍCÍ DESKA SYSTÉMU ZAT-DV
ŘÍDÍCÍ DESKA SYSTÉMU ZAT-DV DV300 ZÁKLADNÍ CHARAKTERISTIKA Procesor PowerQUICC II MPC8270 (jádro PowerPC 603E s integrovanými moduly FPU, CPM, PCI a paměťového řadiče) na frekvenci 266MHz 6kB datové cache,
GFK-1913-CZ Prosinec 2001. Rozměry pouzdra (šířka x výška x hloubka) Připojení. Skladovací teplota -25 C až +85 C.
Modul slouží pro výstup digitálních signálů 24 Vss. Specifikace modulu Rozměry pouzdra (šířka x výška x hloubka) Připojení 48,8 mm x 120 mm x 71,5 mm dvou- a třídrátové Provozní teplota -25 C až +55 C