ČVUT Fakulta biomedicinského inženýrství ELEKTRONICKÉ OBVODY PROF. ING. JAN UHLÍŘ, CSC.

Transkript

1 ČVUT Fakulta biomedicinského inženýrství ELEKTRONICKÉ OBVODY PROF. ING. JAN UHLÍŘ, CSC.

2 i Elektronické obvody FBMI Předmět Elektronické obvody představuje studentům FBMI poznatky, se kterými by měli vstupovat do profesí, ve kterých se setkají s elektronickými laboratorními a kancelářskými přístroji. Předpokladem úspěchu ve studiu je využití znalostí z předmětu Teoretická elektrotechnika. Předložený text se nevrací k základům elektrotechniky. Dobré znalosti základních vztahů z teorie obvodů jsou podmínkou pro pochopení funkce elementárních elektronických funkčních bloků, ze kterých jsou konstruovány elektronické přístroje. Minimálním přínosem, který by mělo studium elektronických obvodů přinést, je znalost označení součástek a dílů přístrojů, jako jsou stejnosměrné zdroje, zesilovače, paměti, logické členy, převodníky A/D a D/A, apod. a základní povědomí o jejich roli ve složitějších soustavách. Obsah předmětu je výsledkem dlouholeté zkušenosti z podstatně obsáhlejších předmětů, které byly součástí učebních plánů na elektrotecchnické fakultě ČVUT. S ohledem na poslání předmětu v učebním plánu FBMI byla témata zredukována a výklad soustředěn na popis vlastností obvodů. Nepřináší podklady pro konstrukční a návrhářskou činnost. Text nevyniká dlouhými a podrobnými výklady. Měl by pomoci osvěžit výklad z přednášek, který je mnohdy významnější, než obsáhlý text. Neméně významné jsou semináře, ve kterých je příležitost osvětlit detaily a na výpočetních úlohách prohloubit pochopení chování popisovaných obvodů. Oporou studentů v seminářích je kolega ing. Martin Pokorný, Ph.D., který přispěl k obsahu předkládaného textu. Patří mu za to můj dík. Prof. Ing. Jan Uhlíř, CSc. Praha, říjen 2017

3 Obsah 1 Zesilovače analogových signálů Zpětnovazební soustava Ideální operační zesilovač Reálný operační zesilovač Statické parametry reálného zesilovače Setrvačné vlastnosti reálného zesilovače Napájení elektronických systémů Baterie a akumulátory Usměrňovače a stabilizátory Diodové usměrňovače Stabilizace stejnosměrného napětí Spínané zdroje a měniče Nábojová pumpa Řízení napětí pulsní šířkovou modulací PWM Induktorové měniče neizolované Transformátorový měnič stejnosměrného napětí Nelineární a regenerativní obvody Komparátory Komparátor bez hystereze Bistabilní obvod komparátor s hysterezí Astabilní obvod Oscilátory Oscilátory LC základní principy Oscilátory RC Obvody pro logické systémy Kombinační logické obvody Sekvenční logické obvody Polovodičové integrovené obvody pro logické systémy ii

4 OBSAH iii Parametry logických obvodů Konstrukční principy logických obvodů Polovodičové paměti Paměti s adresovým přístupem Polovodičové paměti s časovým přístupem Technika DSP Podmínky A/D a D/A převodu Převod A/D Převod D/A Elektronické obvody pro DSP Převodníky D/A Převodníky A/D

5 Kapitola 1 Zesilovače analogových signálů Názorný příklad použití zesilovače ukazuje obr Zesilovače elektrických signálů ale mají velmi široké použití v přístrojové a řídicí technice, kde zesilují signály z nejrůznějších čidel a snímačů. u 1 zesilovaè napìtí u z Obrázek 1.1: Zesilovač pro ozvučení sálu Pro posouzení vlastností zesilovače v podmínkách obvodu se stejnosměrnými napětími a proudy lze použít model, který popisuje jeho nejelementárnější elektrické vlastnosti. R 0 A u R out R z u0 R in u1 A u.u 1 u 2 u z. Obrázek 1.2: Nesetrvačný model zesilovače Zesilovač musí být popsán minimálně těmito parametry: 1. vstupní odpor R in, 1

6 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 2 2. výstupní odpor R out, 3. napět ové zesílení A u, ideální zdroj napětí řízený napětím. Vnější obvod potom může mít vlastnosti uspořádání podle obr. 1.2 s odkazem na obr. 1.1: Zdroj signálu (mikrofon) má vnitřní odpor R 0 a napětí naprázdno u 0. Výstupní napětí u z je na zatěžovacím odporu R z (reproduktor). Pak lze vypočítat výstupní napětí takto: R in R z u z = u 0 A u (1.1) R in + R 0 R out + R z V praxi je zesilovač používán pro zpracování signálů s nejrůznějšími časovými průběhy okamžitých hodnot. Pásmo kmitočtů, které je zesilovač schopen zesílit bude vždy omezeno v oblasti vysokých kmitočtů (vždy bude někde nejméně jeden integrační přenosový člen taková je příroda). Pokud není v cestě derivační obvod, zesilovač bude zesilovat libovolně pomalu se měnící signály, bude to zesilovač označovaný jako zesilovač stejnosměrný. Derivační obvod v cestě signálu omezí přenos zesilovače v oblasti nízkých kmitočtů. Model omezení na obou koncích frekvenčního pásma je na obr C 1 R 2 R 1 x100 C 2 Obrázek 1.3: Model s definovaným omezením kmitočtového pásma přenosu Micro-Cap 11 Evaluation Version circuit3.cir K 10K 100K 1M db(v(4)) K 10K 100K 1M ph(v(4)) (Degrees) F (Hz) Obrázek 1.4: Frekvenční charakteristika zesilovače z obr. 1.3

7 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 3 Fázová a amplitudová charakteristika je na obr. 1.4 f d = 1/(2πR 1 C 1 ), R 1 = 1MΩ, C 1 = 1nF, f d = 159Hz f h = 1/(2πR 2 C 2 ), R 2 = 100Ω, C 1 = 10nF, f d = 159kHz Na obr. 1.5 je naznačeno, že za určitých podmínek lze zavést část výstupního signálu na vstup zesilovače. Vytvoří se tak zpětnovazební obvod. R 0 Au R zv R out R z u 0 R in u 1 A u.u 1 u 2 u z. Obrázek 1.5: Zpětná vazba v zesilovači Pro další výklad o zesilovačích je třeba s poukazem na uvedené schéma uvést závažný detail. Řízený zdroj napětí má vyznačenu orientaci vstupních i výstupních svorek. Je tak přesně popsáno jakou polaritu bude mít výstupní napětí při známé polaritě napětí vstupního. Pokud bude zesílení A u kladné, bude kladné napětí na svorce plus generovat kladné napětí na výstupní svorce plus. Záporné napětí bude na výstupu, bude-li záporné A u. U- zemníme-li vstupní svorku plus a zavedeme kladné napětí na svorku minus, bude s kladným A u výstupní napětí záporné. Odtud je odvozeno běžně používané označení vstupních svorek jako neinvertující pro svorku plus a invertující pro svorku minus. Zesilovač na obrázku tedy při kladném napět ovém přenosu bude ve zpětnovazebním uspořádání svým výstupem působit na vstup tak, že se na vstupu bude napětí zvětšovat oproti napětí, které by tam bylo bez zpětné vazby. Se záporným A u by naopak výstupní napětí přes rezistor R zv potlačovalo účinek vstupního napětí u 0. Zapojení zpětnovazebního uspořádání zjednodušíme na obr. 1.6 tak, aby bylo možno uvést přehledný výraz pro jeho napět ový přenos. V obvodu platí R in, R out 0, u z u 2. u 1 = u 2 R 2 R 1 = u 0 u 2 A u R 1 + R 2 R 1 + R 2 ( ) R2 A u u 2 = u 0 R R 1 + R 2 (1 + A 1 u R 1 +R 2 ), (1.2)

8 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 4 R 2 R 1 u 0 _ u u 1 2 Rz + Obrázek 1.6: Zjednodušený zesilovač se zpětnou vazbou (invertující) 1.1 Zpětnovazební soustava Při hledání specifických vlastností obvodů se zpětnou vazbou je obvyklé představit nejprve uspořádání bloků, které je možno v elektronickém obvodu najít jako bloky určující vlastnosti výsledné zpětnovazební struktury. V blokovém schématu lze identifikovat vstup obvodu, slučovací bod na vstupu přímé větve, přímou větev, výstup obvodu, rozdělovací bod na výstupu přímé větve a zpětnovazební větev, která vede signál z rozdělovacího do slučovacího bodu.. X 0 X 1 X 2 A X Obrázek 1.7: Blokové uspořádání zpětnovazební soustavy Signály, které lze v jednotlivých bodech pozorovat jsou v obrázku vyznačeny s tím, že všechna X, A a β jsou reálná čísla (pro analýzu SUS), komplexní funkce ω (pro analýzu HUS), nebo Laplaceovy obrazy (pro analýzu Laplaceovými operátory). β = X β X 2 (1.3) A = X 2 X 1 (1.4) X 1 = X 0 + X β (1.5) A = X 2 X 0 = A 1 βa (1.6)

9 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 5 Rovnice (1.6) vyžaduje diskusi ke jmenovateli vytvořeného zlomku (může být i nulový), navíc jeho hodnota rozhoduje o tom, zda zpětná vazba zvětší nebo zmenší přenos soustavy ve vztahu k přenosu samotné přímé větve. Mohou nastat následující situace: Zpětná vazba kladná podkritická 0 < βa < 1 Mez stability, vazba kladná kritická βa = 1 Kladná nadkritická nestabilní obvod se zpětnou vazbou βa > 1 Záporná zpětná vazba βa < 0 Přímá větev A je v elektronických obvodech tvořena zesilovačem, často zesilovačem napětí. Zpětnovazební větev β je obvykle tvořena pasivním obvodem. Ve většině výpočtů lze zanedbat přenos vstupního signálu ze slučovacího bodu na výstup soustavy přes zpětnovazební větev (dominuje přenos přímou větví). Signál vedený z výstupu zesilovače do slučovacího bodu lze popsat jako signál ze zdroje napětí s určitým vnitřním odporem. Výstup zpětnovazební větve může být připojen ve slučovacím bodu ke vstupu zesilovače paralelně nebo v sérii. R inrout R in R out vstup u 1 A u u 1 vstup u 1 A u u 1 R β u β β R β u β β sériová vazba paralelní vazba Obrázek 1.8: Uspořádání slučovacího bodu Vstupní signál zpětnovazebního obvodu může být odvozen z výstupního napětí zesilovače nebo z jeho výstupního proudu zpětná vazba napět ová, nebo proudová: 1.2 Ideální operační zesilovač Element, který označujeme jako ideální operační zesilovač umožňuje velmi efektivně posuzovat vlastnosti zpětnovazebních obvodových uspořádání. Jeho oprávnění je podpořeno skutečností, že na trhu elektronických součástek jsou k dispozici integrované obvody, jejichž parametry dovolují v konstrukci

10 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 6 R in R out vstup u 1 A uu 1 i 2 R Z u 2 R β u β β u 2 napět ová vazba i 2 proudová vazba. Obrázek 1.9: Uspořádání rozdělovacího bodu elektronických zařízení s pojmem ideální operační zesilovač pracovat. Avšak velmi závažnou podmínkou použitelnosti ideálního operačního zesilovače je, že je vždy zapojen v obvodu se stabilní zápornou zpětnou vazbou. Vlastnosti ideálního operačního zesilovače jsou následující: A u (1.7) βa u (1.8) A 1/β (1.9) pokud je zpětná vazba za všech podmínek záporná, bude u 1 = 0 (1.10) a u 2 bude mít hodnotu právě takovou, že u 1 = 0. Ideální operační zesilovač má nulový výstupní odpor a vstupními svorkami při nulovém napětí neprotéká proud. Z těchto poznatků lze formulovat velmi prostý návod pro výpočet a popis chování jakéhokoli obvodu s ideálním operačním zesilovačem: V obvodu s ideálním operačním zesilovačem se vytvoří výstupní napětí vždy tak veliké, že na vstupních svorkách je nulové napětí. Toto tvrzení můžeme nyní použít při odvození přenosu neinvertujícího zesilovače na obr Výpočet vychází právě z podmínky nulového vstupního napětí u 1, které zajistí výstupní napětí u 2 přes dělič napětí vedený z výstupu na vstup. Jedná se o odporovou napět ovou zpětnou vazbu se sériovým slučovacím obvodem. R 1 u 0 u 2 = 0 u 2 = (1 + R 2 )u 0 (1.11) R 1 + R 2 R 1 Zesilovač s R 2 = 0 nebo R 1 = pracuje jako napět ový sledovač, kdy u 2 = u 0. S operačním zesilovačem lze zapojit s napět ovou paralelní zpětnou vazbou invertující zesilovač, obr. 1.11:

11 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 7 R 2 _ R 1 u 1 u 2 Rz + u 0 Obrázek 1.10: Neinvertujíccí zesilovač. R 2 R 1 u 0 _ u u 1 2 Rz +. Obrázek 1.11: Invertující zesilovač Pro invertující zesilovač platí: u 0 R 2 R 1 + R 2 u 2 R 1 R 1 + R 2 = 0 u 2 = ( R 2 R 1 )u 0 (1.12) Vstupní svorka operačního zesilovače, na které výstupní napětí udržuje nulové napětí, může sloužit jako bod, ve kterém se sčítají proudy vedené z řady vstupních zdrojů. Výstupní napětí pak reprezentuje (vážený hodnotami odporů R 1n ) součet vstupních napětí. Uspořádání sumačního zesilovače ukazuje obr Pro výstupní napětí platí:. R 14 R 13 R 2 R 12 u 04 u 03 u 02 R 11 u 01 0 u 2 Rz. Obrázek 1.12: Sumační zesilovač ( ) R 2 R 2 R 2 R 2 u 2 = u 01 + u 02 + u 03 + u 04 R 11 R 12 R 13 R 14 (1.13)

12 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 8 pokud R 11 = R 12 = R 13 = R 14 = R u 2 = (u 01 + u 02 + u 03 + u 04 )R 2 /R Významné je, že operační zesilovač může pracovat se vstupními svorkami z nichž žádná nemusí být spojena se některou svorkou výstupní. Takové vstupní svorky se označují jako plovoucí vstup. Ten umožňuje navrhnout rozdílový zesilovač, na jehož výstupu je napětí odpovídající váženému rozdílu vstupních napětí. Schéma je na obr Opět s použitím požadavku na udržení nulového vstupního napětí, můžeme psát: R 4 R 2 R 1 R 4 (R 1 + R 2 ) u 02 = u 01 + u 2 u 2 = u 02 R 3 + R 4 R 1 + R 2 R 1 + R 2 R 1 (R 3 + R 4 ) u R 2 01 necht R 2 /R 1 = R 4 /R 3 příp. R 4 = R 2 a R 3 = R 1, potom R 1 (1.14) u 2 = (u 02 u 01 ) R 2 R 1. (1.15). R 2 R 1 _ u 01 R 3 0 u 2 R z + u 02 R 4. Obrázek 1.13: Rozdílový zesilovač Vrat me se k sumačnímu zesilovači, který sčítá proudy na vstupní svorce operačního zesilovače. Váhování proudů lze zabezpečit odporovou strukturou R-2R podle obr V obrázku je ukázáno (a čtenář se snadno přesvědčí), že svislými větvemi procházejí proudy, které jsou směrem zleva doprava vždy zmenšeny na polovinu. Jestliže takové uspořádání zapojíme do vstupu operačního zesilovače podle obr.1.15 a pomocí spínačů rozhodneme, který z těchto proudů poteče do zpětnovazební větve a který poteče do země, pak vytvoříme na výstupu operačního zesilovače napětí binárně vážené logickými stavy, které řídí spínače. Vytvořili jsme principiální zapojení D/A převodníku, který může být použit jako zdroj napětí ovládaný počítačem. Pro převodník zapíšeme vztahy, které ukazují na možnosti volby výstupního napětí: ( ) R z 1 u 2 = U r b 0 2R 8 + b b b 3 (1.16)

13 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 9 R R R R U r U 1 r 2 U 1 r 4 U 1 r 8 U 1 r 16 U r 2R 2R 2R 2R 2R 2R Obrázek 1.14: Odporový žebřík R 2R R R R U r 2R 1 2 Ur 1 4 U 1 r 8 U r 2R 2R 2R 2R U r b 3 b 2 b 1 b 0 R z u 2 Obrázek 1.15: D/A převodník Když bude U r = 16V, pak binární číslo b 3 b 0 určuje napětí ve voltech hodnoty 0 15 V. Např. 1011B = 11D u 2 = 11 V. Se znalostí vlastností diod a s použitím požadavku trvale nulového napětí na vstupu operačního zesilovače, dokážeme vysvětlit i činnost operačního usměrňovače. Předpokládáme střídavé vstupní napětí s opačnou polaritou jeho půlperiod. Pokud je vstupní napětí kladné, uzavírá se proud z výstupní svorky zesilovače diodou D2, protože výstupní svorka musí reagovat zápornou polaritou svého napětí na snahu zvýšit napětí vstupní svorky (záporná zpětná vazba). Na horním výstupu z obvodu je nulové napětí, na samotném výstupu zesilovače je napětí propustně pólované diody. Při záporné půlperiodě vstupního napětí je snaha udržet na vstupu nulové napětí ovlivněna poměrem R 2 /R 1. Zpětnovazební smyčkou prochází proud přes diodu D1. Na horní výstupní svorce je přesně zesílena okamžitá hodnota vstupního napětí, a to poměrem R 2 /R 1, na výstupu zesilovače je napětí vyšší o napět ový úbytek na propustně pólované diodě. Využijeme samozřejmě napětí horního výstupu, protože to není úbytkem na diodě ovlivněno. V řadě oborů je potřeba přenášet signály mezi dokonale izolovanými systémy, tedy systémy bez jakéhokoli galvanického spojení. Víme z teoretické elektrotechniky, že takový poždavek dokonale splňuje transformátor, tedy součástka s magnetickou vazbou. Problém však nastane, pokud se pozorované napětí mění tak pomalu, že transformátor se svým dolním mezním

14 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 10 R 1 R 2 D1 D2 7,5 5,0 2,5 0,0-2,0 0m 5m 10m 15m 20m 7,5 5,0 2,5 0,0-2,0 0m 5m 10m 15m 20m 7,5 5,0 2,5 0,0-2,5-5,0 0m 5m 10m 15m 20m Obrázek 1.16: Operační usměrňovač kmitočtem již není schopen signál přenést. Jednou z možností, jak tento problém vyřešit, je použití izolačního zesilovače s optickou vazbou. Jeho zapojení je na obr nula 1 R 1 u 0 nula 2 R 2 u 2 nula 1 nula 2 Obrázek 1.17: Izolační zesilovač Optickou vazbu zabezpečují dva pokud možno shodné optické vazební členy součástky, které mají v jednom pouzdře uloženu svítivou diodu (LED) a fotodiodu, na kterou LED svítí. Prvý optický člen je zapojen ve smyčce zpětné vazby vstupního operačního zesilovače. Výstupní proud vstupního zesilovače musí být tak veliký, že svítivá dioda vytvoří takový světelný tok, že fotodioda udrží svým proudem na vstupu nulové napětí. Výstupní proud vstupního zesilovače je veden přes svítivou diodu druhého optického členu, svítí stejně jako prvá a ve své fotodiodě vytvoří týž proud, jako fotodioda prvého vazebního členu. Tento proud je zaveden do vstupu druhého zesilovače, kde ve zpětnovazební smyčce vytvoří výstupní napětí, které zabezpečí nulové napětí na vstupních svorkách druhého zesilovače. Oba zesilovače z hlediska elektrického spojení nemusí mít spolu vůbec nic společného. Přenos

15 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 11 při identických optických vazebních členech ukazuje následující vztah u 2 = u 0 R 2 R 1 u 0 0. (1.17) Velmi časté je použití operačního zesilovače v zapojení přesného integrátoru. Zapojení je na obr Odvození vztahu pro výstupní napětí opět vychází z požadavku trvale nulového výstupního napětí. i 1 = u 0 R, i C = i 1, u 2 (t) = u 2 (0) 1 u 0 (t)dt. (1.18) RC 0 V obrázku je naznačeno chování integrátoru v podmínkách, kdy na vstupu působí konstantní stejnosměrné napětí. Má-li být vstupní napětí nulové, musí do vstupního uzlu z výstupu vstupovat konstantní proud, a je-li ve smyčce zpětné vazby kondenzátor, konstantní proud ho nabíjí tak, že na jeho svorkách napětí monotónně klesá nebo roste. Máme tak k dispozici obvod vytvářející dokonalé pilovité časové průběhy napětí ze zdroje s nulovým výstupním odporem a s volitelnou strmostí. t R u C i C 0 u ms 4ms 6ms 8ms 10ms R = 1kΩ C = 1µF ms 4ms 6ms 8ms 10ms Obrázek 1.18: Integrátor Chování integrátoru s operačním zesilovačem v harmonickém ustáleném stavu ukazuje na možnost vytvořit sinusové napětí s fází otočenou přesně o 90 oproti fázi napětí vstupního. Integrátor však také umožňuje s dobrou přesností reagovat amplitudou výstupního napětí na kmitočet, což je také dobře patrno z fázorového zápisu přenosu. Výraz popisující přenos získáme důsledným použitím fázorové analýzy, kdy v rovnici pro přenos invertujícího zesilovače použijeme pro kapacitor jeho impedanci.

16 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 12. R C Î Û C 0 Û 2 Obrázek 1.19: Integrátor HUS Û 2 = Û 0 1 jωrc (1.19) 1.3 Reálný operační zesilovač Statické parametry reálného zesilovače Konečné zesílení A u, které označíme jako A dif Nenulové vstupní napětí u 1 = u 2 /A dif Nenulový výstupní odpor R out Omezený rozkmit výstupního napětí (output voltage swing) Vstupní odpor R in Vstupní proud i in, Nesymetrie vstupů offset napět ový u off a proudový i off Přenos souhlasného napětí A com Všechny uvedené parametry zahrnuje obrázek Některým z nich se věnujeme podrobněji.. i in R out u 1 i off u i u off R in u 2 = A difu i + A comu com i in u com. Obrázek 1.20: Model reálného OZ a omezeného roz- Vliv konečného zesílení A dif, ofsetového napětí u off kmitu výstupního napětí ukazuje obr. 1.21

17 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 13 u 2 [V] u 1 [V] Obrázek 1.21: Charakteristika vstup-výstup operačního zesilovače Obrázek ukazuje, že změna výstupního napětí není spojena s nulovým napětím na vstupu zesilovače, ale že na změnu z nulové hodnoty na 10 V je třeba zavést na vstup napětí 50 µv. V mnoha aplikacích a tím spíše v jednoduchých úvahách, může být 50 µv považováno prakticky za nulu a výpočet obvodu můžeme vést s přijetím modelu ideálního zesilovače. Z uvedeného poměru plyne, že v tomto případě je A dif = Důležité je, že výstupní napětí zesilovače nemůže být libovolně veliké k zabezpečení nulového napětí na jeho vstupu. Každý reálný zesilovač může na svém výstupu vytvořit jen takové napětí, jaké mu dovoluje vnitřní struktura a napájecí napětí stejnosměrného zdroje. Zřejmě tedy dojde při vyšším nároku na výstupní napětí k zániku zpětnovazebního působení na vstup zesilovače a žádný výpočet založený na představě chování obvodu s ideálním zesilovačem nebude použitelný. Podstatné je, že na vstupu pak může být napětí velmi vzdálené předpokládané nulové hodnotě. Charakteristika na obr odpovídá popisu zesilovače s maximálním rozkmitem výstupního napětí u out = ±13 V Další vadou reálného zesilovače je skutečnost, že nulové napětí na výstupu zesilovače není vytvořeno nulovým napětím na vstupu. Charakteristika vstupvýstup je posunutá ve směru vodorovné osy o napětí označované jako napětí ofsetové. Znamená to tedy, že na to, aby bylo výstupní napětí nulové, musí být na vstup zavedeno napětí, které charakteristiku posune do polohy odpovídající nulovému výstupnímu napětí. V praxi může být ofsetové napětí zanedbatelně malé ve vztahu k aplikaci. Pokud by nepřijatelně zasáhlo požadované parametry, použijeme dražší integrovaný obvod nebo připojíme kompenzační obvod podle návodu výrobce. Vliv napět ové nesymetrie (ofsetu)

18 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 14 např. na invertující zesilovač lze vypočítat podle vztahu ( R 2 u 2 = u 0 + u off 1 + R ) 2 R 1 R 1 když R 1 = 10kΩ, R 2 = 100kΩ, u 0 = 0, 5V, u off = ±2mV, u 2 = 5V ± 22mV Znaménko plus/minus ukazuje, že nelze vědět, jakou polaritu bude mít ofsetové napětí u konkrétního integrovaného obvodu. Výrazně problematičtější je působení ofsetového napětí na integrátor s operačním zesilovačem. Z předchozího vztahu lze usoudit, že se ofsetové napětí superponuje na napětí vnějšího obvodu a spolu s ním zesiluje. V případě integrátoru však jde o trvalou přítomnost rušivého stejnosměrného napětí, které je obvodem integrováno a i když by signálové napětí bylo nulové nebo mělo nulovou stejnosměrnou složku, integrál ofsetu by po čase posunul výstupní napětí na hodnotu kladného nebo záporného napětí výstupního rozkmitu. Integrátor musí být pravidelně nulován, nebo jinak ošetřen proti nežádoucímu integrálu ofsetu. Následující vztah popisuje časový vývoj výstupního napětí integrátoru ovlivněného existncí ofsetového napětí. u 2 (t) = u 2 (0) + 1 C t 0 ( u 0 ± u off R 1 ) dt (1.20) Model z obr ukazuje na existenci proudu protékajícího vstupními svorkami zesilovače. Uvedený proud může být u současných zesilovačů velmi malý a u různých zesilovačů může mít různý směr (proud vtéká a u jiného zesilovače vytéká). Jeho vliv může vést ke vzniku nesymetrie vstupních napětí, když každá svorka uvidí jiný ohmický odpor směrem ven ze zesilovače. Proto nacházíme zapojení, ve kterých i uzemněná svorka je spojena se zemí přes rezistor, který zajistí symetrii viděných odporů. Existence vstupních proudů však přináší velmi závažný požadavek na uspořádání vnějších obvodů vstupní svorka nesmí být nikdy oddělena od vnějších obvodů kondenzátorem! Stejně jako ideální operační zesilovač, má i reálný plovoucí vstupní svorky. K jejich plavání se však váží určité parametry a meze. Pro různé integrované obvody platí dvě omezení. Když působí záporná zpětná vazba je diferenční napětí (rozdíl napětí mezi vstupními svorkami) téměř nulové. Pokud však dojde k přerušení zpětnovazebních účinků, např. překročením požadavku na výstupní rozkmit, pak se může napětí mezi svorkami dostat i k několikavoltovým rozdílům. Obvod tento rozdíl snáší až po určité mezní napětí, při jehož překročení může dojít ke zničení obvodu. Druhý efekt, který přinášejí plovoucí svorky, je popisován jako vliv a přenos souhlasné složky. Působení vnějších obvodů na vstupu zesilovače ukazuje obr Souhlasné

19 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 15 u 1 /2 u1 u com u 1 /2 u 2 Obrázek 1.22: Vliv souhlasné složky je napětí u com, které pohybuje oběma svorkami současně a je vztaženo k zemnící svorce. V katalogu má své meze vztažené k zemi a jejich překročení může vést ke zničení obvodu. Souhlasné napětí však ovlivňuje i výstupní napětí. Hovoříme o přenosu souhlasné složky, který si přejeme co nejmenší, protože zesilovač je určen k zesilování rozdílového napětí. V obrázku je ve vztahu k souhlasnému napětí rozpůleno a má hodnotu u 1. Kvalitu zesilovače popisuje činitel potlačení souhlasné složky (Common Mode Rejection Ratio), který je dán poměrem přenosu diferenčního a souhlasného signálu CMRR = 20 log A dif [db] (1.21) A com Setrvačné vlastnosti reálného zesilovače Setrvačné chování reálného operačního zesilovače ovlivňují dva relativně málo související efekty Frekvenční závislost A dif (jω) a z ní plynoucí frekvenčně závislý posun fáze výstupního napětí. Omezená doba přeběhu výstupu u 2 mezi dvěma napět ovými úrovněmi při skokové změně vstupního napětí u 1. Parametr SR [V/s] rychlost přeběhu (Slew Rate) ve voltech za sekundu, nebo voltech za mikrosekundu. Nejprve popíšeme obvyklé části vnitřní struktury reálného operačního zesilovače. Většina integrovaných operačních zesilovačů je zkonstruována jako obvod složený ze tří zesilovacích stupňů. Prvý stupeň má dva vstupy, invertující a neinvertující, zesiluje rozdílové napětí a potlačuje souhlasné napětí. Druhý stupeň zpracovává signál z prvého stupně a výrazně jej zesiluje.

20 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 16 Třetí stupeň má malý výstupní odpor a je odolný vůči nestandardním připojením zátěže. Celý řetězec přenáší (zesiluje) stejnosměrné rozdílové vstupní napětí, a- však každý stupeň má svůj horní mezní kmitočet (nemůže zesilovat signály s libovolně vysokým kmitočtem). Tuto vlastnost lze pro každý stupeň modelovat nezatíženým RC obvodem s určitou hodnotou časové konstanty, resp. s určitou frekvencí zlomu na amplitudové frekvenční charakteristice. Takový model frekvenčního omezení zesilovacích možností jednotlivých stupňů umožňuje sledovat i charakteristiku fázovou. To bude předmětem následujícího zkoumání jevů typických pro zpětnovazební struktury. 1k 1M A = u A u= A u=1 100 u 2 u 0 u 1 1u F 10nF 10nF db kHz 10kHz 100kHz 500kHz 1kHz 10kHz 100kHz 500kHz Obrázek 1.23: Přenos uzavřené smyčky zpětné vazby Na obr je frekvenční charakteristika modelu právě zmíněného třístupňového zesilovače. Má uzavřenou zpětnovazební smyčku, zesílení přímé větve na nízkých kmitočtech a odpory ve zpětné vazbě v poměru 1:1000. Měl by tedy zesilovat 1000x, což také potvrzuje nakreslená amplitudová charakteristika s přenosem v dolním pásmu kmitočtů rovným 60 db. Určitou podivnost představuje nárůst přenosu v oblasti vysokých kmitočtů. Vysvětlení je následující: Trojice RC členů, které omezují přenos jednotlivých zesilovacích stupňů vnáší do obvodu pokles amplitudové charakteristiky, ale také posun fáze výstupního napětí oproti napětí na vstupu. Pro tři členy RC je asymptota fázové chrakteristiky 270. Ve fázové charakteristice tedy musí být na frekvenční ose bod, ve kterém je fáze přenosu rovna 180. Tehdy v zesilovači nepůsobí záporná zpětná vazba, ale naopak, uplatňuje se zpětná vazba kladná, která amplitudu výstupního napětí zvětšuje. Proto vidíme převýšení na amplitudové charakteristice. Jak silný bude účinek kladné zpětné vazby bude záležet na amplitudě signálu vedeného zpět na vstup obvodu. Kladná

21 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 17 zpětná vazba může být podkritická jako v našem obrázku, ale může být nadkritická a zesilovač bude nekontrolovatelně oscilovat, bude nestabilní. O tom, zda bude zesilovač se zpětnou vazbou stabilní nebo nestabilní rozhoduje tzv. přenos otevřené, resp. rozpojené smyčky. Rozpojenou smyčku ukazuje obr Na vstup obvodu je připojen zdroj signálu a analýza zkoumá, jaká část výstupního napětí bude po průchodu celou smyčkou působit v místě rozpojení smyčky. Rozhodující je, zda fázová charakteristika projde bodem 180 na kmitočtu, při kterém je poměr amplitudy signálu vedeného z výstupu zesilovače do místa přerušení smyčky k signálu vedenému z vnějšího zdroje do vstupu obvodu větší nebo menší než jedna. Když je větší než jedna, zesilovač si vystačí sám zpětnovazební signál je dostatečný na to, aby se sám průchodem smyčkou posiloval, zesilovač je nestabilní. Pokud je poměr menší než jedna, zesilovač s uzavřenou smyčkou respektuje součet zpětnovazebního a vstupního napětí a je stabilní. Stabilitu zpětnovazebních zapojení zesilovačů popisuje podrobně a s dalšími podmínkami Nyquistovo kriterium stability. Přenos otevřené smyčky βa = u zv /u 1 je naznačen v obrázku k 200k resp. 1M u zv A = u A u= A u=1 u u 0 1uF 10nF 10nF Obrázek 1.24: Otevřená smyčka zpětné vazby Na dalším obrázku 1.25 je frekvenční analýza amplitudy a fáze napětí vedeného do sčítacího uzlu na vstupu zpětnovazebního obvodu. Je patrné, že se zpětnovazebním odporem 1 MΩ bude zesilovač stabilní, amplitudový přenos smyčky je menší než nula decibelů. Naproti tomu s odporem 200 kω se vrací při fázovém posunu 180 na vstup více, než je tam zavedeno (přenos βa je více než nula decibelů) a zesilovač bude po zapojení smyčky zpětné vazby nestabilní. Na obr je ukázka počítačové simulace vzniku oscilací nestabilního zesilovače. Aby výrobci nezatěžovali uživatele operačních zesilovačů rizikem, že je zapojí v nestabilní zpětnovazební smyčce, dávají na trh součástky, které jsou vnitřními obvodovými úpravami zabezpečeny proti nestabilní činnosti, a to v jakémkoli uspořádání zpětnovazebních obvodů. Pokud zesilovač není označen jako frekvenčně kompenzovaný, pak musí uživatel použít vnější kompenzační

22 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 18 A 200 db/deg 150 db/deg 100 db/deg 50 db/deg 0 R 3 = 200k R 3 = 1M A -50 db/deg -100 db/deg 100Hz 1KHz 10KHz 100KHz 1MHz Obrázek 1.25: Otevřená smyčka amplituda a fáze 22,5V 15,0V 7,5V 0,0V -7,5V -15,0V 0 s 40 s 80 s 120 s 160 s Obrázek 1.26: Nestabilní zesilovač obvody, jejichž nastavení bývá závislé na zamýšlené volbě zpětnovazebních odporů, resp. na nastavení zesílení se zavedenou vazbou. Další efekt, který charakterizuje dynamické chování reálného operačního zesilovače, spočívá v omezené rychlosti přeběhu výstupního napětí při skokovém buzení vstupu. Průběhy napětí v obvodu při velkém rozkmitu budicího impulsu pro invertující zesilovač (R 1 = 1 kω, R 2 = 10 kω, OZ LM741) ukazuje obr Přímo z grafu můžeme odečíst hodnotu parametru SR, jeho definice je zcela názorná. SR = 0, 5 V/µs (1.22) Významným poznatkem je, že rychlost přeběhu nesouvisí s frekvenčními vlastnostmi samotného zesilovače ani vlastnostmi zpětnovazebního zapojení. Skoková změna napětí na vstupu zesilovače vždy uvede vnitřní obvody do režimu nelineárních projevů součástek, takže nelze z parametrů použitelných pro harmonickou analýzu usuzovat na rychlost odeznění přechodných dějů v

23 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 19 u0 u2 300mV 200mV 100mV 0-100mV -200mV 2.4V 0 s 10 s 20 s 30 s 40 s 50 s 60 s 1.0V V -2.4V 0 s 10 s 20 s 30 s 40 s 50 s 2V/4 s 60 s Obrázek 1.27: Imuls v OZ rychlost přeběhu nelineárním obvodu. Jedná se tedy o specifický parametr, který je navíc vždy spojen s podmínkami, v jakých je obvod měřen (zesílení zpětnovazebního obvodu, rozkmit impulsního buzení) f = 30 khz a 100 khz, U m = 0, 2 V f = 30 khz, U m = 0, 2 V a 0, 5 V Obrázek 1.28: Rychlost přeběhu s harmonickým signálem Omezená rychlost přeběhu výstupního napětí zesilovače se projevuje jako tzv. trojúhelníkování. V místě nejstrmější okamžité změny sinusového napětí není zpětnovazební obvod schopen udržet smyčku v činnosti a výstup pak část sinusovky nahradí pilovitým průběhem se strmostí odpovídající rychlosti přeběhu. Na obrázku 1.28 je výstupní napětí při harmonickém buzení, při různé amplitudě a různém kmitočtu invertující zesilovač (R 1 = 1 kω, R 2 = 10 kω) Lze odvodit maximální kmitočet přenesený bez zkreslení:

24 KAPITOLA 1. ZESILOVAČE ANALOGOVÝCH SIGNÁLŮ 20 f MAX = SR [MHz, V, µs] (1.23) 2πU 2m Na závěr kapitoly uvádíme odkaz na kvalitní integrovaný operační zesilovač OP 07 Obrázek 1.29: Integrovaný operační zesilovač OP 07 Tabulka ukazuje katalogové parametry, jejichž významu čtenář jistě po přečtení této kapitoly porozumí. Input Offset Voltage VOS V Input Offset Current IOS na Input Bias Current IB ±1.2 ±4.0 na Input Resistance, Differential Mode RIN M Input Resistance, Common Mode RINCM 160 G Input Voltage Range IVR ±13 ±14 V Common-Mode Rejection Ratio VCM = ±13 V CMRR db Large Signal Voltage Gain RL 2 k, VO = ±10 V AVO V/mV Slew Rate RL 2 k SR V/ s Closed-Loop Bandwidth AVOL = 1 BW MHz Open-Loop Output Resistance VO = 0, IO = 0 RO 60 Output Voltage Swing RL 2 k VO ±11.5 ±12.8 V Power Consumption VS = ±15 V, No load Pd mw Obrázek 1.30: Zesilovač OP 07

25 Kapitola 2 Napájení elektronických systémů 2.1 Baterie a akumulátory Baterie jsou zdroje stejnosměrného napětí s omezenou životností a minimálními nároky na údržbu. Po vyčerpání energie uvolňované v chemickém procesu již nelze energii obnovit. Baterii je nutno vyměnit. Technologie výroby baterií se vyvíjí mnoho desetiletí. Dnes aktuální baterie charakterizuje tabulka na obr. 2.1, která také uvádí vlastnosti běžně užívaných baterií tří typických rozměrů. ( Typ baterie Napìtí Rychlost samovybíjení Provozní teplota Uhlíko-zinková, zinko-chloridová 1,5 V 80% kapacity za 3-4 roky -18 a 55 C Alkalická 1,5 V 80% kapacity za 5-7 let -18 a 55 C Lithiová 1,5-1,8 nebo 3,6 V 0.6% za rok; 7-15 let skladovací doba -40 a 60 C Kapacita (AAA) Kapacita (AA) Kapacita (D) Uhlíko-zinková, zinko-chloridová mwh mwh mwh Alkalická 1250 mwh 2800 mwh mwh Lithiová mwh 2400 mwh nevyrábí se Obrázek 2.1: Přehled baterií 21

26 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ 22 Akumulátory jsou chemické zdroje stejnosměrného napětí, ve kterých probíhá reversibilní chemický proces ukládání a uvolňování elektrické energie. Tabulka na obr. 2.2 ukazuje širokou nabídku typů akumulátorů velmi rozdílných vlastností. Další tabulka popisuje objemové a hmotnostní parametry v závislosti na uložené energii. ( battery) Obrázek 2.2: Typy akumulátorů a jejich základní vlastnosti Obrázek 2.3: Technologie a konstrukce akumulátorů Problematika skladování elektrické energie je v současné době jedním z nejaktuálnějších témat výzkumu a vývoje. Z nedávných nově použitých prin-

27 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ 23 cipů je třeba zmínit konstrukci tzv. superkapacitorů, ve kterých je ukládán náboj do kondenzátorů s kapacitou až set faradů. Pokud se týče současné spotřebitelské nabídky akumulátorů, je třeba mít na paměti, že se výbava různých přístrojů a zařízení velmi liší v použitých akumulátorových bateriích. Lze koupit elektrické nářadí s nikl-kadmiovými nebo lithium-plymerovými bateriemi. Přitom proces jejich nabíjení je velmi odlišný a záměna nabíječek může vést až ke katastrofickým následkům, kdy nabíjený akumulátor exploduje a případně způsobí požár nebo zraní obsluhu. Podobně závažné je i kvalifikované použití nabíječek k bateriím v mobilních telefonech, GPS navigacích apod. 2.2 Usměrňovače a stabilizátory Diodové usměrňovače Zdroje stejnosměrného napětí pro laboratorní a kancelářskou techniku, u které je k dispozici připojení k elektrovodné síti, jsou založeny na transformaci střídavého napětí a jeho usměrnění. K usměrnění střídavého napětí slouží nejčastěji polovodičové diody, příp. další polovodičové součástky. Nejjednodušší konstrukci ukazuje obr R 1 R 2 D C R3 230Vef [v] [A] v(7) I(D) v(2) 0.25 I(R3) m 120m 140m 100m 120m 140m T (Secs) T (Secs) Obrázek 2.4: Jednocestný usměrňovač Transformátor na sekundárním vinutí vytvoří střídavé napětí potřebné velikosti. Současně izolace mezi primární a sekundární cívkou zabezpečí galvanické oddělení stejnosměrného zdroje od elektrovodné sítě (jejího uzemnění resp. fázového napětí). V jednocestném usměrňovači projde z výstupu transformátoru v každé periodě střídavého napětí proud, který přes propustně pólovanou diodu nabije kondenzátor C. Ten na svých svorkách udržuje stej-

28 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ 24 nosměrné napětí využité v zátěži R 3. Z obrázku vytvořeném simulací usměrňovače je patrné, že diodou procházejí v době každé periody jen krátké proudové impulsy, které doplňují náboj spotřebovaný ve zbývající době periody. Uvážíme-li, že stejnosměrný proud odtéká do zátěže trvale (trvale je odváděn náboj z kondenzátoru), pak je zřejmé, že proudové impulsy procházející diodou musí být mnohonásobně vyšší než trvalý proud zátěže. V obrázku je ukázán případ, kdy pro zajištění stejnosměrného proudu 100 ma jsou přes diodu vedeny impulsy 750 ma. Proto jsou v katalozích diod vždy uváděny kromě hodnot stejnosměrných parametrů, také hodnoty platné pro impulsní časové průběhy proudů a napětí. Na dalším obrázku 2.5 je obvod, který pracuje s transformátorem se dvěma shodnými sekundárními vinutími. Ta jsou zapojena tak, že na dva jednocestné usměrňovače jsou zavedena napětí s opačnou fází, usměrněna a usměrněné napětí je sloučeno na svorkách vyhlazovacího kondenzátoru. Dobíjení kondenzátoru se tudíž uskutečňuje dvakrát za periodu, zvlnění má kmitočet 100 Hz a při stejné kapacitě kondenzátoru má menší rozkmit než v usměrňovači jednocestném. R 1 D1 C 1 R z u 0 D2 Obrázek 2.5: Dvojcestný usměrňovač s dvojím vinutím transformátoru Na dalším obrázku 2.6 je obvod, který pracuje s jedním sekundárním vinutím a usměrňuje napětí dvojcestně tak, že se vytvoří pro obě polarity vstupního napětí usměrňovače vodivé cesty, vždy sériovou dvojicí diod. Nevýhodou tohoto zapojení je, že usměrněné napětí nemá žádnou společnou svorku s vinutím transformátoru. Přesto se jedná o nejrozšířenější typ u- směrňovače v technice stejnosměrných napájecích zdrojů. Je označován jaako Graetzův usměrňovač Stabilizace stejnosměrného napětí Obrázek 2.7 ukazuje, jak stabilizační (Zenerova nebo lavinová) dioda umožňuje stabilizovat stejnosměrné napětí zdroje při změnách jeho proudového zatížení nebo změnách střídavého napětí na vstupu usměrňovače. Princip lze vysvětlit

29 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ 25 R 1 R 2 u 2 K1 C R z 9 u[v] ms 20ms 40ms 60ms 80ms 100ms t Obrázek 2.6: Dvojcestný Graetzův usměrňovač velmi jednoduše, pokud vezmeme v úvahu skutečnost, že na svorkách stabilizační diody je při protékajícím proudu stabilní napětí, jak je ukázáno na její voltampérové charakteristice vpravo na obrázku. Princip spočívá v zabezpečení trvalého průchodu neužitečného proudu stabilizační diodou v oblasti stabilního napětí a malého diferenciálního odporu. Potom změny zatěžovacího proudu i změny vstupního napětí vedou pouze ke změnám tohoto neužitečného proudu a napětí je stabilní, pokud proud do zátěže nepřevezme proud určený jako minimální pro stabilizační diodu. R s u 0 R Z u 0 r ZD u ZD i d u 0 R s i z R Z r ZD i ZD u ZD R Z R s u d i d u d I ZDM Obrázek 2.7: Stabilizace Zenerovou diodou Pro stabilizační diodu jsou důležité tyto parametry: napětí ohybu V-A

30 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ 26 charakteristiky v oblasti určené ke stabilizaci u ZD a diferenciální odpor v oblasti stabilizace r ZD. S odkazem na obr. 2.7 budeme pro jednoduchost počítat, že diferenciální odpor r ZD = 0, potom bude Zenerova dioda stabilizovat, jestliže 0 < i ZD < i ZDM, kde i ZDM je maximální proud stabilizační diodou. Necht na vstupu u 0 = {U 0min U 0max } Necht proud zátěže i z = {I zmin I zmax } = { u ZD R Zmax u ZD R Zmin } Potom pro R s 1) i ZD > 0, pokud je U 0min a I zmax, takže R s < U 0min u ZD I zmax 2) i ZD < I ZDM, pokud je U 0max a I zmin, takže R s > U 0max u ZD I ZDM +I zmin Na dalším obrázku 2.8 je úplné zapojení dvojcestného usměrňovače se stabilizací výstupního napětí pro dvě různá vstupní střídavá napětí. R 1 R s R z u 2 u 1 C 15V u [V] 10V 5V 0V -5V -10V -15V t [ms] t [ms] Obrázek 2.8: Graetzův usměrňovač se stabilizací Zenerovou diodou Na dalším obrázku 2.9 je usměrňovač se stabilizací výstupního napětí s operačním zesilovačem ve zpětné vazbě. Principiálně jde o zapojení nejčastěji uplatněné v integrovaných obvodech spojitě pracujících stabilizátorů.

31 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ 27 R R p u 0 C R z R 2 R 3 R 4 12V 9V 6V 3V 0V -3V 0ms 8ms 16ms 24ms 32ms 40ms Obrázek 2.9: Stabilizace s OZ 2.3 Spínané zdroje a měniče Nábojová pumpa C d C d C d u C s u C s -u u 2u C s Obrázek 2.10: Nábojová pumpa a její nejjednodušší zapojení Princip nábojové pumpy ukazuje obr Je to obvodová struktura vybavená dvojicí spínačů. Řídí je periodické řídicí napětí. Spínače nabíjejí v jedné půlperiodě dávkovací kondenzátor C d a v druhé půlperiodě předávají náboj do střádacího kondenzátoru C s. Ten se postupně nabije na napětí nabíjecího zdroje. Zdroj nabíjející dávkovací kondenzátor může být zcela galvanicky oddělen od kondenzátoru střádacího. Zapojení dávkovacího kondenzátoru v obvodu může napětí nabíjecího zdroje superponovat k napětí zdroje, a vytvořit tak zdroj s dvojnásobným napětím. Jindy může být zapojen ke společné svorce s opačnou polaritou a vytvořit zdroj s opačnou polaritou než má nabíjecí zdroj. Nabíjení více dávkovacích kondenzátorů a jejich seřazení do serie při spojení se střádacím kondezátorem, může vést ke zdroji s několikanásobkem napětí nabíjecího zdroje. Nábojová pumpy má mnoho obvodových modifikací. Spínače jsou vesměs realizovány unipolárními

32 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ 28 tranzistory a celá pumpa jako integrovaný obvod, např. jako obvod zvyšující několikanásobně napětí Řízení napětí pulsní šířkovou modulací PWM Ve všech spínaných zdrojích napětí vybavených stabilizací výstupního napětí, je k nastavení přesné hodnoty využíván princip šířkové modulace impulsů řídících spínací prvky. K vytvoření impulsního napětí se zadanou střídou (impuls/mezera) je používán princip uvedený na obr Poměrem impuls/mezera je v generátoru PWM určena střední hodnota napětí vytvořeného spínači ze stejnosměrného napětí. Střední hodnotu vyhladí integrační RC obvod. Šířkově modulovaný signál vytváří generátor napětí s trojúhelníkovým nebo pilovitým časovým průběhem, který je připojen k obvodu komparátoru, kde je jeho průběh porovnáván se stejnosměrným napětím z výstupu spínaného zdroje. S komparátory se seznámíme v následující kapitole. Nyní jen uvedeme, že se jedná o obvod, který reaguje svým dvouhodnotovým výstupem na polaritu rozdílu dvou vstupních napětí. Šířka generovaných impulsů je tedy určena nastavením napětí, při kterém se výstup komparátoru skokově mění. R 15V C 16,0 12,0 8,0 4,0 0,0 5,0 2,5 0,0-2,5-5,0 24ms 25ms 26ms 26ms 27ms 28ms Obrázek 2.11: PWM princip

33 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ Induktorové měniče neizolované Induktorové měniče napětí představují poměrně jednoduchou obvodovou strukturu s jednou cívkou, spínačem a usměrňovačem. Popíšeme tři základní struktury, pro které platí následující společné vlastnosti: Spínač je sepnutý po dobu t 1 a proud induktorem narůstá. Spínač je rozpojený po dobu t 2 a proud z induktoru protéká zátěží přes propustně pólovanou diodu a klesá. V ustáleném stavu je přírůstek i pokles proudu induktorem za dobu periody T = t 1 + t 2 stejný, a to bez ohledu na celkový proud induktorem, který se vytvořil při přechodném ději (náběhu výstupního napětí). Celkový proud induktorem musí být takový, že jeho střední hodnota za čas T odpovídá i Ls = u 2 /R, kde R je odpor zátěže. Induktorové měniče dosahují velmi dobré účinnosti v mezích 70 až 90% Induktorový invertující měnič Na obr je invertující měnič stejnosměrného napětí. Pokud si připomeneme chování induktoru při odpojení zdroje napětí (na spínači vzniká skok napětí opačné polarity), pak je zřejmé, jak usměrňovač může vytvořit výstupní napětí opačné polarity. Následující výrazy odvozují vznik výstupního napětí D U C R L u 2 Obrázek 2.12: Induktorový invertující měnič a popisují proud induktorem v ustáleném režimu činnosti. U i L (t 1 ) = i L (t 2 ) t 1 L = t u 2 2 L u 2 = U t 1 (+u D ) t 2 i Ls = u 2 R i L(T ) = i Ls T t 2 Pokud je usměrňovač vybaven polovodičovou diodou, je nutno do výpočtu zahrnout úbytek napětí na propustně pólované diodě u D. Pokud je obvod v regulační smyčce s řízením napětí pomocí PWM, pak je úbytek na diodě pro výstupní napětí nevýznamný.

34 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ 30 Induktorový snižující měnič Poznali jsme na příkladu invertujícího měniče základní myšlenku konstrukce induktorových měničů. Již tedy snadno pochopíme roli spínaného snižujícího měniče. Poněkud zjednodušeně můžeme říci, že měnič kouskuje napětí zdroje a ukládá do usměrňovač jen jeho část. Podobně jako v předchozím L D U C R u 2 Obrázek 2.13: Induktorový snižující měnič případě, uvedeme vztahy popisující vznik výstupního napětí. i L (t 1 ) = i L (t 2 ) t 1 U u 2 L = t 2 u 2 L u 2 = U t 1 t 1 + t 2 Induktorový zvyšující měnič i Ls = u 2 R i L(T ) = i Ls Princip zvyšujícího měniče spočívá v tom, že napětí na induktoru vytvořené při rozpojení spínače, se přičítá ke vstupnímu napětí měniče. L D U C R u 2 Obrázek 2.14: Induktorový zvyšující měnič U i L (t 1 ) = i L (t 2 ) t 1 L = t u 2 U 2 L i Ls = u 2 R i L(T ) = i Ls T t 2 u 2 = U t 1 + t 2 t 2

35 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ Transformátorový měnič stejnosměrného napětí Transformátorové měniče umožňují změnu napětí volbou transformačního poměru transformátoru a s využitím pulsní šířkové modulace stabilizují napětí. Zcela zásadní je, na rozdíl od induktorových měničů, možnost dokonalé izolace mezi vstupním a výstupním obvodem. V konstrukci transformátorových spínaných stejnosměrných zdrojů se uplatňují dva principy: Prvý princip je podobný principu induktorových měničů. Tedy, induktorem primáru prochází proud, který v okamžiku rozpojení obvodu vytvoří na sekundárním vinutí impuls, a ten je zpracován jednocestným usměrňovačem. Jde tedy o totéž, jako v induktorovém měniči, jen s tím rozdílem, že není magnetické pole ukládáno v jedné cívce, ale ve dvou, se společným magnetickým polem, ale vzájemně izolovaných. Zapojení takového měniče je na obr DC DC PWM regul. Obrázek 2.15: Izolační měnič DC/DC Druhý princip na obr využívá transformátor stejně jako je užíván v běžných usměrňovačích. Na primár je přivedeno střídavé (impulsní) napětí a na sekundáru je dvojcestný usměrňovač s filtračním LC obvodem. Rozdíl proti sít ovým transformátorům se střídavým napětím 50 Hz, pracují spínané zdroje s kmitočty v desítkách až stovkách kilohertzů. Oběma typům DC/DC měničů lze na vstup připojit usměrňovač střídavého sít ového napětí. Vytvoříme tak měnič označovaný jako měnič AC/DC. Takové uspořádání nalezneme v nejrůznějších současných zařízeních od nabíječek baterií mobilních telefonů, přes zdroje-nabíječky notebooků, až po výkonové zdroje stolních a řídicích počítačů. Na obr je principiální zapojení AC/DC měniče. K tomuto zapojení je třeba dodat několik významných vysvětlení. Z hlediska bezpečnosti při zásazích do zařízení je velmi důležité, že všechny části

36 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ 32 + DC DC -. Obrázek 2.16: Transformátorový měnič push pull filtr usměrňovač stabilizace primáru střídač usměrňovač sít u V PWM regulátor napětí, Obrázek 2.17: AC/DC transformátorový měnič zdroje až po primár transformátoru v bloku střídače a sekundár bloku regulátoru, jsou galvanicky spojeny s elektrovodnou sítí a životu nebezpečné. Teprve oba transformátory separují stejnosměrné napětí od galvanické vazby na sít. Jednotlivé bloky mají následující role: Filtr na vstupu bývá často i složitější, než je na obrázku. Jeho úkolem je zabránit pronikání impulsů ze spínacích obvodů do sít ového rozvodu. Nedokonalé odstínění spínaných obvodů, pracujících se strmými impulsy o kmitočtu desítek až stovek kilohertzů vede k šíření rušivého signálu do sítě a s tím k rušení zvláště televizorů a radiových přijímačů. Za usměrňovačem je umístěn obvod zvyšujícího induktorového měniče stejnosměrného napětí, který automaticky zajistí činnost zařízení se vstupními sít ovými napětími např. od 110 do 300 V. Napájecí zdroj tak nemusí být vybaven přepínačem odkazujícím na vstupní sít ové napětí. Za stabilizátorem primárního napětí je připojen některý z typů měniče DC/DC, z předchozích dvou obrázků.

37 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ 33 Na dalších obrázcích jsou ukázky z katalogů prodávaných měničů napětí. Obrázek 2.18: Integrovaný DC/DC měnič Obrázek 2.19: Katalogové údaje DC/DC

38 KAPITOLA 2. NAPÁJENÍ ELEKTRONICKÝCH SYSTÉMŮ 34 Obrázek 2.20: Integrovaný AC/DC měnič Obrázek 2.21: Katalogové údaje AC/DC

39 Kapitola 3 Nelineární a regenerativní obvody 3.1 Komparátory Komparátor bez hystereze Komparátor je funkční blok, který svým dvouhodnotovým výstupem indikuje vzájemný vztah okamžitých hodnot dvou vstupních signálů. Ideální komparátor skokem změní výstupní hodnotu napětí, kdykoli rozdíl okamžitých hodnot na vstupních svorkách změní znaménko. Funkci komparátoru může splnit i operační zesilovač, jehož dvouhodnotový výstup reprezentují dvě mezní napětí výstupu. Plovoucí diferenční vstup změní výstupní napětí v okamžiku, kdy rozdíl obou vstupních napětí projde oblastí lineární činnosti, tzv. rozhodovací oblastí. Pokud zavedeme na jednu vstupní svorku konstantní napětí, pak napětí na druhé svorce vytvoří skokovou změnu výstupního napětí pokud jeho napětí projde rozhodovací úrovní. Např. na charakteristice v obr byla ukázána charaktristika zesilovače se zesílením diferenčního signálu a tak k přechodu výstupního napětí z jedné mezní do druhé mezní hodnoty stačí změnit napětí mezi vstupními svorkami z -13/ na +13/ V. Pokud by bylo difernční zesílení 10 6, potom k přechodu ±10 V na výstupu stačí vstupní změna v okolí rozhodovací úrovně ±10 µv. Na obr. 3.1 je ukázáno, jak komparátor reaguje na sinusový vstup při nulové hodnotě rozhodovací úrovně. S funkcí komparátoru jsme se seznámili v předchozí kapitole na obr Bylo by jistě dobré, kdyby rozhodovací oblast byla co nejužší, protože hrozí riziko, že se rozdíl obou vstupních napětí bude držet a měnit velmi pomalu v její bezprostřední blízkosti a výstupní napětí nebude mít skokový průběh. Výstupní napětí nebude mít možnost se pohybovat v oblasti lineární 35

40 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY 36 u2 [V] u 1 [mv] Obrázek 3.1: Charakteristika vstup-výstup komparátoru činnosti komparátoru, pokud v obvodu zavedeme kladnou zpětnou vazbu Bistabilní obvod komparátor s hysterezí Opustíme představu reálného operačního zesilovače ve smyčce záporné zpětné vazby se vstupním napětím trvale udržovaným v oblasti téměř nulového rozdílového napětí. Budeme předpokládat, že dělič napětí, který je připojen k výstupu vytváří napětí vedené na neinvertující vstup, jak ukazuje obr Při nulovém napětí u 0 na vstupu obou zapojení, pokud není zavedena záporná zpětná vazba, musí nastat jeden ze dvou stabilních stavů. Oba stavy jsou charakterizovány dvěma možnými výstupními napětími, oběma odpovídajícími mezním napětím maximálního rozkmitu. Bude-li na výstupu kladné mezní napětí, vytvoří zpětnovazební dělič kladné napětí na neinvertujícím vstupu a tím podpoří trvalé kladné mezní napětí na výstupu. Totéž lze ukázat i pro případ trvale udržovaného záporného mezního napětí. V obvodu tedy máme možnost udržet po libovolně dlouhou dobu dva odlišné stabilní stavy. Kladná zpětná vazba je naznačena v obou zapojeních na obr Zesilovač nemůže v rozhodovací oblasti pracovat s nulovým napětím na vstupních svorkách, protože zpětnovazební obvod v okamžiku, byt nepatrné změny výstupního napětí, účinkem zpětné vazby změní skokem stávající mezní výstupní napětí na opačné. Obvod označujeme jako bistabilní, protože vylučuje jakékoli jiné výstupní napětí, než dvě napětí mezní, např. ±10 V. U různých speciálně konstruovaných komparátorů se setkáme i s jinými mezními hodnotami. Zpětnovazební dělič udržuje na neinvertujícím vstupu konstantní napětí odvozené z výstupního napětí. K tomu, aby se výstupní napětí změnilo, je nutné změnit polaritu na diferenčním vstupu zesilovače. To znamená, že

41 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY 37 se napětí u 0 (původně nulové) musí změnit tak, aby napětí na diferenčním vstupu změnilo svou polaritu. Potom se již působením kladné zpětné vazby obvod překlopí do opačného stabilního stavu. Přechod je podporován půsbením nadkritické kladné zpětné vazby, rychlostí danou jen rychlostí vnitřních obvodů komparátoru. Po přechodu do opačného stavu se na vstupu vytvoří nové stejnosměrné poměry a k opačnému přechodu je třeba, aby napětí u 0 překročilo tuto novou hodnotu. Interval napětí, mezi oběma překlápěcími úrovněmi se označuje jako hystereze komparátoru a komparátorové zapojení jako komparátor s hysterezí. K R 1 R 2 u 0 R 1 R 2 u k u0 K u k Obrázek 3.2: Komparátory s hysterezí invertující a neinvertující Pro oba typy komparátoru z obr. 3.2 jsou shrnuty jejich paraametry v následujících souhrnech. Invertující komparátor s hysterezí Podmínky překlápění: Rozkmit výstupního napětí u 2 = ±u 2max R Překlopení z +u 2max na u 2max nastane, když u 0 > +u 1 2max R 1 +R 2 R Překlopení z u 2max na +u 2max nastane, když u 0 < u 1 2max R 1 +R 2 Pro obvod v(4) (V) Micro-Cap 11 Evaluation Version 18 20k v(2) (V) v(4) (V) 4k v(2) (V) Obrázek 3.3: Invertující komparátor s hysterezí na obr.3.3 jsou údaje o hysterezi následující:

42 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY 38 R 1 = 4 kω, R 2 = 20 kω u 2 = ±15 V pro skok výstupu na +u 2max u 0 2, 5 V pro skok výstupu na u 2max u 0 +2, 5 V Neinvertující komparátor s hysterezí Podmínky překlápění: Rozkmit výstupního napětí u 2 = ±u 2max R Překlopení z +u 2max na u 2max nastane, když u 0 < u 1 2max R 2 R Překlopení z u 2max na +u 2max nastane, když u 0 > +u 1 2max R 2 Pro obvod na obr. 3.4 jsou údaje o hysterezi následující: v(3)(v) 18 Micro-Cap 11 Evaluation Version 12 20k v(7) (V) 4k v(3)(v) -18 v(3) (V) v(7) (V) Obrázek 3.4: Neinvertující komparátor s hysterezí R 1 = 4 kω, R 2 = 20 kω u 2 = ±15 V pro skok výstupu na +u 2max u 0 +3 V pro skok výstupu na u 2max u 0 3 V Bistabilní obvody hrají v obvodové technice velmi významnou roli. Ve speciálních zapojeních v obvodech výpočetní techniky pracují jako paměti binárních stavů. I obvod, který jsme právě popsali, může sloužit jako pamět události, kterou by např. mohl být záznam o polaritě posledně přijatého vstupního impulsu Astabilní obvod Na obr. 3.5 je ukázán princip obvodu, který sám střídá dva stabilní stavy v bistabilním obvodu. Na obrázku vpravo je nejjednodušší možné uspořádání, kdy je přímo výstupem bistabilního obvodu napájen integrační obvod určující čas mezi střídajícími se překlopeními bistabilního obvodu. Časové průběhy napětí v obvodu ukazuje obr Obrázek plně osvětluje činnost obvodu. Po překlopení do kladného mezního napětí U 2+ vytvoří dělič napětí na invertujícím vstupu komparátoru napětí U 1+ a současně odstartuje nabíjení kondenzátoru C. Ten je nabíjen k plné hodnotě výstupního napětí komparátoru, zatímco je napětí pro překlopení do opačného stavu určeno

43 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY 39 u 2 u 2+ R 2 R u 1± C uc BKO R 1 C R u C u 2± Obrázek 3.5: Princip astabilního obvodu děličem. Když napětí na kondenzátoru k tomuto napětí dospěje, obvod se překlopí svým výstupem na napětí U 2 a kondenzátor je nabíjen opačným směrem k zápornému výstupnímu meznímu napětí komparátoru a opět se obvod překlopí, když napětí na kondenzátoru klesne k napětí U 1 vytvořenému děličem. u U 2+ U 1+ u 2 u 1 u c t U 1 U 2 T 1 Obrázek 3.6: Časové průběhy v astabilním obvodu Uvedený pochod popisují následující vztahy. T 2 U 1+ = U 2+ R 1 R 1 + R 2, U 1 = U 2 R 1 R 1 + R 2 (3.1) T 1 = RC ln U 2+ U 1, T 2 = RC ln U 2 U 1+ (3.2) U 2+ U 1+ U 2 U 1 Astabilní obvod příklad výpočtu. Máme: Parametry obvodu invertující komparátor s hysterezí R = 5 kω, C = 100 nf R 1 = 20 kω, R 2 = 20 kω, Rozkmit výstupního napětí komparátoru

44 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY 40 U 2+ = U 2 = 16 V Šířka hysterezního okna u ± 1 = U 2 ± R 1 R 1 +R 2 = ±8V Doba půlperiody T 2 = T 1 = RC ln 24 = 5e3 1e 7 ln 3 = 5, 5e 4 8 T 1 + T 2 = 1, 1e 3 Simulační výpočet s garafem na obr. 3.7 dokládá správnost výpočtu, R 2 20k R 5k C 100n R 1 20k [V] 20 Astab.cir m 2m 3m 4m [s] Obrázek 3.7: Simulace astabilního obvodu Generátor tvarových kmitů Na obrázku 3.8 je astabilní obvod, který se označuje jako generátor tvarových kmitů. Generuje velmi stabilní a tvarově precizní časové průběhy obdélnikového a trojúhelníkového tvaru. V přístrojové technice jsou tyto obvody základem složitější konstrukce, ve které je navíc vytvářen sinusový signál pomocí tvarovacího obvodu, do kterého je zaveden trojúhelníkový signál. Obvod je složen ze dvou funkčních bloků. Neinvertující komparátor je zapojen ve smyčce s integrátorem. Skokové obdélníkové napětí z výstupu komparátoru je zavedeno na vstup integrátoru, který tudíž vytváří trojúhelníkové výstupní napětí. Trojúhelníkové napětí vstupuje do komparátoru a překlápí ho vždy, když dostoupí ke komparační úrovni.

45 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY 41 integrator ± 1 ma komparator vystup ± 10 V 10k 500n 100k u int ± 1 V 10k u 2 ± 10 V. Obrázek 3.8: Generátor tvarových kmitů Výpočet periody periodického napětí u 2 v obvodu na obrázku vychází z jeho známého rozkmitu, zde ±10 V. Integrátor s napětím v obou úrovních vytváří lineárně rostoucí, resp. klesající průběh napětí. Kondenzátor je nabíjen konstantním proudem ± 1 ma. Dělič napětí ve smyčce kladné zpětné vazby určuje hysterezi, tedy napětí, při kterých se změní směr trojúhelníkového průběhu. Zde je hystereze ±1 V. Interval ± 1 V překoná výstup integrátoru za dobu t p = uc/i, v našem obrázku t p = 2.0, /10 3 s = 1 ms. Celková perioda je 2 ms, kmitočet 500 Hz. Výstup simulátoru to potvrzuje ms 1ms 2ms 3ms 4ms 5ms 6ms 0ms 1ms 2ms 3ms 4ms 5ms 6ms Obrázek 3.9: Simulace generátoru tvarových kmitů

46 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY Oscilátory V komparátorech s hysterezí je zavedena kladná zpětná vazba odporovým zpětnovazebním děličem, takže z hlediska rychlosti odezvy obvodu na vstupní signál, je přechodný děj ovlivněn jen rychlostí přeběhu výstupního napětí. Kladná zpětná vazba však může být frekvenčně závislá. Potom nebude v obvodu přecházet výstup z jednoho do druhého stavu skokem, ale s ohledem na propustné pásmo zpětnovazebního obvodu lze vytvořit i takový obvod, který bude generovat sinusový časový průběh. Popis přenosu zpětnovazebního obvodu lze formálně popsat ve fázorové oblasti následujícími vztahy, které jsou upraveny do tvaru odpovídajícího mezi stability obvodu s kladnou zpětnou vazbou. A A(jω) (jω) = 1 β jω (jω) A jω (jω) Pro mez stability potom platí (3.3) β (jω o ) A (jω o ) = 1, (3.4) V exponenciálním tvaru lze podmínku zapsat vztahem βa = β A e j(ϕ β+ϕ A), (3.5) Podmínku nastavení meze stability lze rozdělit na dvě podmínky, podmínku fázovou a amplitudovou: ϕ β + ϕ A = ϕ ZV = 0, (3.6) β (ω o ) A (ω o ) = 1, (3.7) V konstrukci sinusového oscilátoru je důležité, aby mezní podmínka nestability byla splněna pokud možno pro jediný kmitočet ω 0, a to jak fázová, tak amplitudová. Uvedený požadavek většinou uplatníme u frekvenční charakteristiky zpětnovazebního obvodu, a budeme považovat zesílení zesilovače za frekvenčně nezávislé. Existují však i obvody, u nichž se s frekvenční charakteristikou zesilovače musí počítat při výpočtu generovaného kmitočtu Oscilátory LC základní principy Požadavek na selektivní výběr jediného kmitočtu v průběhu frekvenční charakteristiky přenosu zpětnovazebního napětí dobře splňuje rezonanční LC

47 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY 43 A > 0 A > 0 L C L C. Obrázek 3.10: LC oscilátor obvod. Zpětnou vazbu je možno uzavřít vázaným sekundárním vinutím ladicí cívky. Rezonanční kmitočet je v ideálním obvodu určen vztahem: ω o ω r = 1 LC (3.8) Na obr je principiální zapojení oscilátoru s rezonančním obvodem. Stabilita a přesnost naladění oscilátoru závisí na činiteli jakosti rezonančního obvodu, tedy na minimální šířce pásma. Je známo, že elektromechanické soustavy s piezoelektrickými krystaly nebo keramickými výbrusy mohou být zkonstruovány (vybroušeny) tak, že vykazují na určité frekvenci mechanickou rezonanci, podobně jako ladička k hudebním nástrojům. Rezonanční kmitočet může být mechanickými rozměry a výběrem materiálu nastaven na desítky hertzů, až na více než 100 MHz. Na obrázku 3.11 je schématická značka a elektrický model reprezentující obvody sériové rezonance na prvém a třetím harmonickém kmitočtu mechanické rezonance. Vpravo je obrázek křemenného výbrusu, který je zapojován v obvodeech krystalem řízených oscilátorů. C 0 C 1 L 1 R 1 C 2 L 2 R 2 Obrázek 3.11: Krystalový rezonátor Z uspořádání modelu je patrné, že se krystalový rezonátor může na různých frekvencích chovat jako sériový nebo jako paralelní rezonanční obvod. Pro základní harmonickou frekvenci sériové rezonance ω s a paralelní rezonanci

48 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY 44 ω p lze odvodit: ω s = 1 L1 C 1, ω p = ω s 1 + C 1 (3.9) C 0 Tvar výbrusu a elasticita materiálu, ze kterého je rezonátor vyroben, většinou umožňují vznik kmitů na trojnásobném kmitočtu. V uvedených vzorcích pak vystupují L 2 a C 2 Na obr.3.12 je krystalem řízený oscilátor s logickým členem, který může být použit v generátoru taktovacích impulsů v logických sekvenčních obvodech. Podobně jsou řešeny i obvody řídící digitální hodiny a hodinky. Elektromechanické rezonátory jsou tedy na trhu velmi frekventovanou součástkou. R 1 C 2 C 1 Obrázek 3.12: Krystalový oscilátor Oscilátory RC Oscilátor s posouvanou fází Použití rezonančních obvodů může činit obtíže zvláště v oscilátorech generujících nízké kmitočty. Mezní podmínku oscilací lze zajistit i ve zpětnovazebním obvodu, který na jediném kmitočtu splní fázovou podmínku. Pro amplitudovou podmínku je nutné zajistit přenos přímé větve tak, aby na kmitočtu splňujícím fázovou podmínku byl zpětnovazební přenos splňující podmínku amplitudovou. Na obr je schéma oscilátoru s posouvanou fází. Trojice RC obvodů je navržena tak, aby všechny tři měly shodnou časovou konstantu a přitom se minimálně vzájemně ovlivňovaly. Ze známých vlastností integračního RC členu můžeme odvodit kmitočet, při kterém je fázový posun napětí každého členu právě 60. Jsou-li členy tři, bude na tomto kmitočtu celkový fázový úhel přenosu zpětnovazebního členu roven 180. Pokud bude v přímé větvi invertující zesilovač, potom bude na uvedeném kmitočtu splněna fázová podmínka. Zbývá jen zjistit, jaký pokles amplitudy napětí z výstupu

49 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY 45 zesilovače zpětnovazební člen způsobí. Bude-li mít zesilovač takové zesílení, že tento pokles kompenzuje, bude splněna i podmínka amplitudová, obvod bude generovat sinusový signál s kmitočtem, na kterém vykazuje každý integrační článek ve zpětné vazbě posun 60. Frekvence bude zřejmě dána vztahem 3 f = (3.10) 2πRC Pokles amplitudy na tomto kmitočtu je na každém RC obvodu na jednu polovinu amplitudy vstupního signálu. Po průchodu celým zpětnovazebním členem je tedy amplituda jednou osminou amplitudy na výstupu zesilovače. Stačí, aby zesílení zesilovače bylo A u = 8 a smyčka bude na mezi stability. Předpokládám, že čtenář, který absolvoval předmět Teoretická elektrotechnika přijal úvahy o zpětnovazebním RC členu s plným pochopením. A u u R ar br u 1 u 2 C C /a C /b Obrázek 3.13: Oscilátor se třemi přímo vázanými RC obvody Poměry v obvodu ukazuje na obr simulace oscilátoru, ve které jsou RC členy vzájemně odděleny přenosovými řízenými zdroji s přenosem +1 a přímá větev má přenos nastavený na -8. A u u 2 u R R 1 1 R u 1 C C C u Obrázek 3.14: Napětí na RC obvodech t

50 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY 46 Oscilátor s Wienovým členem RC obvod nazývaný jako Wienův člen je na obr Jedná se o obvod, který vykazuje pokles amplitudové frekvenční charakteristiky jak směrem k nízkým, tak směrem k vysokým kmitočtům. Na kmitočtu, kde se směr poklesu mění (ω = 1/RC), je amplituda výstupního napětí jednou třetinou amplitudy vstupní a fázový posun nulový. ϕ = 0, A u = 1/3,, když ω = 1/RC R C C R u 1 u 2 Obrázek 3.15: Wienův člen Frekvenční charakteristika je na obr Micro-Cap 8 Evaluation Version circuit1.cir K db(v (2)) F (Hz) K ph(v(2)) (Degrees) F (Hz) R = 1592 Ω C = 1 µ F Obrázek 3.16: Frekvenční charakteristika Wienova členu Wienův člen tedy splňuje požadavky na selektivní zpětnovazební člen, který umožní splnění fázové i amplitudové podmínky pro vznik sinusových oscilací. Principiální zapojení oscilátoru ukazuje obr Ve schématu je zavedena operačnímu zesilovači kladná zpětná vazba Wienovým členem. Ve smyčce záporné zpětné vazby je nastaven pomocí rezistorů R 2 a R 1 přenos A u = 3. Dosud jsme se vyhnuli významnému praktickému problému, kterým je start oscilací. V žádném oscilátoru nelze nastavit podmínky pro existenci sinusových oscilací zcela přesně. Bud bude nastavena zpětná vazba podkritická

51 KAPITOLA 3. NELINEÁRNÍ A REGENERATIVNÍ OBVODY 47 záporná zpětná vazba R 2 R 1 R C R C kladná zpětná vazba Obrázek 3.17: Oscilátor s Wienovým členem princip a obvod se nerozkmitá, nebo bude nadkritická a obvod bude generovat nesinusový průběh, jehož zkreslení bude záviset na šířce pásma, pro kterou je nadkritická podmínka splněna. Řešení je u všech oscilátorů obdobné: Obvod musí mít nastaveny při startu oscilací nadkritické podmínky. Jakmile se oscilace objeví, musí zapůsobit mechanizmus, který sníží přenos ve smyčce právě na hodnotu kritické kladné zpětné vazby. Tento mechanizmus samozřejmě nesmí oscilace potlačit, s jejich pomocí ale musí mezní podmínky udržovat. Nejlépe pracují takové obvody, které generovaný signál usměrní a stejnosměrnou hodnotou usměrněného napětí udržují přesné zesílení ve smyčce zpětné vazby. Podobně účinné jsou obvody, ve kterých generovaný signál prochází termistorem, který mění odpor ve zpětnovazební síti směrem k hodnotě kritické vazby. 12 uvyst [V] t [ms] Obrázek 3.18: Omezení rozkmitu výstupního napětí

52 Kapitola 4 Obvody pro logické systémy Předmětem výkladu v tomto textu jsou elektronické obvody. Obvody výpočetní techniky jsou v současnosti postaveny převážně na principech nelineárních jevů v polovodičových součástkách. V logických obvodech jde o specifické požadavky na přenosy elektrických signálů, které reprezentují binární stavy. Máme-li poznat významné vlastnosti těchto obvodů, musíme se nejprve seznámit s formálními principy konstrukce logických systémů. Logické systémy pracují pouze se dvěma (binárními) stavy nula a jedna, ke kterým jsou v elektronických obvodech obvykle přiřazeny dvě hodnoty napětí. 4.1 Kombinační logické obvody Nejprve se věnujeme logickým funkcím, které se označují jako funkce kombinační. Kombinační funkce popisuje výstupní binární stav jako výsledek určený kombinací vstupních stavů. Takový funkční vztah lze popsat několika způsoby: Pravdivostní tabulkou Graficky v rovině Booleovou algebrou, která užívá tři základní operace: * Logický (Booleův) součin AND. * Logický (Booleův) součet OR + * Negace NOT Pravdivostní tabulka systematicky popisuje jaký výstupní logický stav má být vytvořen, pokud jsou zadány stavy vstupní. Např.: Za výstup považujme osvětlení kabiny automobilu. Za vstupní stavy a odpovídající výstupy můžeme považovat stavy typu auto stojí, je sepnut spínač osvětlení = světlo svítí, auto jede, je sepnut spínač = světlo nesvítí, auto stojí a je vypnut spínač osvětlení = světlo nesvítí, a podobně i s dalšími možnými podmínkami typu rychle 48

53 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 49 zhasnout, zhasnout se zpožděním při zavřených dveřích, rychle zhasnout při zamknutí dveří, atd., atd. Na obr. 4.1 je elementární pravdivostní tabulka pro základní logické operace: logický součet, logický součin a negaci. a b a + b a. b NOT a Obrázek 4.1: Tabulka elementárních logických funkcí Pro zápis logického součtu i součinu použijeme stejných znamének jako pro operace aritmetické, protože při zápisu vztahů a později i rovnic, bude vždy zcela nepochybné, že se jedná o vztahy v logických funkcích nikoli o vztahy mezi čísly v aritmetice. Pro negaci se používá pruh nad symbolem logické proměnné. Na obr.4.2 je pravdivostní tabulka pro nahodile zvolenou funkci tří logických proměnných. Touto tabulkou je logická funkce plně posána, protože má osm řádků, na nichž jsou zobrazeny všechny kombinace vstupních stavů, jiné vstupní hodnoty neexistují. Počet řádků pravdivostní tabulky je dán počtem n vstupních veličin, je jich 2 n. a b c y Obrázek 4.2: Tabulka obecné kombinační funkce Pro zápis pravdivostní tabulky existuje prostředek, který tabulku zapíše úsporněji a přinese podklad pro některé operace, které lze v kombinační funkci provádět. Jedná se grafické zobrazení funkčních hodnot, aniž je nutno vyčerpávajícím způsobem zapisovat všechny možné vstupní stavy. Tabulka se označuje jako Karnaughova mapa a její základní vlastností je, že každé políčko je pevně vázáno na určitou kombinaci vstupních stavů. Pro tři vstupy

54 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 50 tedy má osm okének (obr. 4.3), šestnáct by jich bylo pro čtyři, příp. třicet dvě pro pět vstupů. Pro více vstupů by byla Karnaughova mapa nepřehledná. Přiřazení okének a zápis zmíněné obecné funkce je na obr a b c y a 1 0 c 0 0 b Obrázek 4.3: Zápis obecné funkce v Karnaughově mapě Úsečky po stranách tabulky odkazují na řádky pravdivostní tabulky, v nichž jsou logické stavy odpovídající vstupní proměnné ve stavu jedna. Logické funkce lze zapsat také algebraickými výrazy, které využívají zmíněné tři elementární funkce. Pro pravdivostní tabulku z obr. 4.2 lze vytvořit rovnici y = a.b.c + a.b.c + a.b.c + a.b.c Rovnice je vytvořena jako logický součet součinů vytvořených pro řádky, ve kterých je výstupní funkce jedničková. Každý sčítanec je tedy vytvořen ze součinu vstupních proměnných. Aby vybraný řádek vytvořil součinem logickou jedničku, musí nulové vstupní stavy vstoupit do součinu jako negované (v součinu chceme samé jedničky, tedy stav musíme negovat, pokud je v tabulce nulový). Negovanou veličinu zapisujeme s pruhem nad jejím symbolem. S algebraickým zápisem logické funkce lze provádět operace, které popisují zákony Booleovy algebry. Jde o zákon komutativní a + b = b + a, a.b = b.a asociativní (a + b) + c = a + (b + c), (a.b).c = a.(b.c) distributivní (a + b).c = a.c + b.c, a.b + c = (a + c).(b + c) o vyloučeném třetím a + a = 1, a.a = 0 o neutrálnosti nuly a + 0 = a o neutrálnosti jedničky a.1 = a agresivity nuly a.0 = 0 agresivity jedničky a + 1 = 1 o idempotenci prvků a + a = a, a.a = a absorpce a + a.b = a absorpce negace a + a.b = a + b, a.(a + b) = a.b

55 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 51 dvojité negace a = a De Morganovy zákony a.b = a + b, a + b = (a.b) O platnosti každého z Booleových zákonů se přesvědčíme, když pro proměnné na obou stranách vztahu zapíšeme pravdivostní tabulku a přesvědčíme se o shodě kombinací generujících jedničku a nulu. Vrat me se k rovnici popisující obvod z obr Její zápis vytvořený ze součtu součinů lze s použitím zákonů Booleovy algebry upravit. Čtenář snadno nalezne jednotlivé zákony aplikované na výrazy v rovnici. y = a.b.c + a.b.c + a.b.c + a.b.c = (a + a).b.c + (b + b).a.c + (c + c).a.b = = b.c + a.b + a.c Zde také oceníme význam Karnaughovy mapy. Zjednodušení výrazů v uvedené rovnici umožnila úprava založená na vytknutí součtu (a+a) nebo (b+ b) a (c+c). Ve všech těchto výrazech jde o hodnotu rovnou identicky jedničce, takže v součinu může být vypuštěn. V Karnaughově mapě se jedná o sousední okénka. Je tedy vyhledávání sousedních okének v Karnaughově mapě jedním ze způsobů grafického zjednodušování Booleových rovnic. Sousední okénka a ověření uvedené úpravy ukazuje obr c b a Obrázek 4.4: Grafická úprava Booleovy rovnice Na obrázku 4.5 jsou elementární logické funkce zobrazeny logickými členy, do kterých jsou zavedeny vstupní logické stavy zleva a vpravo jsou generované logické výstupy. Jejich inventář je nevelký přenosový člen bez vlivu na vstupní stav, invertor s výstupem opačného stavu ke stavu vstupnímu (NOT), logický součin (AND) a negovaný logický součin (NAND). Negovaný výstupní stav je vždy vyznačen kroužkem na výstupu obvodu. Podobně je to se součtem (OR) a negovaným součtem (NOR). Výsadní postavení mají funkce EXOR a EXNOR, jejichž chování popisují vztahy uvedené v obrázku.

56 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 52 a y = a a y = a a y = a.b a y = a.b a b b AND NAND y = a + b y = a + b y = a.b + a.b y = a.b + a.b a a a b b b b OR NOR EXOR EXNOR Obrázek 4.5: Logické členy Tyto značky jsou použity ve schématu na obr Je to logický obvod popsaný tabulkou na obr Když jako invertor použijeme NAND s paralelně spojenými vstupy a s použitím De Morganových zákonů vyjádříme logický součet pomocí NAND při použití negovaných vstupů, získáme logický obvod, pro jehož realizaci jsou potřeba jen logické členy NAND. Dokumentuje to zákon, který říká, že libovolnou logickou funkci lze vytvořit s použitím jediného typu logického členu, a to pouze NAND, nebo pouze NOR. a a b b b b.c c c a.b y c a.c Obrázek 4.6: Realizace obecného kombinačního obvodu Skutečnost, že jakkoli složitý obvod lze sestavit jen z obvodů jednoho typu (NAND nebo NOR), neznamená, že s nimi půjde o efektivní výstavbu logického systému. Existuje řada kombinačních funkcí, které se v systémech velmi často opakují a je ekonomické je integrovat do speciálního logického členu. Ukázky několika integrovaných kombinačních funkcí v integrovaných členech jsou na obr Nejprve si povšimněme binární aritmetické sčítačky. Na obrázku je ukázán integrovaný člen, který aritmeticky sčítá čtyři binární bity. Aritmetický součet jednoho bitu v úplné sčítačce představuje dvě kombinační funkce o třech vstupních proměnných. Na obr. 4.8 je popsána funkce nejnižšího ze čtyř bitů v integrovaném členu určeném pro součet čtyřbitových čísel. Vstupem jsou dva nejnižší bity aritmetických sčítanců a jeden bit přenosu z nižšího řádu.

57 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 53 A1 A2 A3 A4 B1 B2 B3 B4 C0 S1 S2 S3 S4 C4 A B C D O0 O1 O2 O3 O4 O5 O6 O7 O8 O9 Binární sčítačka Dekodér 1 z 10 LP OA RP OB EN OC A OD B OE C OF D OG Dekodér 7segmentového displeje A0 A1 A2 A3 B0 B1 B2 B3 X OE Multiplexer Y0 Y1 Y2 Y3 Obrázek 4.7: Integrované obvody složitějších funkcí Výstupem je jeden bit součtu a jeden bit přenosu do vyššího binárního řádu. Pravdivostní tabulka a výstupy pro uvedený nejnižší řád jsou v obrázku spolu s výsledkem simulace obvodu pro všechny možné kombinace vstupů. =0 A1 A2 A3 A4 B1 B2 B3 B4 C0 S1 S2 S3 S4 C4 Obrázek 4.8: Činnost úplné dvojkové sčítačky Na dalším obrázku 4.9 je integrovaný kombinační logický člen realizující funkci označovanou jako dekodér 1 z 10. Jedná se opět o obvod, který se využívá v řadě zařízení. Jeho funkce je zřejmá z jeho označení. Vstupem jsou čtyři bity, které reprezentují binárně kódovanou dekadickou číslici 0 až 9. Pro tyto čtyři vstupy je v obvodu vy-

58 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 54 A B C D O0 O1 O2 O3 O4 O5 O6 O7 O8 O9 Obrázek 4.9: Dekodér 1 z 10 tvořeno deset kombinačních obvodů, z nichž každý generuje jednu jedničku, a to pro odpovídající binární kombinaci vstupů. K popisu tohoto integrovaného členu bychom mohli vytvořit deset pravdivostních tabulek, každou pro jednu výstupní funkci. Pro 16 možných kombinací by v každé z nich byla jedna jednička. Na obrázku je naznačen logický člen, který se v praxi v roli dekodéru vyskytuje častěji. Je to člen, který má na výstupu pro všechny kombinace jedničku, a pro vybranou kombinaci nulu. Dekodér 1 z 10 by měl mít výstup aktivní v jedničce, to napovídá jeho název. Že se role aktivního výstupu změnila na negaci popisované funkce, je znázorněno tím, že každý výstup je veden ven z obvodu přes kroužek. Jde tedy o dekodér 1 z 10 s aktivní nulou na výstupu. Na dalších dvou schématech v obr. 4.7 jsou dekodér sedmisegmentového displeje a datový multiplexer. Dekodér 7segmentového displeje má na vstupu čtyři bity, které svými šestnácti kombinacemi reprezentují číslice 0 až 9 a hexadecimální znaky a až f. Pro logickou funkci tohoto obvodu existuje sedm pravdivostních tabulek, které jedničkovými výstupními stavy rozsvěcují segmenty ve znakovce. Čtenář již bez obtíží takové tabulky, příp. Karnaughovy mapy zapíše sám. Poslední ze čtyř zobrazených integrovaných členů patří datovému multiplexeru, obvodu, který v reakci na řídicí vstup X připojuje na výstup jedno nebo druhé čtyřbitové vstupní slovo.

59 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY Sekvenční logické obvody V kombinačních obvodech byla výstupní hodnota logické funkce určena pouze aktuální kombinací vstupních stavů. Pro činnost řídicích a výpočetních systémů je však nezbytné, aby stav výstupu, resp. výstupů bylo možno předepsat nejen stavem vstupů, ale i logickými stavy, které existovaly v systému v minulosti. Jedná se nejen o minulé stavy výstupu, ale o minulé stavy vstupu a tzv. vnitřní logické stavy. Od minulosti k přítomnosti tedy předpokládáme, že se odehrála sekvence stavů. Sekvence je vytvořena jednotlivými přechody, k jejichž uskutečnění musí být definován popud. Pokud je systém přesouván sekvencí stavů tak, že o přechodu rozhodne změna některé vstupní proměnné, nebo změna vnitřního stavu, pak hovoříme o asynchronním sekvenčním obvodu. Pokud je systém vybaven vstupem, který vytváří vnější impulsy aktivující v určitém okamžiku všechny vnitřní elementy systému, pak půjde o obvod synchronní. Na obr je naznačena obecná struktura sekvenčního obvodu. t, t + 1, t + 2,... VSTUP KOMBINAÈNÍ OBVOD PAMÌ VÝSTUP Obrázek 4.10: Struktura sekvenčního obvodu Je zřejmé, že ke kombinačním logickým členům musí přibýt určitý inventář elementů schopných zapamatovat si logické stavy, které jsou použitelné pro tvorbu sekvence výstupních stavů. Binární pamět ové elementy Nejjednodušší pamět ový element pro záznam jednoho bitu binární informace ukazuje obr Je sestaven ze dvojice logických členů NAND. Obvod má dva vstupy označené S(Set = nastavení výstupu do jedničky) a R(Reset = nulování výstupu). Výstupem je stav Q, ke kterému je k dispozici i jeho negace. Z tabulky je patrno, že v podmínkách druhého řádku tabulky

60 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 56 S X1 Q S 1 R 1 Q Q Q Q X R Q Obrázek 4.11: Klopný obvod RS je na výstup Q zapsána logická jednička. V podmínkách třetího řádku tabulky je na výstup zapsána nula. Prvý řádek představuje podmínku, za které je hodnota zapsaná na druhém nebo třetím řádku zapamatována. V takto zkonstruovaném obvodu je zápis podmíněn nulou na vstupní svorce, ke které je popsána její role (set nebo reset). Zápis je označován jako zápis aktivní logickou nulou a pro uživatele je tato skutečnost vyznačena pruhem nad odpovídajícím symbolem a ve schématu je pak obvod zobrazen s kroužkem v cestě řídicímu signálu. Je třeba si ještě povšimnout čtvrtého řádku tabulky, kde není možno zjistit co by mělo být zapisováno, oba výstupy, přímý i negovaný, jsou v jedničce a přechod na prvý řádek by vedl k nepředvídatelné hodnotě výstupu. V logických systémech je tato vstupní kombinace považována za nedovolenou, pokud by nebylo jisté, že z posledního řádku přejde obvod k zápisu podle druhého nebo třetího řádku. D Q D 0 T 0 Q Q Q Q T Q Q 1 Q 0 Obrázek 4.12: Obvod D řízený logickou úrovní Klopný obvod RS je nejjednodušší struktura, jakou lze použít v roli binární paměti. Má však řadu nevýhod. K zápisu jedničky nebo nuly musí být aktivován vždy jeden ze dvou vstupů. Jejich hodnoty nesmí procházet nedovoleným stavem. Strukturu RS klopného obvodu doplníme tak, že se uvedené nevýhody neuplatní. Jedná se o registr dat řízený vstupním zapisovacím impulsem. Je vybaven jedním datovým vstupem, jehož binární stav je zapisovacím vstupem přesunut na výstup a zapamatován. Obvod je uveden na obr Z tabulky je patrno, že aktivní logická jednička na zapisovacím vstupu T umožňuje

61 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 57 přenést na výstup hodnotu datového bitu D. Po celou dobu aktivity zapisovacího vstupu obvod datový bit kopíruje na výstup. Teprve logická nula na T zajistí zapamatování datového bitu. Tehdy již je výstup izolován od jakékoli změny na vstupu D. Za určitý nedostatek uvedeného registru dat lze považovat skutečnost, že výstupní stav kopíruje vstupní stav D po celou dobu, kdy je jednička na zapisovacím vstupu T. Na dalším obrázku 4.13 je jedno používané uspořádání registru dat, do kterého se uskutečňuje zápis v jediném okamžiku přechodu zapisovacího impulsu z nuly do jedničky nebo naopak. Jedná se o obvod označovaný jako obvod dvojčinný nebo také obvod MS Master Slave (pán otrok) nebo obvod řízený hranou zapisovacího impulsu.. D S1 Q1 S3 Q2 T S2 S4 Obrázek 4.13: Dvojčinný obvod řízený hranou Obvod je vytvořen ze dvou klopných obvodů řízených zapisovacím vstupem. Popišme prvý z nich (Master). Funkce je výrazně zjednodušena tím, že zapisovací impuls T ovládá přepínač složený ze dvou unipolárních spínacích tranzistorů s opačnou vodivostí kanálu. V čase, kdy je sepnut spínač S1 je rozpojen spínač S2 a data ze vstupu jsou kopírována přes dva invertory na výstup Q1. Když se rozpojí spínač S1, sepne se spínač S2 a uzavře se smyčka kladné vazby, dvojice invertorů bude tvořit klopný obvod se zapamatovaným stavem, který byl na vstupu před přepnutím. Další obvod má identické chování, jen s tím rozdílem, že v čase kdy si první obvod pamatuje zapsaná data, druhý obvod je kopíruje na svůj výstup. Vstupní data nemají v té situaci žádný vliv na druhý klopný obvod, ani na jeho výstup. Když se sepne spínač S1, sepne se současně spínač S4, druhý klopný obvod si pamatuje předchozí stav a udržuje ho na výstupu. Výstup může přejít do nového stavu až v okamžiku sepnutí S2 a S3, a to jen v tom okamžiku, protože mimo tento okamžik je vždy jeden z klopných obvodů v režimu zapamatování dat. Registry dat se zápisem čelem nebo týlem zapisovacího impulsu mají rozhodující roli v řadě synchronních i asynchronních sekvenčních obvodů. Lze s nimi zkonstruovat funkční bloky, které s jiným pamět ovým prvkem nelze vytvořit.

62 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 58 Při konstruování sekvenčních obvodů je velmi důležité v nabídce datových registrů odlišit registry se zápisem logickou úrovní a se zápisem přechodem (hranou) zapisovacího impulsu. V dobrých katalozích jsou odlišeny schématickou značkou, jindy jen textem popisujícím činnost. Na obr je naznačeno, jak by měla schématická značka rozlišit způsob zápisu dat. Řízený úrovní S hranou S D Q D Q T T Q Q R R Obrázek 4.14: Schématické značky obvodů D Typickým reprezentantem obvodu fungujícího jen s obvody řízenými hranou, je posuvný registr. Jeho schéma je na obr Jedná se o řadu klopných obvodů řízených hranou. Všechny mají společný taktovací vstup, který čelem každého impulsu posouvá data o jeden klopný obvod doprava. To je možné proto, že každý klopný obvod má v okamžiku aktivní hrany taktovacího impulsu na svém výstupu stav zaznamenaný při předechozím zápisu a na svém vstupu stav zaznamenaný v témže okamžiku obvodem vlevo. Stavy výstupů se zápisem do obvodu přesunou vždy o jeden klopný obvod doprava. V každém kroku je možno zleva přisouvat nová data vstupem SI (Serial Imput sériový vstup). Výstup QD by bylo možno označit SO (Serial Output sériový výstup). SI CLK QA QB QC QD SI CLK QA QB QC QD CLK SI QA QB QC QD. Obrázek 4.15: Posuvný registr

63 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 59 Praktický význam posuvného registru je veliký. Jde o obvod, který u- možňuje převod paralelních dat na sériová a naopak. Typickým příkladem využití sériového přenosu dat je přenos po spoji USB. Kabel USB obsahuje čtyři vodiče, z nichž dva přenášejí stejnosměrné napájecí napětí a dva tvoří kroucený pár pro přenos dat. Vzhledem k tomu, že jde o spojení dvěma vodiči musí být data přenášena bit za bitem sériově. Mají-li na výstupu počítače, tedy na vstupu sériové linky, formu 8bitových, 16bitových 32bitových nebo 64bitových paralelních kódů, musí být zapsána do posuvného registru a vyslána sériově. Na straně přijímače dat musí být sekvence bitů opět zaznamenána do posuvného registru a zpracována jako vícebitová paralelní informace. Celý proces sériové komunikace představuje rozsáhlou problematiku kódování a synchronizace, která daleko přesahuje možnosti tohoto textu. Na závěr této podkapitoly ukážeme postup návrhu obecného sekvenčního obvodu. Navrhneme obvod, který generuje sekvenci tříbitových binárních kódů. Půjde o binární kombinace odpovídající Grayovu kódu. Grayův kód je specifický tím, že při přechodu mezi sousedními stavy se změní vždy pouze jeden bit z trojice, pokud má osm stavů, ale obecně to platí i pro jakkoli dlouhé výstupní slovo. Generátor tříbitové sekvence kódů odpvídajících Grayově posloupnosti lze popsat tabulkou za sebou jdoucích trojic bitů tak, jak ukazuje tabulka na obr Q1 Q2 Q3 D1 D2 D Obrázek 4.16: Generátor posloupnosti Grayova kódu tabulka přechodů Aby se trojice bitů měnila s taktovacími impulsy v předepsaném sledu, musí být řízeny klopné obvody typu D na svých vstupech tak, že z předchozí trojice výstupů je odvozen potřebný stav vstupů D pro kombinaci následující. Ukazuje to tabulka přechodů na obr Pro předepsané vstupy D musí být z hodnot předchozích výstupů vytvořeny kombinační logikou stavy D, potřebné pro přechod do následujícího kroku. Pro všechny tři vstupy jsou na

64 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 60 obr Karnaughovy mapy a v dalším obrázku je uvedeno celkové schéma generátoru sekvence tříbitových kombinací Grayova kódu. D1 Q Q Q2 D2 Q Q Q2 D3 Q Q2 Q3 Obrázek 4.17: Logické funkce pro vstupy klopných obvodů D Můžeme je zapsat vztahy D1 = Q2 Q3 + Q2 Q3 D2 = Q1 Q3 + Q1 Q2 D3 = Q1 Q3 + Q1 Q2 U1 U4 U7 U3 U6 U9 U2 U5 U8 X1 D1 D2 D3 1D 1Q 1D 1Q 1D 1Q 1CLK Q1 1CLK Q2 1CLK Q3 1 Obrázek 4.18: Generátor Grayovy sekvence s obvody D Na dalším obrázku je výsledek simulace generátoru Grayovy sekvence všechny obvody D mají shodné zpoždění výstupu za aktivní hranou taktování (CLK) CLK Q1 Q2 Q3 Obrázek 4.19: Grayova sekvence stavů pro tři bity

65 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY Polovodičové integrovené obvody pro logické systémy Parametry logických obvodů Na začátku této kapitoly jsme uvedli, že konstrukce elektronických logických členů je založena na nelineárních a spínacích vlastnostech polovodičových struktur. Uplatňují se jak struktury s bipolárními tranzistory, tak struktury unipolární s MOS FETy. V katalozích tak nalezneme nabídku bipolárních logických integrovaných obvodů nebo, v současné době nejrozšířenější nabídku unipolárních CMOS integrovaných obvodů, které jsou postaveny na komplementárních dvojicích FETů s vodivým kanálem typu N a P. Jak bipolární, tak unipolární integrované obvody procházejí neustálým technologickým vývojem, takže nemá smysl hlouběji zkoumat vnitřní uspořádání použitých struktur. Pro kvalifikované navrhování i údržbu zařízení s logickými obvody je však nezbytná znalost elektrických parametrů jednotlivých součástek z hlediska jejich vstupních a výstupních charakteristik a dalších podmínek jejich provozu. Základní údaje o elektrických parametrech integrovaných obvodů je kvalifikují do tzv. rodin integrovaných obvodů. Jsou to především: Napájecí napětí. Napětí logických stavů na vstupu a výstupu obvodu. Proudová zatížitelnost výstupů. Elektrické parametry vstupů. Dynamické parametry zpoždění. Uvedené základní elektrické charakteristiky mají v katalozích svá označení a konkrétní význam. Přidržíme se označení parametrů podle zvyklostí nejvýznamnějších výrobců: V CC napájecí napětí a jeho tolerance, V IH minimální napětí logické jedničky na vstupu, V IL maximální napětí logické nuly na vstupu, I OH maximální proud z výstupu logického členu do zátěže při výstupu v logické jedničce, I OL maximální proud ze zátěže do výstupu logického členu v logické nule, V OH minimální napětí logické jedničky na výstupu, V OL maximální napětí logické nuly na výstupu, C i vstupní kapacita jednoho vstupu, t pd doba zpoždění při přechodu z nuly do jedničky a naopak. Napájecí napětí je významným rysem každé rodiny logických obvodů. Po řadu let bylo napětí 5 V standardem pro mnoho technologických rodin.

66 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 62 V současnosti jsme svědky výrazného trendu ke snižování napájecích napětí, až po integrované obvody s napájením 1,8 V i méně. V systému označení napět ových úrovní reprezentujících logické stavy zaujmou dvě skutečnosti: Není jednoznačně určeno, která napět ová úroveň náleží logické jedničce a která nule. Písmenem H v indexu se míní, že jde o napětí vyšší než odpovídá opačné logické hodnotě, úrovni L. Při výběru metodiky syntézy logického systému lze rozhodnout, zda bude větší napětí odpovídat jedničce nebo nule. V seznamu uvedeném výše, jsme přijali rozhodnutí, že vyšší je napětí jedničky (H) a nule odpovídá nízké napětí (L). Půjde o tzv. pozitivní logiku. Druhá zvláštnost spočívá v tom, že poždované mezní napětí pro vstup obvodu je jiné, než mez požadovaná pro napětí výstupu. Důvodem odlišných mezních napětí je zabezpečení spolehlivého převzetí logické informace obvodem, který zpracovává výsledek operace uskutečněné obvodem předcházejícím. Proto je napětí jedničky na výstupu vyšší než je mez napětí, které vstup obvodu zpracuje jako jedničku. Pro nulu je to naopak. Na výstupu obvodu musí být v nule nižší napětí, než je maximální napětí vstupu považované za napětí logické nuly. Rozložení mezí pro napětí nuly a jedničky ukazují grafy na obr Je zde patrné výrazné odlišení bipolárních obvodů s napájením 5 V (v obrázku vlevo) a CMOS obvodů se stejným napájením (uprostřed). Vpravo na obrázku je rozložení mezních hodnot pro logický obvod CMOS s napájecím napětím 1,8 V.. 5V V CC 5V V CC 4,44 V OH TTL 3,5 V IH CMOS 2,4 2,0 V OH V IH 1,8V V CC 0,8 0,4 0 V IL V OL 1,5 0,5 0 V IL V OL 1,2 1,17 0,7 0,45 0 V OH V IH V IL V OL. Obrázek 4.20: Rozložení logických úrovní Logické obvody jsou většinou zkonstruovány tak, že krátkodobý zkrat některé výstupní svorky v jedničce na zemní potenciál není destruktivní. Podobně odolný je obvod pokud je jeho výstup v nule a zkrat vede na napájecí

67 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 63 svorku. Je však publikována hodnota maximálního proudu z výstupu v jedničce směrem k nulové svorce napájení, platí to pro případ, že se požaduje dodržení minimální hodnoty napětí určeného pro logickou jedničku. Podobně je tomu, když je zatěžován výstup v nule proudem z vnějšího zdroje. Napětí nuly musí být dostatečně nízké, aby bylo považováno vstupem následujícího obvodu za nulu. Situaci při zatěžování výstupu ukazuje obr Jedná se o zatěžování obvodu z technologické rodiny CMOS, pro kterou je uváděna zatížitelnost výstupu ± 8 ma. u OH [V] u OL [V] 5,5 5,0 4,5 4,0 3,5 3,0 0 1,2 1,2 0,9 0,6 0, i OH [ma] i [ma] OL Obrázek 4.21: Zatěžování výstupu logického členu Teoretické řešení kombinačních obvodů předpokládá, že reakce výstupu na kombinaci vstupních veličin je okamžitá. Vnitřní struktura každého obvodu však vnáší do odezvy zpoždění výstupu. Zpoždění ve dvojici invertorů ukazuje obr V + 5 V u [V] 5,0 1 0,0 5,0 2 0,0 5,0 t t pdlh pdhl t pdlh t pdhl 3 0,0 0,0 20,0 40,0 60,0 80,0 t [ns] Obrázek 4.22: Zpoždění výstupu logického členu

68 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY Konstrukční principy logických obvodů Ukázali jsme, že k vytvoření struktury interpretující kombinační logickou funkci lze použít jednoduché elektronické spínače. V praxi jsou kladeny požadavky na napět ové úrovně, zatížitelnost, rychlost odezvy, ale i na energetickou úspornost integrovaných obvodů, které v elektronických systémech použijeme. Proto je samozřejmé, že vnitřní struktury integrovaných obvodů nevystačí s jednoduchými spínači. V tomto textu si neklademe za cíl popsat všechny obvodové detaily, ale základní informace o technologii umožní orientovat se v nepřehledné nabídce součástek. V současné době jsou integrované logické obvody vyráběny nejrůznějšími technologiemi, které jsou na trhu prezentovány specifickými znaky a zkratkami. Uplatňují se jak bipolární, tak unipolární i kombinované polovodičové struktury. Standardní napájecí napětí 5 V je postupně opouštěno a do popředí se dostávají obvody s napájecím napětím 3,3 V, 2,5 V 1,8 V a 0,8 V. V této kapitole se tedy věnujeme základním elektrickým charakteristikám technologických rodin. Struktura CMOS hradlo NAND V D D P Y A B D D N Obrázek 4.23: Logický člen CMOS Zapojení obvodu vyrobeného unipolární technologií s komplementárními tranzistory je na obr Obvod je uspořádán tak, že k zemní svorce je spínán výstup Y spínači s kanálem typu N a ke kladné svorce spínači s kanálem P. Prahové napětí tranzistorů zajistí, že jsou při nulovém napětí u GS spínače s N kanálem uzavřeny a při napětí u GS větším než polovina napájecího napětí, jsou sepnuty. Podobně spínače s kanálem P jsou uzavřeny při napětí blízkém V CC a sepnuty napětím u GS blízkým nule. Tak se nikdy neuzavře proud ze zdroje V CC do zemní svorky. Vždy stojí v cestě alespoň jeden uzavřený tranzistor a vždy je výstup obvodu sepnutým spínačem, resp. spínači, připojen k jedné svorce napájecího zdroje (V CC nebo nule).

69 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 65 Při přechodech vstupního napětí mezi logickými úrovněmi je proud, který z napájecího zdroje obvod spotřebovává, vytvořen pouze nabíjením a vybíjením kapacitorů připojených na výstup. To jsou kapacitory představované vstupními kapacitami připojených logických členů a kapacitami spojů. Každý přechod výstupu z jednoho logického stavu do stavu opačného je provázen bud nabitím nebo vybitím těchto kapacitorů. Čím častěji k přechodům mezi stavy dochází, tím vícekrát je náboj z napájecího zdroje odebrán a pak zmařen odvedením do země. Takové přelévání náboje se jeví jako proudová spotřeba logického členu. Proudová spotřeba tedy roste lineárně s ros- toucí frekvencí přechodů výstupu mezi oběma logickými stavy. U rychlých obvodů CMOS (obvodů pracujících v systému s vysokou frekvencí taktování) může při vysoké frekvenci přepínání proud z napájecího zdroje nebezpečně zahřívat integrovaný obvod, i když v pomalém systému stejný obvod spotřebovává ze zdroje velmi malý proud (třeba i hluboko pod 1 µa). Ke schématu obvodu ještě dodejme: Diody připojené ke vstupním svorkám A a B chrání obvod před napětím, které by vybočilo z intervalu daného napájecím napětím. Pokud se napětí vstupu mění jen od nuly do V CC, diody zůstanou stále polarizovány nepropustně. Rozkmit výstupního napětí naprázdno, bez ohledu na předepsané limity, je určen velikostí napájecího napětí spínače připojí výstupní svorku Y přímo k nule nebo V CC. Je-li výstup zatížen rezistorem, je výstupní rozkmit závislý na poměru odporu sepnutých spínačů v hradle a odporu zátěže. Je-li hradlo zatíženo jen vstupy jiných hradel, pak má zátěž kapacitní charakter zátěž představuje gate MOS tranzistoru a uvedené nevodivé diody. Ze skutečnosti, že vstup logického členu CMOS nespotřebovává žádný proud a vykazuje extrémně veliký vstupní odpor plyne, že je nepřípustné nechat některý ze vstupů (z hlediska logické funkce třeba bezvýznamný) bez připojení k definovanému napětí. To lze zajistit např. jeho připojením ke kladné nebo zemní svorce napájecího zdroje. Zcela neošetřený vstup může reagovat i na elektrostatické působení nabitými okolními předměty, včetně lidského těla. Takové elektrostatické ovlivňování vstupní svorky nemusí být destruktivní díky ochranným diodám, avšak může vést k nepředvídatelnému střídání logických stavů. Logické členy CMOS měly v počátcích svého vývoje výrazně horší dynamické chování (dlouhý čas t pd ) než obvody bipolární a jejich proudová zatížitelnost byla rovněž nižší. Současné technologické rodiny obvodů CMOS jsou z obou hledisek dobře srovnatelné a bipolární obvody postupně vytlačují.

70 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 66 Bipolární struktura LS hradlo NAND V R R T2 T3 A D1 Y B D2 T1 T5 T4 Obrázek 4.24: Logický člen LS Na obrázku 4.24 je jedna ze struktur s bipolárními tranzistory a diodami. Jde o poměrně složitý obvod, který nebudeme podrobně zkoumat. Vysvětlíme jen vytvoření výstupní logické úrovně pro různé kombinace vstupních napětí.. Jedná se o obvod NAND, ve kterém je nejprve na diodách realizována funkce součinu a v navazujícím tranzistorovém stupni její negace. Dvouvstupový logický součin je vytvořen diodami D1 a D2 a rezistorem R, který je připojen ke kladné svorce napájecího zdroje. Napětí reprezentující logický součin je zavedeno na bázi tranzistoru T1, který řídí dva dvoutranzistorové spínače. Spínač T2-T3 sepnutím vytvoří napětí logické jedničky a spínač T4- T5 sepnutím výstupní logickou nulu. Nejprve popíšeme vytvoření kombinační logické funkce AND na diodách D1 a D2. Odpojíme-li bázi tranzistoru T1 od diodového obvodu, jak je naznačeno v obrázku čárkovanou čarou, pak dostaneme nejjednodušší možný součinový obvod. V místě výstupu součinového obvodu, tj. tam, kde jsou diody spojeny s rezistorem, můžeme pozorovat následující jevy: 1) Když jsou oba vstupy A a B uzemněny, pak je na výstupu napětí odpovídající úbytku na dvou paralelně spojených Schottkyho diodách, tedy cca 0,2 V. 2) Situace se téměř nezmění, pokud jeden ze vstupů připojíme ke kladnému napětí dioda bude pólována v nepropustném směru a napětí na výstupu zůstane cca 0,2 V. 3) Teprve když oba vstupy A a B připojíme na kladné napětí, objeví se na výstupu kladné napětí dané napětím na vstupu, zvětšeným o napětí na diodě. Přisoudíme-li nulovému napětí na vstupu logickou nulu a kladnému napětí logickou jedničku, pak snadno zjistíme, že

71 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 67 výstupní napětí odpovídá součinové logické funkci AND. Uvedená funkce obvodu má dva nedostatky. Především dáme přednost logickému členu NAND, protože reprezentuje úplný soubor logických funkcí (k ANDu bychom potřebovali ještě invertor). Druhou vadou je, že s takovýmto obvodem nelze jednoduše spojovat výstup obvodu s následujícími vstupy, tedy větvit logickou strukturu, protože, pokud by se do řady za sebou zapojilo více obvodů, postupně by reprezentace logické nuly byla dána vyšším a vyšším napětím (při dvou obvodech v sérii a dokonalé nule na prvém z nich, 0,4 V, při třech 0,6 V, atd.) Obecným požadavkem na logické členy je bezpečná regenerace porušených napět ových úrovní. To jsme ostatně již zmínili v odstavci o relaci mezi logickou nulou, resp. jedničkou na výstupu a vstupu logického členu. Přesto existují speciální konstrukce systémů, které s jednoduchým součinem realizovaným na diodách vystačí. Protože si přejeme funkci NAND a regeneraci napět ových úrovní, jsou připojeny na výstup diodového součinového obvodu spínače, které zabezpečí jak negaci součinu, tak bezpečné napět ové úrovně pro oba logické stavy. Tyto spínače jsou vytvořeny tranzistory T1 T5 spolu s pomocnými diodami. Pro uživatele logických integrovaných obvodů je z hlediska elektrických parametrů důležité, popsat vlastnosti výstupního obvodu jednak ve stavu logické jedničky, jednak ve stavu logické nuly. Jednička na výstupu: Na bázi T1 bude velmi malé napětí, pokud bude alespoň jeden vstup A nebo B uzemněn, tj. na úrovni logické nuly. Všechen proud přes rezistor R projde přes jednu nebo obě diody do země. Tehdy tranzistor T1 nedostane přes rezistor R do báze žádný proud a na výstupu Y bude napětí, které určují horní dva tranzistory T2 a T3, tedy napětí V CC zmenšené o napětí na sériovém spojení dvou propustně pólovaných přechodů báze-emitor. Tranzistory T4 a T5 nedostanou z emitoru T1 žádný proud a budou rozpojeným spínačem. Nula na výstupu: Pokud budou oba vstupy v logické jedničce, tj. bude na nich napětí větší než se vyžaduje na bázi tranzistoru T1 pro jeho sepnutí, pak se diody D1 a D2 dostanou do závěrné polarizace a rezistor R bude dodávat proud ze zdroje jen do báze tranzistoru T1. Ten sepne tranzistorové spínače T4 a T5. Na výstupu bude malé napětí reprezentující logickou nulu. Současně s tím klesne napětí na kolektoru T1 a tranzistory T2 a T3 se uzavřou. V katalozích má uvedená technologie výroby označení LS. Zkratka vznikla ze slov Low-power Schottky Logic. L říká, že struktura je zoptimalizována na malý příkon z napájecího zdroje. S odkazuje na skutečnost, že diody použité v obvodu jsou typu kov-polovodič (Schottkyho diody), mají tedy nízké prahové napětí ( mv) a krátké zotavení. Tranzistory s neobvykle nakreslenou bází mají navíc Schottkyho diodu zapojenou mezi kolektorem a

72 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 68 bází k zajištění rychlé reakce při vypínání spínače. Na rozdíl od struktury CMOS je u bipolárních obvodů nutno počítat s tím, že zabezpečení logických úrovní na vstupu vyžaduje ve stavu logické nuly odvedení určitého proudu ze vstupní svorky do výstupu předchozího obvodu (případně do nulové svorky zdroje) a zajištění určitého vstupního proudu pro udržení vstupní svorky ve stavu jedničky. Nezapojené vstupy na sobě udržují napětí, které neodpovídá žádné logické úrovni. Z tohoto hlediska může být závažná otázka počtu vstupů, které smíme připojit k jednomu výstupu logického obvodu ( aby to výstup utáhl ). Technologické rodiny logických členů Uved me několik dalších zkratek a ukažme jaké údaje se k nim mohou vázat. Bipolární struktury TTL Transistor Transistor Logic AS Advanced Schottky Logic LS Low-Power Schottky Logic ALS Advanced Low-Power Schottky Logic CMOS struktury ACT Advanced CMOS Logic ALVC Advanced Low-Voltage CMOS Technology HCT High-Speed CMOS AUC Advanced Ultra-Low-Voltage CMOS Logic BiCMOS struktury ABT Advanced BiCMOS Technology LVT Low-Voltage BiCMOS Technology Z charakteristických údajů je za nejvýznamnější možno považovat napájecí napětí, údaj o typické době zpoždění signálu a proudovou spotřebu ze zdroje napájení (obr. 4.25). Ještě stručně zmíníme některé specifické doplňující informace. TTL je nejstarší dosud žijící obvodové řešení logického integrovaného obvodu, které využívá speciální vstupní obvod s tranzistorem s několika emitory integrovanými do jedné báze. Rozkmit výstupního napětí není totožný s velikostí napájecího napětí. Zatížitelnost logické jedničky je výrazně nižší (I OH = 0,4 ma) než zatížitelnost logické nuly (I OL = 16 ma). To lze vysvětlit tím, že vstupní svorka obvodu TTL vyžaduje, aby z ní byl v logické nule do země odveden proud cca 1,6 ma, tedy deset vstupních svorek ve větvícím se obvodu vyžaduje, aby výstup v nule

73 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 69 rodina napájecí napětí tpd napájecí proud TTL 4,75-5,25 V 27 ns max. 33 ma LS 4,75-5,25 V 20 ns max. 8,8 ma ABT 4,5-5,5 V 4,6 ns max. 250 µa AS 4,5-5,5 V 5,5 ns max. 24 ma ALS 4,5-5,5 V 14 ns max. 4 ma LVT 2,7-3,6 V 3,5 ns max. 190 µa ACT 2-6,0 V 8,7 ns max. 80 µa HCT 2-6 V 27 ns max. 40 µa ALVC 1,65-3,6 V 5,5 ns max. 10 µa AUC 0,8-2,7 V 1,9 ns max. 10 µa Obrázek 4.25: Data logických členů z těchto vstupů odvedl celkem 16 ma. Naproti tomu je v logické jedničce třeba do každého vstupu zavést maximálně 40 µa, tedy do deseti vstupů 0,4 ma. U těchto obvodů se uváděla tzv. logická zatížitelnost, jejíž hodnota byla u standardních obvodů rovna deseti. U tzv. výkonových obvodů byla třicet, a tomu odpovídala proudová zatížitelnost uváděná v miliampérech. AS navazuje na TTL s tím, že má menší spotřebu ze zdroje napájení, je rychlejší a dovoluje větší zátěž výstupu v obou logických stavech (I OH = 15 ma), (I OL = 64 ma). LS má výrazně nižší spotřebu za cenu zhoršení v rychlosti t pd a zmenšení zatížitelnosti v logické nule (I OH = 15 ma), (I OL = 24 ma). Má ovšem menší vstupní proudy. ALS je zdokonalená konstrukce LS s menší spotřebou, menší dobou zpoždění a stejnou zatížitelností. HCT je CMOS struktura, která je vytvořena tak, aby obvody nahradily analogické obvody TTL a případně s nimi dokázaly spolupracovat v jednom systému. (I OH = 6 ma), (I OL = 6 ma). Rozkmit výstupního napětí je dán napájecím napětím, které se může volit v širokém intervalu hodnot. Protože se jedná o unipolární obvod, není požadován žádný proud do vstupní svorky (jen nabíjení parazitních kapacit). Zatížitelnost má význam pro připojování jiných vnějších zařízení než jsou obvody téže rodiny. ACT je řada obvodů CMOS kompatibilní s bipolárními obvody LS (I OH = 24 ma), (I OL = 24 ma).

74 KAPITOLA 4. OBVODY PRO LOGICKÉ SYSTÉMY 70 ALVC je řada CMOS obvodů s nízkým napájecím napětím a zlepšenou rychlostí odezvy (I OH = 24 ma), (I OL = 24 ma). AUC patří k obvodům s nejnižším napájecím napětím a vysokou rychlostí (I OH = 8 ma), (I OL = 8 ma). Poslední skupina struktur je vytvořena kombinací bipolární a CMOS technologie. Vlastní logická funkce je realizována strukturou CMOS a výstupní logickou úroveň zabezpečují bipolární spínače. ABT je plně kompatibilní s napětími bipolárních struktur (I OH = 24 ma), (I OL = 24 ma) LVT je řada s nízkým napájecím napětím, avšak napět ové úrovně logických stavů jsou kompatibilní se strukturami pětivoltových bipolárních obvodů. Obvody jsou velmi dobře vybaveny pro velkou výstupní zátěž (I OH = 32 ma), (I OL = 64 ma) Uvedené příklady tzv. technologických rodin integrovaných obvodů zdaleka nezmiňují celou nabídku, která je na trhu logických integrovaných obvodů. Pro demonstraci principů obvodových řešení jsme použili nejjednodušší univerzální logické funkce NAND. Zájemce se může v některých katalozích dozvědět, jak jsou zkonstruovány další logické členy. V praxi však taková znalost nemá velký význam. Důležité jsou vnější parametry, o kterých jsme zde pojednali. K doplnění informací o obvodových specifikacích uvedeme ještě další důležitý údaj. Jsou však vyráběny obvody, které na výstupu mohou nést kromě stavu H nebo L ještě další stav označovaný jako stav Z. Ten nereprezentuje žádnou logickou hodnotu, protože ve výstupním obvodu vytvoří podmínky odpovídající odpojenému obvodu, tedy stav vysoké impedance. Logický člen s takto upraveným výstupním obvodem se označuje jako obvod s třístavovým výstupem (H-L-Z). Ve stavu Z obvod nedefinuje logickou hodnotu, ale umožňuje připojit ke svému výstupu výstup jiného obvodu, který logický stav vzájemně spojených obvodů určí. Výstupy obvodů, které nemají možnost přejít do stavu vysoké impedance, nelze vzájemně spojovat, pokud není zajištěno, že za všech situací reprezentují stejný logický stav. Konflikt různých logických stavů na paralelně spojených výstupech logických členů vede ke zbytečným výkonovým ztrátám a v některých případech i ke zničení obvodů. Každý obvod s třístavovým výstupem má zvláštní řídicí svorku, která předepsanou logickou hodnotou uvede výstup do požadovaného logického stavu (svorka se označuje obvykle zkratkou EN Enable učinit schopným).

75 Kapitola 5 Polovodičové paměti Polovodičové paměti mají velmi rozsáhlé použití v nejrůznějších rolích a s různými požadavky na jejich činnost. V následující tabulce jsou paměti zařazeny do kategorií, kterým se postupně věnujeme. Paměti s adresovým přístupem Paměti s časovým přístupem ROM, PROM EPROM, EEPROM, FLASH SRAM, DRAM LIFO, FIFO Obrázek 5.1: Typy pamětí a jejich charakteristiky 5.1 Paměti s adresovým přístupem Výpočetní technika s binární logikou a aritmetikou potřebuje pracovat s daty uloženými v systému. Data jsou tvořena paralelními slovy s osmi až čtyřiašedesáti bity. Data jsou v logických obvodech většinou zpracovávána paralelně. Datová slova je nutno ukládat a nacházet na identifikovatelných místech adresách. Adresy jsou představovány binárními čísly tak, že počet bitů N adresy vždy umožňuje adresovat 2 N pamět ových míst. Například pamět 1024x8 bitů, má 10bitovou adresu a ukládá na každou adresu 8bitové slovo. Ukážeme, jak jsou v paměti ukládány jednotlivé bity. Půjde o souřadnicové uspořádání pole pamět ových míst. Pokud pamět ukládá více paralelních bitů, zmíněných souřadnicových polí je tolik, kolik paralelních bitů na jedné adrese. Na obrázku je pole pamět ových míst obsluhováno dvěma částmi adresy. Jedna část je vedena do dekodéru 1 z n, takže pro každou 71

76 KAPITOLA 5. POLOVODIČOVÉ PAMĚTI 72 binární kombinaci v této části adresy je vytvořen jeden tzv. řádkový vodič, aktivní pro vybranou kombinaci v této části adresy. Tento vodič aktivuje řadu pamět ových míst s uloženými bity. Z vybraného adresového řádku je sloupcovými vodiči vedena informace ze všech pamět ových míst na řádku do multiplexeru. Multiplexer na základě druhé části adresy vybere jeden bit určený pro výstup z paměti. Strukturu paměti ukazuje obr SLOUPCE (BITOVÉ VODIČE) PRVNÍ ČÁST ZESILOVAČE ŘÁDKOVÉ VODIČE (výběr řádku) ADRESA DRUHÁ ČÁST VÝSTUP DAT MULTIPLEX Obrázek 5.2: Výběr pamět ového místa binární adresou Další obrázek ukazuje pro pamět se 64 pamět ovými místy konstrukci dekodéru a multiplexeru. Obrázek 5.3: Výběr řádku a sloupce

77 KAPITOLA 5. POLOVODIČOVÉ PAMĚTI 73 Dosud uvedený princip výběru pamět ového místa je v podstatě společný všem pamětem s adresovým výběrem. Jednotlivé typy pamětí již můžeme hodnotit z pohledu fyzikálního a obvodového řešení pamět ové buňky pro jeden bit, umístěné tam, kde se kříží vodič vybírající řádek se svislým vodičem vstupujícím do multiplexeru. Unipolární pamět (permanentní a semipermanentní.) Permanentní paměti se také označují jako nevolatilní. Volatilní ( = doslova prchavé) paměti jsou paměti, jejichž obsah se ztrácí v okamžiku vy- pnutí napájecího napětí. Permanentní (nevolatilní) paměti uloženou informaci uchovávají i ve stavu bez napájení. Nejstarší a nejjednodušší permanentní pamět ROM (Read Only Memory) je vyrobena tak, že ve všech kříženích je umístěn spínací unipolární tranzistor, který je vybraným adresovým vodičem sepnut. Pokud je k jeho drainu připojeno kladné napětí, přenese se na svislý vodič a multiplexer si jedno z napětí na svislých vodičích vybere. Pokud není sepnutý tranzistor připojen ke svislému vodiči, napětí se na vstup multiplexeru nedostane a v daném místě je indikována logická nula. Připojení a nepřipojení výstupů z unipolárních spínačů na svislý vodič je zabezpečeno poslední výrobní operací u výrobce pamět ových čipů. Uloženou informaci si musí každý zákazník objednat a v naprogramovaném čipu již obsah nemůže změnit. Protože výroba spojů a nespojů je zabezpečena maskou přes kterou se spoje vytvářejí, pamět je označována jako pamět programovatelná maskou. Uspořádání pole bitů ukazuje obr U+ U+ R R R R adresa x adresa x data data plovoucí hradlo Obrázek 5.4: ROM (PROM) a EPROM Nutnost komunikovat s výrobcem o obsahu paměti a riziko, že sebemenší chyba povede k nákladnému zásahu do výroby, vytvořily tlak na paměti programovatelné u uživatele. Nejstarší a dnes již opuštěný princip spočíval v přepalování spojek vedoucích ke spínačům, a to v bipolární struktuře. Tak

78 KAPITOLA 5. POLOVODIČOVÉ PAMĚTI 74 vznikly paměti označované jako paměti PROM (Programmable Read Only Memory). Ty si sice mohl uživatel koupit nenaprogramované, ale po přepálení spojek v místech uložení nuly se již do obsahu paměti nedalo zasahovat a v případě chyby byla nepoužitelná (konstruktéři svou činnost charakterizovali anglickým: burn and crash). Přelomem byl vynález plovoucího hradla. Plovoucí hradlo je od okolí zcela izolovaná vodivá vrstva vložená mezi gate a kanál. Na tuto vrstvu je možno dopravit elektrický náboj, který svou přítomností posune prahové napětí spínacího tranzistoru tak, že nedojde k jeho otevření ani když je aktivován řádkový vodič. Pokud náboj na plovoucím hradle není, tranzistor se otevře. Ukládání informace se tedy odehrává tak, že ve struktuře je náboj dopraven na ty tranzistrory, které mají v programu logickou nulu a náboj není tam, kde má být zaznamenána jednička. Obrázek 5.5: MOS struktury s plovoucím hradlem Vývoj začal od pamětí označovaných jako EPROM, pamětí elektricky mazatelných (Erasable). Ty bylo nutno naprogramovat ve zvláštním programovacím zařízení a pokud bylo třeba něco změnit, všechna nabitá hradla bylo nutno náboje zbavit (data smazat) a pamět znovu naprogramovat. Odstranění náboje se provádělo působením ultrafialového světla, čipy byly namontovány v pouzdře s průhledným okénkem a uživatel měl zvláštní mazací lampu. Dalším krokem ve vývoji jsou paměti EEPROM, elektricky mazatelné. V jejich konstrukci je již uplatněn postup, který umožňuje elektrickým signálem pamět mazat i programovat. Principiálně jsou takto zkonstuovány v současnosti nejrozšířenější Flash paměti. Na obrázku 5.6 je ukázán jednoduchý časový diagram čtení v permanentní paměti. Ovládání čipu zajišt ují dva řídicí signály a adresový vstup. Oba řídicí signály aktivují výstupní vodiče, které jsou při logické jedničce na vstupu G ve stavu vysoké impedance. To je proto, aby při rozšiřování objemu paměti

79 KAPITOLA 5. POLOVODIČOVÉ PAMĚTI 75 mohly být použity další čipy, které si výstup navzájem předají. VCC VPP 11 8 A0-A10 VALID A0-A10 tavqv taxqx Q0-Q7 EP EP M2716 tglqv tehqz G G telqv tghqz Q0-Q7 DATA OUT Hi-Z VSS Obrázek 5.6: Čtení dat z permanentní paměti Paměti RAM V názvu se zdůrazňuje adresový přístup (RAM Random = nahodilý, libovolný, Access = přístup, Memory = pamět ) Formálně správnější by byl název RWM Read, Write, Memory). Jde o pamět ové čipy závislé na napájecím napětí (volatile data). Princip uložení jednoho bitu v paměti RAM je v podstatě dvojí. Pamět může být statická (SRAM), ve které jsou data uložena v bistabilním klopném obvodu nebo dynamická (DRAM), která ukládá data v pamět ovém kondenzátoru. Pamět ová buňka statické paměti RAM je na obr W U DD T2 T4 T5 Q Q T6 T1 T3 bit bi Obrázek 5.7: Buňka statické paměti RAM Jedná se o dva invertory v technologii CMOS, které jsou zapojeny ve smyčce kladné zpětné vazby a tvoří tak bistabilní obvod RS. Vodorovné adresové vodiče otevírají spínače, kterými je obvod oběma svorkami RS spojen se

80 KAPITOLA 5. POLOVODIČOVÉ PAMĚTI 76 dvěma svislými datovými vodiči. Stavy uložených informací na aktivovaném adresovém řádku jsou při čtení v paměti před vstupem do výstupního multiplexeru vyhodnoceny oběma svislými vodiči. Těmito dvěma vodiči je také při zápisu zapsán ve vybraném sloupci nový bit. Všechny stavy v ostatních sloupcích jsou zapisovacím obvodem zachovány (přepsány). Statická pamět RAM uchovává informaci pokud je připojeno napájecí napětí. Po vypnutí a opětovném zapnutí přecházejí klopné obvody do nahodilých stavů. Současné pamět ové čipy CMOS pamětí RAM jsou většinou vybaveny možností uchovat zaznamenanou informaci v režimu spánku sleeping, kdy při sníženém napájecím napětí a extrémně nízké spotřebě napájecího proudu si klopné obvody informaci pamatují, ale k aktivnímu režimu čtení a zápisu musí být předepsaným postupem vzbuzeny. Každý bit ve statické paměti RAM je uložen, jak ukazuje obr. 5.7, s použitím šesti tranzistorů. Prakticky je tím za dané úrovně polovodičových technologií omezena maximální kapacita paměti umístěné na jednom čipu. Prostorově úspornější je pamět ová buňka dynamické paměti RAM. Tvoří ji pro každý bit jeden pamět ový kondenzátor se spínačem MOS. Její uspořádání s vodorovným adresovým vodičem a svislým datovým vodičem je na obr výběr C T data Obrázek 5.8: Buňka dynamické paměti RAM Svislé vodiče jsou z pole pamět ových buněk vedeny do čtecích a regeneračních zesilovačů, které svými výstupy vstupují do datového multiplexeru. Aktivace každého řádku vede k přečtení obsahu všech paralelně zapojených buněk. V následujícím čase jsou přečtená data zregenerována, případně přepsána novým stavem vybraného bitu a zapsána zpět do všech buněk na vybraném řádku. Regenerace dat je na všech řádcích pamět ového pole nezbytná, protože se vlivem ztrát v pamět ovém kondenzátoru všechna data postupně znehodnocují. Postup aktivace a regenerace dat je nezbytné v předepsaných intervalech opakovat, a to i tehdy, kdy se do paměti nezapisuje ani se z ní nečte pamět je nutno občerstvovat (refresh). Potřeba občerstvovat

81 KAPITOLA 5. POLOVODIČOVÉ PAMĚTI 77 dynamickou pamět může komplikovat režim přístupu vnějších zařízení k vybraným adresám. Současné čipy jsou však vybaveny automatickým na čipu naprogramovaným režimem občerstvování, který minimálně ovlivňuje vnější chování paměti. Potřebná perioda občerstvování dat je v řádu desítek milisekund. 5.2 Polovodičové paměti s časovým přístupem V mikropočítačích a jiných strukturách výpočetní techniky je někdy obtížné vytvořit konstrukci, ve které je zabezpečen management dat i adres, na které jsou data ukládána. Byly proto vytvořeny dva typy uskladňování dat, které ukládání a výběr dat nesvazují s nutností zpracování adresy, ale umožňují do paměti vstupovat s definovaným časovým pořádkem. Jsou to paměti označované zkratkami: LIFO (Last in First out) FIFO (First in First out Pamět LIFO je v naší literatuře označována jako zásobník. Její činnost je řízena tak, že se do ní ukládají data, aniž je odkazováno na jakoukoli adresu. Její chování je takové, že automaticky v ražimu čtení vystoupí data, která byla zapsána naposledy. Tedy jako bychom při ukládání kladli data na hromádku, z které se při čtení berou data z vrchu. V řadě počítačů je jako zásobník provozována část operační paměti s prostorem určeným programem. Adresování této části paměti obstarává procesor a uživatel může mít dojem, že se o adresování ukládaných dat nemusí starat. V mikropočítačích je tanto režim ukládání dat označován jako ukládání do stacku. Pamět FIFO jsme již poznali, jedná se o posuvný registr. Data, která jsme na vstupu do registru vložili vystoupí na konci řady pamět ových klopných obvodů jako první. Doba, kterou stráví v paměti je dána počtem buněk, které musí na cestě ke konci registru projít, tedy počtem impulsů, které v registru data posouvají. Takový režim lze zavést i v obvodu, který má adresovatelná pamět ová místa. Management na čipu musí umět při čtení a zápisu pracovat s adresami tak, aby se vnější chování podobalo posuvnému registru. Pokud je čip takto vybaven, může si uživatel zvolit délku fiktivního posuvného registru. Pamět ové čipy LIFO i FIFO jsou nabízeny v katalozích výrobců číslicové polovodičové techniky.

82 Kapitola 6 Technika DSP DSP (Digital Signal Processing) je rozsáhlá vědní a aplikační disciplína, která se zabývá použitím výpočetní techniky pro zpracování spojitých signálů. Je součástí obecnější problematiky použití výpočetní techniky v podmínkách reálného světa. Schématicky ukazuje postavení počítače v konkrétních rolích obr Obrázek 6.1: Počítač v reálném prostředí Na dalším obr. 6.2 je ukázána konkrétní úloha digitalizace a zpracování analogového signálu z výstupu čidel fyzikálních veličin (teploty, tlaku, osvětlení, elektrické vodivosti apod.) nebo také z akustických měničů. 78

83 KAPITOLA 6. TECHNIKA DSP 79 analogový signál analogový filtr vzorkovací obvod kvantizér počítač šířka frekvenčního pásma vzorkovací kmitočet počet bitů dat reprezentace čísel Obrázek 6.2: Bloky na vstupu počítače 6.1 Podmínky A/D a D/A převodu Převod A/D Proces digitalizace začíná vytvořením vzorků okamžitých hodnot signálu ve stanovených časových intervalech. Nezbytné je, aby vzorky nesly úplnou informaci o signálu, což lze interpretovat jako požadavek možnosti zrekonstruovat analogový signál ze získaných vzorků. K tomu je zřejmě potřeba zajistit, aby vzorky byly odebírány dostatečně často, tedy s dostatečnně vysokým kmitočtem. Vytvoření vzorků ukazuje obr. 6.3 u2 S u 2 t u 1 R z Obrázek 6.3: Vzorkování signálu Vzorkovací teorém předepisuje pro daný vzorkovací kmitočet přípustnou šířku frekvenčního pásma pro spektrální složky analogového signálu. Proto musí být na vstupu zařazen analogový filtr, a to tehdy, kdy není vzorkovací teorém dodržen přirozeným omezením spektra signálu. Vzorkovací teorém říká: f s > 2f sigmax resp. f s > 2 f sig (6.1) kde f s je vzorkovací kmitočet a f sigmax je šířka pásma vzorkovaného signálu. Obrázek 6.4 ukazuje, jak lze ze dvou různých signálů získat tytéž vzorky. Při rekonstrukci takového signálu musí být známo, do jakého kmitočtového

84 KAPITOLA 6. TECHNIKA DSP 80 pásma rekonstruovaný signál patří a s omezením na toto pásmo ho rekonstruovat. V praxi však většinou pracujeme s pásmy kmitočtů určenými od nuly, takže bychom signál z obrázku rekonstruovali jako ten s nižší frekvencí. u t Obrázek 6.4: Rozložení vzorků po sinusovém signálu Teoreticky jsou vzorky nekonečně krátké, přesně umístěné v okamžicích vzorkování. V praxi nelze nekonečně krátké vzorky jakkoli zpracovat. Proto musí být jejich okamžitá hodnota zapamatována v podobě náboje v kapacitoru. K tomu slouží obvod označovaný jako Sample & Hold, který umožňuje zachycenou úroveň vzorku změřit kvantizérem, který vytvoří pro vstup digitálního systému binární kód reprezentující změřenou hodnotu. S u2 u 1 C p u 2 t Obrázek 6.5: Sample & Hold Přesnost měření a vyjádření jeho výsledku je významným tématem základů měřicí techniky. Přístroje ukazují výsledek měření vždy s omezeným počtem použitelných cifer. V kvantizérech digitalizujících analogové signály je zaokrouhlování a přesnost velmi specifickým problémem, protože výpočetní systémy pracují mnohdy s omezeným počtem bitů datových slov a navíc je požadována rekonstrukce digitalizovaného signálu zpět do analogové podoby. Proto se zde setkáváme s pojmy jako kvantizační krok, kvantizační chyba a kvantizační šum. Na obr. 6.6 jsou ukázány podmínkyy, ve kterých dochází k vytvoření binárního kódu reprezentujícího velikost vzorku analogového signálu. Pro názornost je zvolen jen tříbitový kód.

85 KAPITOLA 6. TECHNIKA DSP 81 Každý převodník je zkonstruován tak, že je shopen zpracovat velikosti měřených hodnot ve vymezeném intervalu. Pro jednoduchost zvolíme interval nezáporných hodnot omezený na hodnoty od nuly do maximální hodnoty označené FS (Full Scale). Převodník rozlišuje F S/2 N napět ových úrovní včetně nuly, když N je počet bitů reprezentujících analogovou hodnotu. Při tříbitovém kódu máme k dispozici osm bitových kombinací, kterými může být změřená hodnota reprezentována. Interval rozdělíme na osm kvantizačních kroků, kdy pro každý krok existuje jedna přesně daná hodnota změřené veličiny. Všechny ostatní hodnoty musí být k těmto kvantizačním úrovním zaokrouhleny ,125 0,25 0,375 0,5 0,625 0,75 0,875 1 (*FS) kvantizační chyba +/- 1/2 LSB LSB 0,125* FS Obrázek 6.6: Kvantizace omezeným počtem stavů Jako LSB se označuje bit s nejnižší binární váhou (MSB... LSB). Pokud se změní kód o jeden LSB (Least Significant Bit) změní se kvantovaná hodnota o jeden kvantizační krok. Při digitalizaci analogového signálu nelze při daném kvantizačním kroku vytvořit na výstupu jiné hodnoty, než hodnoty odpovídající kvantizačním úrovním. Pokud byla kvantovaná data získána zaokrouhlením velikostí zachycených vzorků, pak je reprezentace analogového signálu zatížená kvantizační chybou. V rekonstruovaném signálu, vytvořeném z digitálních dat zpět do analogových velikostí vzorků, se kvantizační chyba jeví jako kvantizační šum superponovaný ( nabalený ) na původní signál. V obr. 6.6 je na vodorovné ose možno ukázat na jakoukoli hodnotu analogového signálu a v grafu odečíst, jakou binární podobu bude mít její digitalizovaná hodnota a jaká bude kvantizační chyba. Se znalostmi o operačních zesilovačích dokážeme navrhnout obvody, které pro praktické vytvoření digitálních dat upraví vstupní signál do napět ových

86 KAPITOLA 6. TECHNIKA DSP 82 úrovní, které jsme až dosud předpokládali, tj. nezáporné hodnoty ve zvoleném intervalu. Vyráběné převodníky však nabízejí širší výběr reprezentace hodnot vzorků binárním kódem. Obrázek 6.7 ukazuje příklad možností reprezentace binárních dat v celočíselných hodnotách se znaménkem. * Celá nezáporná čísla (INT). * Celá čísla se znaménkovým bitem (SIGN). * Celá čísla v posunutém kódu (OFF) * V kódu dvojkových doplňků (2 s). Přehled všech možností užití binárních kódů pro čísla se zlomkovými částmi, čísla dekadická a s plovoucí řádovou čárkou přesahují poslání tohoto textu. BIN INT SIGN OFF 2 s Obrázek 6.7: Binární reprezentace kvantizačních úrovní Převod D/A Bloky analogového výstupu ukazuje obr Již jsme porozuměli skutečnosti, že každá výstupní data mohou být vytvořena jen s respektem k vzorkovacímu teorému a s degradací odpovídající kvantizačnímu šumu. Digitální signál vytváří na výstupu D/A převodníku schodovitou funkci podobnou výstupu z obvodu S&H. Aby se časový průběh zaoblil musí být zařazen analogový filtr.

87 KAPITOLA 6. TECHNIKA DSP 83 digitální data D/A převodník rekonstrukční filtr analogový signál počet bitů vzorkovací kmitočet průběh frekvenční charakteristiky Obrázek 6.8: Analogový výstup počítače 6.2 Elektronické obvody pro DSP Převodníky D/A D/A převodníky jsou zdroje stejnosměrného napětí nebo proudu o velikosti určené číslem na výstupu číslicového systému. D/A převodníky můžeme zařadit do tří skupin, a to na převodníky s odporovým váhováním napětí nebo proudu s kapacitním váhováním náboje s převodem na modulované impulsy a následnou integrací. Digitální potenciometry a atenuátory Na obrázku 6.9 je nejjednodušší konstrukce digitálně ovládaného výstupu z odporového děliče. Lze si představit různé úpravy s nelineárně zvoleným hodnotami rezistorů v řadě. Spínače může řídit např. známý dekodér typu 1 z n. R p R R R R Obrázek 6.9: Digitální potenciometr D/A převodník s odporovým váhováním proudu V kapitole o obvodech s operačními zesilovači jsme již konstrukci tohoto D/A převodníku uvedli. Nejpřesněji a nejspolehlivěji se sčítají proudy na

88 KAPITOLA 6. TECHNIKA DSP 84 virtuálním vstupním zkratu v operační síti s paralelní zápornou zpětnou vazbou realizovanou zpětnovazebním rezistorem. Obvodové řešení opakujeme na obr R R R U R 2R 2R 2R 2R 2R R MSB LSB i k u k Obrázek 6.10: D/A převodník s odporovou sítí D/A převodník s váhováním náboje Téměř stejně spolehlivě lze sčítat náboje (tj. integrál časového průběhu proudů po ustálení nabíjecího přechodného děje) v operační síti, v níž je zpětnovazební rezistor nahrazen kapacitorem, jak ukazuje obr s C 2C 4C 8C 16C s 32C LSB MSB u k U R Obrázek 6.11: D/A převodník s váhováním náboje Převodníky s převodem na modulované impulsy PWM (Pulse Width Modulator O pulsní šířkové modulaci jsme se již zmínili v předchozích kapitolách. Poměr impuls-mezera lze ovládat i digitálně tak, že z dané doby základní periody je kódem určena doba trvání kladného impulsu a doba trvání nulového výstupu. Možnost konstrukcee takového zdroje periodickýckého signálu s řízením střídy (poměru impuls-mezera) ukazuje obr Binární čítač svou maximální kapacitou určuje periodu impulsního signálu (např. 256 stavů).

89 KAPITOLA 6. TECHNIKA DSP 85 Kombinační obvod porovnává okamžitý stav čítače s nastaveným kódem. V okamžiku shody překlopí klopný obvod (třeba do nuly). Když čítač sám prochází nulovým stavem, překlopí se klopný obvod do opačného stavu (třeba do jedničky). Číselný kód tedy určuje, jakou část periody bude na výstupu jednička a jakou část periody bude na výstupu nula, půjde o pulsní kódovou modulaci. Šířkově modulovaných impulsů užívají i obvodově odlišné převodníky na principu Sigma-Delta převodu, s kterým se seznámíme na závěr textu o převodnících A/D. Obrázek 6.12: Digitálně ovládaný PWM generátor Převodníky A/D A/D převodníky jsou obvody, které binárním číslem reprezentují změřenou velikost napětí nebo proudu. Můžeme je rozdělit do dvou skupin, a to na převodníky aproximační a integrační Při volbě typu převodníku jsou významné tyto hlavní parametry společné všem analogově-číslicovým převodníkům: rozlišovací schopnost v bitech (resp. počet kvantizačních úrovní, které nabízí binární kód na číslicovém výstupu), diferenciální a integrální nelinearita, plný rozsah vstupní veličiny (FS Full Scale meze zpracovatelných napětí), doba převodu nebo vzorkovací rychlost a jejich přípustné meze. Paralelní převodník A/D Na obr je schéma současného nejrychlejšího A/D převodníku. Jeho funkce je jednoduchá. Převod probíhá tak, že vstupní analogové napětí je

90 KAPITOLA 6. TECHNIKA DSP 86 řadou komparátorů porovnáváno s hodnotami napětí vytvořenými odporovým děličem. Změřená hodnota je vyhodnocena logickým obvodem, který indikuje polohu rozhraní mezi komparátory sepnutými do jedničky a komparátory s nulou na výstupu. Zachycení vzorků (vzorkování) odpovídá o- kamžikům, kdy je z kombinačních logických obvodů převzata informace o výstupech komparátorů. Obvod S&H není nutný. T řízení U x U R STB REG OE DEK 2 N 1 N Obrázek 6.13: Paralelní převodník A/D Označení jednotlivých bloků převodníku: REG registr výstupního stavu komparátorů DEK dekodér pro převod stavu komparátorů na binární kód Převodník s postupnou aproximací Na obr je aproximační převodník s postupnou aproximací. Funkci lze přirovnat k vážení na vahách. Posuvný registr spíná spínače v D/A převodníku tak, že postupně krok za krokem generuje na polovinu se zmenšující napět ové úrovně. V prvém kroku je na vstup komparátoru zavedeno napětí dané polovinou měřicího rozsahu (FS). Komparátor zjistí zda měřená hodnota převyšuje polovinu měřicího rozsahu (FS). Pokud ano, zůstane spínač sepnutý a v dalším kroku je již měřená hodnota porovnávána se třemi čtvrtinami FS s tím, že je spínač ponechán sepnutý i při překročení této hodnoty, nebo rozpojen, pokud měřená hodnota je menší. Další krok již přidá k porovnávací hodnotě napětí odpovídající jedné osmině FS, která může být opět akceptována měřené napětí je vyšší, spínač zůstane sepnutý a zapíše se jednička, nebo odmítnuta měřené napětí je nižší, spínač se rozpojí a zapíše se nula..

91 KAPITOLA 6. TECHNIKA DSP 87 U x T zapis SR AR Ready D/A vystup (a) T U x MSB Ready t (b) Obrázek 6.14: Převodník s postupnou aproximací: (a) Blokové schéma převodníku A/D s postupnou aproximací, (b) časování postupné aproximace V každém dalším kroku je zmenšováno na polovinu napětí superponované k předchozím akceptovaným příspěvkům. Příspěvky k výsledné hodnotě jsou poskládány tak, že binární kód vytvořený z jedniček odpovídajících sepnutým spínačům a nulami odpovídajícími rozpojeným spínačům, je nakonec nezáporným celým číslem v přirozeném binárním kódu a reprezentuje hodnotu vzorku. Po celou dobu postupné aproximace musí být měřená hodnota konstantní. Vzorkovací obvod je tedy nezbytný, pokud zdroj měřeného napětí není sám schopen udržet po dobu aproximace své napětí neměnné. Každý aproximační převodník je podle obr. 6.14a) sestaven z komparátoru, převodníku D/A, generátoru taktovacího signálu, posuvného registru, pamět ového registru a řídicí logiky. U starších typů převodníků, které byly hybridně integrovány, byly bloky posuvného registru, pamět ového registru a řídicí logiky sdružovány do společného monoliticky integrovaného číslicového obvodu nazývaného aproximační registr (SAR= Succesive Approximation Register). Současné aproximační převodníky jsou vyráběny monoliticky. Integrační převodník A/D s dvojí integrací Integrující převodníky A/D využívají spojení integrátoru s komparátorem. Měřená veličina je přesně definovaným způsobem integrována a doba integrace vyhodnocena. Nejstarším z těchto principů je systém převodníku s dvojí integrací, naznačený na obr Sestává z integrátoru, jehož vstup je přepínán mezi vstupní svorkou převodníku a referenčním zdrojem. Výstup integrátoru je

92 KAPITOLA 6. TECHNIKA DSP 88 zaveden na vstup komparátoru, který výstup integrátoru porovnává s nulovým napětím. Odměřování času zabezpečuje zdroj taktovacích impulsů a čítač. Celý převodník řídí řídicí logické obvody. Obrázek 6.15: Převodník A/D s dvojí integrací Postup dvojí integrace je naznačen na obr N c N u k vstup reference nulovani 0 start přepnutí stop Obrázek 6.16: Cyklus dvojí integrace Předpokládejme, že před zahájením činnosti je vynulován čítač i integrátor, resp. náboj integračního kondenzátoru. Převod je zahájen připojením taktovacích impulsů na vstup čítače současně s připojením měřeného napětí na vstup integrátoru. Zatímco čítač čítá až do své plné kapacity N c, výstupní napětí integrátoru narůstá až do konečné hodnoty U k, úměrné hodnotě vstupního napětí. Při naplnění kapacity čítače je přes řídicí obvod přepnut přepínačem P na referenční napětí U R, které musí mít polaritu opačnou k polaritě napětí u x. Následuje integrace napětí referenčního zdroje. Výstupní napětí integrátoru klesá a čítač opět čítá impulsy. Jakmile u k klesne na nulu, komparátor zastaví čítání ve stavu N. Pro načítaný počet impulsů zřejmě platí u x N = N c. (6.2) U R Důležitou předností převodníku je relativní nezávislost přesnosti převodu na kmitočtu čítaných impulsů a na hodnotách R a C. Stačí jen mít záruku

93 KAPITOLA 6. TECHNIKA DSP 89 jejich dlouhodobé stálosti. Kvalitní musí být zdroj referenčního napětí a elektronický přepínač. Povšimněme si ještě, jak je výstupní údaj převodníku ovlivněn změnami u x během převodu. Z popisu činnosti vyplývá, že vliv u x se uplatní jen mezi startem a přepnutím, kdy je jeho časový průběh integrován. Znamená to, že konečná hodnota U k je obrazem střední hodnoty u 0 (t) během doby působení u 0 na vstupu integrátoru. Při měření stejnosměrných napětí rušených superponovanými periodickými signály lze jejich účinek výrazně potlačit tak, že dobu integrace zvolíme jako násobek jejich periody. Integrující převodníky pracující na principu dvojí integrace patří mezi nejpomalejší převodníky A/D. Jsou používány především v měřicí technice (multimetrech) pro měření stejnosměrných napětí. Mají možnost rozlišovat vstupní napětí u x v rozsahu tří až pěti dekád dekadického displeje, což odpovídá deseti až šestnácti bitům případného binárního výstupu, mají rozsah rozlišení úměrný kapacitě N c čítače a tím i době převodu T p, která bývá od 20 ms do 1 s. Převodník napětí-frekvence VCO C R OZ K u i u y u x R t i MO t i t p t U R t Obrázek 6.17: Převodník napětí-frekvence V obrázku 6.17 předpokládejme, že právě došlo k tomu, že monostabilní obvod odstartoval interval t i, po který je sepnut spínač přivádějící na vstup sumačního integrátoru napětí U R. Napětí u i dosáhne za dobu t i hodnoty u x + U R u y = u i (t i ) = t i > 0. RC Po skončení intervalu t i je na vstupu komparátoru kladné napětí u y, které působením napětí u x klesá. Nulové hodnoty dosáhne za čas t p, pro který platí t p = RC u y u x.

94 KAPITOLA 6. TECHNIKA DSP 90 Z uvedených dvou vztahů můžeme odvodit celkovou periodu t i + t p a z ní pak frekvenci impulsů Připomeňme, že hodnota 1/t i U R je konstanta f = 1 = u x 1 = u x t i + t p U R t i t i U R. Sigma-Delta (Σ ) modulátor C u x R R OZ K D T Q f s y +U R U R Obrázek 6.18: Σ modulátor Přepínač přivádí na sčítací vstup integrátoru střídavě kladné a záporné napětí U R. Komparátor vyhodnocuje polaritu výstupu integrátoru a nastavuje přepínač tak, aby integrátor polaritu měnil tak, aby výstupní napětí směřovalo k nule. Zabezpečuje tedy, aby se střední náboj v integračním kondenzátoru neustále udržoval blízký k nule, a to vždy společným působením měřeného napětí a jednoho z referenčních napětí. Z hlediska dlouhodobé nábojové bilance můžeme náboj považovat za nulový. Označme si, že po dobu danou k 1 násobkem periody 1/f s se komparátor nabíjí proudem jedné polarity a po dobu danou k 2 násobkem periody 1/f s se nabíjí opačně. Platí tedy u x + U R k 1 f s RC + k u x U R 2 f s RC = 0 Odtud můžeme odvodit k 2 k 1 u x = U R k 2 + k 1 Je zřejmé, že např. pro kladné napětí bude vždy k 2 > k 1, třeba pro u x = +0, 1U R bude k 2 = 11 a k 1 = 9 a pro u x = 0, 1U R bude k 2 = 9 a k 1 = 11. Poměr vyjadřující hodnotu napětí u x jako zlomek U R lze vyhodnotit ze vztahu mezi frekvencí impulsů na výstupu součinového hradla a frekvencí f s. Přitom je velmi závažné, že přesnost, s jakou je vstupní napětí změřeno, může být výrazně zvyšována prodlužováním doby vyhodnocování hodnot k 1 a k 2.

95 ELEKTRONICKÉ:OBVODY::-- Příkla y Kapitola 1 1. Jak:ovlivňuje:vazební:kon enzá or:na:vs upu:zesilovače:jeho:vlas nos i?:jak:konkré ně,:poku : je C v = 100 nf a R vst = 1 M? 2. Jaký:i eální:obvo ový:prvek:lze:použí :pro:reprezen aci:nese rvačných:vlas nos í:napě ového: zesilovače: nakresle e?:doplň e:mo el:rezis ory:reprezen ujícími:vs upní:a:výs upní:vni řní: odpor? 3. Jaké:vlas nos i:má:i eální:operační:zesilovač? 4. Operační:zesilovač:má:rozkmi :výs upního:napě í:±:14v :Nakresle e:zapojení:inver ujícího: zesilovače:se:zesílením::.=-50:a:vs upním:o porem:10k :Jaké:napě í:bu e:na:výs upu,:při: vs upním:napě í: 0,05V:a:při:vs upním:napě í:- 0,5 V? 5. Co:je: oba:přeběhu:u:operačního:zesilovače? 6. Jaké:funkční:bloky: voří:zpě novazební:sous avu?:jak:je:popsán:její:přenos? 7. Co je ofsetové:napě í:u:operačního:zesilovače?:ukaž e:na:grafu:závislos i:výs upního:napě í: na:napě í:vs upním:pro:reálný:operační:zesilovač 8. Jaké:parame ry:o lišují:reálný:operační:zesilovač:o :jeho:i eálního:mo elu? 9. Jak:je:vy vořen:obvo :se:zpě nou:vazbou:z:přímé:a:zpě novazební:vě ve:(.:a:? Nakreslete blokové:uspořá ání :Napiš e:vzorec:popisující:přenos:obvo u:se:zpě nou:vazbou,:ukaž e,:k y: je:vazba:kla ná:a:k y:záporná 10. V:jakém:zapojení:zpě novazebního:obvo u:lze:použí :pro:mo el:jeho:přímé:vě ve:i eální: operační:zesilovač:(jaký: yp:zpě né:vazby:musí:bý :zapojen)? 11. Jaké:vlas nos i:by:měl:mí :reálný:zesilovač,:aby:se:jeho:chování:v obvo ech:přibližovalo: chování:i eálního:operačního:zesilovače? 12. Jaká:vlas nos :přímé:vě ve:(reálného:zesilovače):ohrožuje:s abili u:zapojení:se:zápornou: zpě nou:vazbou? 13. Jaký: ůvo :má:frekvenční:kompenzace:u:operačního:zesilovače? 14. Co:je:souhlasné:napě í:a:čini el:po lačeni:souhlasné:složky:vs upního:signálu:u:operačního: zesilovače?:jaký:parame r:ho:popisuje? 15. Nakresle e:schéma:napě ového:sle ovače:s i eálním:operačním:zesilovačem 16. Na:výs upu:zesilovače:je:napě í:1:v,:jaké:je:vs upní:napě í,:k yž:zesílení:zesilovače:je:100: B? 17. S ejnosměrně:vázaný:zesilovač:má:zesílení:100: B :Jaké:bu e:výs upní:napě í,:k yž:na:vs up: připojíme:napě í:0,1:mv 18. Reálný:operační:zesilovač:má:parame r:sr:=:1:v/ s :Jaký:efek : en o:parame r:specifikuje? 19. Reálný:operační:zesilovač:má:ofse ové:napě í:1:mv :Jak:je: en o:parame r: efinován? 20. Jak:je: efinováno: iferenční:a:souhlasné:vs upní:napě í:operačního:zesilovače? 21. Nakresle e:principiální:zapojení:inver ujícího:a:neinver ujícího:zesilovače:s operačním: zesilovačem 22. Ve:schéma u:zesilovače:s in egrovaným:operačním:zesilovačem:je:použi :vnější:rc:obvo : označovaný:jako:frekvenční:kompenzace :Co:by:se:s alo,:k ybychom:ho:o pojili? 23. Reálný:operační:zesilovač:má:omezený:rozkmi :výs upního:napě í: 14 V. V neinver ujícím: zapojení:má:zesílení:40: B :Jaké:napě í:bu e:mí :na:výs upu,:k yž:na:vs up:připojíme:napě í: 10:mV,:jaké:napě í,:k yž:na:vs up:připojíme:0,2 V? 24. Na:výs upu:zesilovače:je:napě í:1:v,:jaké:je:vs upní:napě í,:k yž:zesílení:zesilovače:je:60: B? 25. S ejnosměrně:vázaný:zesilovač:má:zesílení:80: B :Jaké:bu e:výs upní:napě í,:k yž:na:vs up: připojíme:napě í:0,2:mv 26. Jak:lze:uspořá a :sčí ací:bo :ve:zpě novazebním:zapojení? 27. Jak:lze:vy voři :zpě novazební:signál:z:výs upu:zesilovače? 28. K:zesilovači:se:vs upním:o porem:ri=100k je:zapojen:z roj:napě í:1,1mv:s:výs upním: odporem 10k ::Jaké:bu e:napě í:na:výs upu,:k yž:zesílení:zesilovače:napráz no:.=1000,: výs upní:o por:zesilovače:je:10 a:o por:zá ěže:je:100?

96 29. I eální:zesilovač:napě í:má:zave enu:napě ovou:zpě nou:vazbu: o:paralelního:sčí acího: bo u: ak,:že:vs upní:napě í:i:napě í:zpě né:vazby:se:sčí á:na:vs upní:svorce:zesilovače: věma: rezis ory,:k eré:oba:mají:ho no u:10k :Jaké:bu e:zesílení: oho o:obvo u,:k yž:.= 100, A= 1000, nebo A= Obvo :s:i eálním:operačním:zesilovačem :Navrhně e:zesilovač:s: ěmi o:parame ry :.u:=: 40,: Rvs :=:10kΩ 31. Obvo :s:i eálním:operačním:zesilovačem :Navrhně e:zesilovač:s: ěmi o:parame ry :.u:= 40,: Rvs :=:10kΩ 32. Jak:probíhá:výs upní:napě í:in egrá oru:s:i eálním:operačním:zesilovačem,:poku :mu:na: vs up:připojíme:kons an ní:s ejnosměrné:napě í:(kla né/záporné)? 33. Na:obrázku:je:charak eris ika:vs up-výs up:reálného: operačního zesilovače :Napiš e:ho no u Ofse ového:napě í Rozkmi u:výs upního:napě í Napě ového:zesílení 34. Rezis ory:r1,:r2:a:r3:mají:všechny:s ejnou:ho no u: odporu 1k S ejnosměrné:napě í:u1:=: 1:V Jaké:bu e:napě í:u21:a:jaké:u22? 35. Rezis or:r1:má:hodnotu odporu 1 k, rezistor R2 hodnotu odporu 10 k :Napě í:u1:má:časový:průběh:skoku:o:velikos i: 1:V : Reálný:operační:zesilovač:má:parame r:sr:=:1v/ s:a:maximální: rozkmi :výs upního:napě í: 15:V :Nakresle e:časový:průběh: napě í:u2 :Jak:by:vypa alo:napě í:u2,:poku :by:skok:vs upního: napě í:měl:velikos : 2:V? 36. Rezis ory:r1:a:r2:mají:s ejnou:ho no u:o poru:1:k. Kapaci or:c1:má:kapaci u:1 F :Jakou:ampli u u:bu e:mí : sinusové:napě í:u2,:k yž:u1:=:u m sin( t)? U m = 1 V a = 1000 rad s -1. Řeš e:fázorovou:analýzou

97 37. Rezis ory:mají: y o:ohmické:ho no y R11 = 5 k, R12 = 10 k, R2 = 100 k, Napě í:z rojů:signálu:jsou u11 = +50 mv, u12 = +100 mv. Jakou:ho no u:bu e:mí :napě í:u2?: 38. Rezis ory:r1:a:r2:mají:s ejnou:hodnotu odporu 1 k. In uk or:l:má:in ukčnos :1:H :Jakou:ampli u u:bu e:mí : sinusové:napě í:u2,:k yž:u1:=:u m sin( t)? U m = 1 V a = 1000 rad s -1. Řeš e:fázorovou:analýzou 39. Rezis ory:r11,:r12:a:r2:mají:všechny:s ejnou:ho no u: odporu 1k S ejnosměrné:napě í:u1:=: 1:V Jaké:bu e:napě í:u2,:k yž:bu e:spínač:sepnu :v horní: poloze,:a:jaké,:k yž:bu e:přepnu : o: olní:polohy? 40. Rezis ory:r1,:r3:a:r4:mají:s ejnou:ohmickou: hodnotu 1 k :Rezis or:r2:má:ho no u:3:k :Napě í: u1:=: 1:V :Jaké:bu e:napě í:u2?

98 41. Rezis ory:r12:a:r13:mají:s ejnou:ohmickou:ho no u: 1 k. Rezistor R11 = 1 k a:r2:má:ho no u:5:k. Napě í:u1:=: 2:V :Jaké:bu e:napě í:u2? 42. Rezis ory:r11,:r12:a:r2:mají:všechny:s ejnou:ho no u: odporu 10k S ejnosměrné:napě í:u1:=:-1 V. Jaké:bu e:napě í:u2,:k yž:bu e:spínač:sepnu,:a:jaké,: k yž:bu e:rozpojen? 43. Na:obrázku:je:in egrá or:s:i eálním:operačním:zesilovačem : Zapiš e:výraz:pro:jeho:fázorový přenos. V zapojení:použij e:r = 1 k, a C = 1 F ::Jaké:napě í:bu e:na:výs upu:in egrá oru:v: harmonickém:us áleném:s avu:(ampli u a,:fáze):při:buzení: sinusovým:napě ím:o:kmi oč u:1000 Hz s amplitudou 1 V? Nakresle e:(i eální):ampli u ovou:frekvenční:charak eris iku: přenosu 44. I eální:operační:zesilovač:na:obrázku:má: omezený:rozkmi :výs upního:napě í:na: /- 10 V :Jaké:bu e:napě í:v uzlu:2:a:3,:k yž:na: vs upu:bu e:napě í:u 0 =1 V?::Jak:se:vypoč ené: ho no y:změní,:k yž:vs upní:napě í:vzros e:na: hodnotu 8 V? 45. Operační:zesilovač:považujme:za:i eální,:avšak:rozkmi : jeho výs upního:napě í:je:omezen:na: /- 10V. Jaké:napě í:bu e:na:výs upu:operačního:zesilovače: s ho no ami:rezis orů:na:obrázku? Jaké:napě í:bu e:na:výs upu:zesilovače,:poku :bu e: R2 nastaven na hodnotu 3k

99 46. V:jakém:rozsahu:se:bu e:měni :zesílení:zesilovače:s:i eálním: operačním:zesilovačem:na:obrázku,:k yž:se:nas avi elný: odpor R 3 bu e:měni :v:mezích:r 3 = k 47. Navrhně e:s i eálním:operačním:zesilovačem: va:zesilovače s ěmi o:parame ry A u =: 40,:R vst =:10kΩ a A u = +40, R vst =:10kΩ 48. Navrhně e:zesilovač:s je ním:i eálním:operačním:zesilovačem s:přepínačem,:k erým:lze: zvolit A u =: 1/ :1,:R vst =:100:kΩ 49. In egrá or:s:i eálním:operačním:zesilovačem:r =:10kΩ,:C =:1μF:je:připojen:k:výs upu: operačního:je noces ného:usměrňovače :Jaké:napě í:bu e:na:výs upu:in egrá oru:po:je né: perio ě:sinusového:napě í:o:kmi oč u:50hz,:u m =:10V,:k yž:bylo:pře :přícho em:signálu: výs upní:napě í:in egrá oru:nulové :Nakresle e:schéma:in egrá oru 50. Zapiš e:výraz:pro:fázorový:přenos:in egrá oru:s:i eálním:operačním:zesilovačem:r =:20kΩ,:a: C =:1μF,:0,1:μF,:0,01:μF ::Jaké:napě í:bu e:na:výs upu:in egrá oru:v:harmonickém:us áleném: s avu:(ampli u a,:fáze):pro:všechny:za ané:ho no y:kapaci y:kapaci oru,:při:buzení: sinusovým:napě ím:o:kmi oč u:1000hz:s:ampli u ou:0,1v?

100 Kapitola 2 1. Jak:probíhá:prou : io ou:v je noces ném:usměrňovači:s:fil račním:kon enzá orem?: Nakresle e:schéma:a:načr ně e:průběh:prou u:graficky:pro:sinusový:z roj:s ří avého:napě í 2. Elek ronický:obvo :je:napájen:z rojem:s ejnosměrného:napě í: 5:V :Po:jeho:úpravě:je:nu no: čás :napáje :napě ím: 12:V :Jakou:součás ku:bu e e:po řebova,:poku :nechce e: rekons ruova :půvo ní:napájecí:z roj?:jaký:je:princip:její:činnos i? 3. Jakou:roli:hrají:v ransformá orových:spínaných:z rojích:impulsní: ransformá ory? 4. Nakresle e:schéma:usměrňovače:napě í :Vs up:je:připojen:k sekun árnímu:vinu í: ransformá oru,:usměrňovač:je:v Grae zově:zapojení,:s ejnosměrné:napě í:je:vyhlazeno : Načr ně e:pečlivě:graf:průběhu:výs upního:napě í ve:vz ahu:ke:vs upnímu 5. Elek ronický:obvo :je:napájen:výkonným:z rojem:s ejnosměrného:napě í: 5:V :Jaký:je: princip:obvo u,:k erý:pro:sys ém:zabezpečí:napě í:-5:v,:aniž:by:bylo:nu no:zasáhnou : o: výkonového:z roje? 6. Součás ka:označovaná:jako:dc/dc:měnič:má:ve:svém:popisu:uve eno,:že:je:bezpečně: použi elná:pro:me icínské:aplikace :Co: o:znamená:a:čím:je: oho: osaženo?:nakresle e: blokové:schéma 7. Zvol e:něk eré:zapojení: io ového:usměrňovače:připojeného:k sekun árnímu:vinu í: ransformá oru ::Nakresle e:jeho:schéma:a:průběh:prou u:pro ékajícího: io ou:( io ami),: poku :je:vs upní:napě í:sinusové:a:usměrněné:napě í:je:vyhlazeno:kon enzá orem 8. Nakreslete V-.:charak eris iku:zenerovy: io y:uži é:ve:s abilizačním:obvo u:s výs upním: napě ím:6:v 9. Nakreslete volt-ampérovou charakteristiku Zenerovy diody. V jakém:obvo u:se:zenerova: io a:používá? 10. Jakou:roli:má:Zenerova: io a:ve:s ejnosměrném:z roji?: 11. Nakresle e:s abilizační:obvo :se:zenerovou: io ou:s výs upním:napě ím:6:v 12. Jaký: yp:měniče:je:na:obrázku?:popiš e,:jak:pro éká:prou :při:sepnu ém:a: rozpojeném:spínači:(pře poklá ejme:kla né:napě í:u 1 ) :Jak:vzniká: výs upní:napě í?:jaký:je:vz ah:mezi:napě ím:u 2 a:napě ím:u Jaké:parame ry: io :jsou: ůleži é:v:kons rukci:usměrňovačů? 14. Co:znamená:zkra ka:pwm? 15. Proč:musí:bý :s ejnosměrný:z roj:napě í:izolován:o :elek rovo né:sí ě? 16. Jaký: yp:dc/dc:měniče:je:na:schéma u?:jakou: ho no u:( eore icky):bu e:mí :napě í:u 2,:k yž: bu e:čas:sepnu í:spínače:roven:polovině:perio y: spínacího:cyklu? 17. Nakresle e:s abilizá or:napě í:6v:se Zenerovou diodou. Napě í:nes abilizovaného: s ejnosměrného:z roje:je:u 0 = 10V a odpor R s =100 Jaký:maximální:prou :může:o ebíra : zá ěž,:aby:bylo:napě í:s abilizováno:na:6v?

101 Kapitola 3 1. V:obvo u:na:obrázku:navrhně e:o por:r 2 tak, aby hys ereze:byla:nas avena:na:±2v Nakreslete graf závislos i:výs upního:napě í:u 2 na:napě í:u 0 2. V:obvo u:na:obrázku:navrhně e:o por:r 2 tak, aby hys ereze:byla:nas avena:na:±2v Nakreslete graf závislos i:výs upního:napě í:u 2 na:napě í:u 1 3. V:as abilním:obvo u:na:obrázku:vypočí ej e:kapaci u:c, tak, aby kmi oče :generovaného:signálu:měl:ho no u:200:hz :Výs upní:napě í: kompará oru:u 2 má:rozkmi :±15 V :Nakresle e: o:společného:náčr ku: časový:průběh:napě í:u 2 a u C. 4. V:as abilním:obvo u:na:obrázku: vypočí ej e:kmi oče,:k yž:výs upní: napě í:kompará oru:u 2 má:rozkmi : ±10V :Nakresle e:časový:průběh: napě í:u 2 a u x.

102 5. V:obvo u:as abilního:mul ivibrá oru:na:obrázku:vypočí ej e: kmi oče,:jes liže:kapaci a:c = 20 nf a k yž:výs upní:napě í:kompará oru:má:rozkmi :±12V. Nakreslete časový:průběh:napě í:na:svorkách:kapaci oru Urče e:hys erezi: kompará oru. Nakresle e:průběh:napě í:na:svorkách:kapaci oru: C a vyznač e:měří ka:na:osách. Jaká:je:časová:kons an a:obvo u,: ve k erém:se:nabíjí:kapaci or:c?:(2:bo y)jaká:je: oba:perio y: as abilních:kmi ů?: 6. RC:oscilá or:na:obrázku:generuje:sinusový:signál:s kmi oč em:určeným: Wienovým:členem:RCRC :Wienův:člen:má:ampli u ovou:frekvenční: charakteristiku s maximem:absolu ní:ho no y:přenosu:u bm /u am =1/3 na kmi oč u: RC. Na: om o:kmi oč u:je:fázový:posuv:mezi:u b a u a nulový 1 :Vysvě le e:uspořá ání:obvo u:(zpě novazební:smyčky,:význam:r 1 a R 2 ). 2. Jakou:ho no u:musí:mí :rezis or:r 2,:aby:se:obvo :rozkmi al,:k yž:bu e: R 1 =10k. 7. Jaké:po mínky:jsou:na:vs upu:kompará oru:s:hys erezí:v:okamžiku:překlápění? 8. Jak:jsou:vyjá řeny:po mínky:pro:parame ry:o evřené:zpě novazební:smyčky:v:obvo u: sinusového oscilá oru? 9. V:obvo u:na:obrázku:vypočí ej e:kmi oče,: jes liže:kapaci a:c:=:10:nf:a:k yž:výs upní: napě í kompará oru:má:rozkmi :±10V : Nakresle e:časový:průběh:napě í:na:svorkách: kapacitoru. 10. V:obvo u:na:obrázku:navrhně e:kapaci u:c: ak,:aby: kmitoče :as abilních:kmi ů:byl:150:hz,:k yž:výs upní: napě í:kompará oru:má:rozkmi :±10V :Nakresle e:časový: průběh:napě í:na:svorkách:kapaci oru:c

103 11. C R Generá or: varových:kmi ů:složený:z: in egrá oru:a:kompará oru:s: hys erezí:je:na:obrázku :Vyznač e:ve: schéma u:obvo :kompará oru:a: vypočí ej e:jeho:hys erezi:k yž: R=4k :Jaký: var:a:rozkmi :bu e:mí : časový:průběh:napě í:u i? 12. C R Generá or: varových:kmi ů:složený:z: in egrá oru:a:kompará oru:s: hys erezí:je:na:obrázku :Vyznač e:ve: schéma u:obvo :in egrá oru a vypočí ej e:perio u:generovaného: perio ického:signálu,:k yž:je: hys ereze:kompará oru:±2va: C=100nF? 13. Čím:je:určen:kmi oče :oscilací:v:lc:oscilá oru? 14. Jaké:vlas nos i:má:wienův:člen:na:kmi oč u:určujícím:kmi oče :oscilací: pro:fázovou:a: amplitudovou po mínku?: 15. Jaké:vlas nos i:musí:mí :obvo :pro:s abilizaci:ampli u y:oscilá oru? 16. Pro:RC:oscilá or:na:obrázku:urče e:kmi oče :oscilací:a:ho no u:.: ak,:aby:nasa ily:kmi y 17. Pro:RC:oscilá or:na:obrázku:urče e:ho no u:r: ak,:aby:kmi oče :oscilací:byl:200hz

104 Kapitola 4 1. Jaké:obvo ové:s ruk ury:a:jejich:elek rické:parame ry:charak erizují: echnologické:ro iny: in egrovaných:logických:obvo ů? 2. Jakou:logickou:funkci:vy voří:logický:člen:n.nd:ze: ří:vs upních:logických:proměnných: (uve e: abulku)? 3. Jaký:je:princip:posuvného:regis ru?:nakresle e:schéma 4. Jaký:směr:vzhle em:k:výs upu:má:prou :při:za ěžování:výs upu:logického:členu:v:logické: je ničce:a:jaký:při:za ěžování:v:logické:nule:(pozi ivní:logika)?:naznač e:schéma:měření 5. Jaký:je:vz ah:mezi:poč em:bi ů:a resy:a:poč em:pamě ových:mís :(kapaci ou:pamě i)?: Uve e,:jaké:vs upní:a:výs upní:vo iče:jsou:ve eny:k:pamě ovému:čipu:rom : 6. Jaký:je:fyzikální:princip:uklá ání:informace: o:pamě i:eprom:a:flash?: 7. Jaký:význam:mají:veličiny:na:hranicích:černých:polí:v uve eném: iagramu?:uve e:je no livě:ke: všem:pě i:napě ovým:úrovním 8. Nakresle e:prav ivos ní: abulku:ari me ického:souč u:pro:je en:bi :(s:přenosem:z nižšího: binárního:řá u:a:přenosem: o:vyššího:řá u) 9. Jaký: yp:obvo u:umožňuje:vyslání:osmibi ového:binárního:slova po:sériové:komunikační: lince?:čím:bu e:určena:rychlos :přenosu? 10. Co:způsobí:zvýšení: ak ovací:frekvence:v sys ému:s logickými:in egrovanými:obvo y:cmos? 11. Co:je:plovoucí:hra lo:a:jakou:roli:hraje:plovoucí:hra lo:v pamě ové:buňce:eprom?:jak:je: pamě ová:buňka:vy vořena? 12. Jak:lze:vy voři :klopný:obvo :(regis r: a ):z:hra el:n.nd?:uve e:prav ivos ní: abulku 13. Jaký:je:fyzikální:princip:účinku:plovoucího:hra la,:k eré:používají:pro:záznam:informace: pamě i:eeprom:a:flash? 14. Jaký:fyzikální:princip:používají:pro:uložení: a : ynamické:pamě i:r.m?:čím:je:specifický: provoz DRAM? 15. Jaký: yp:obvo u:umožňuje:vyslání:osmibi ového:binárního:slova:po:sériové:komunikační: lince?:čím:bu e:určena:rychlos :přenosu? 16. Jaký:polovo ičový:elemen : voří:pamě ovou:buňku:ve:s ruk uře:pamě i:eprom? 17. Jak:je:složen:minimální:soubor:logických:funkcí?: 18. Jaký:význam:má:u:logických:obvo ů:označení:"s av:vysoké:impe ance",:co:umožňuje? 19. Kolik:a resových:a: a ových:vo ičů:má:pamě ový:čip:s:kapaci ou:4:kby ů (4096:by ů)? 20. Proč:se:musí:informace:v: ynamické:pamě i:občers vova? 21. Jaký:obvo ový:princip:je:použi :ve:s a ické:pamě i:r.m:a:ve:flash:(usb):pamě i? 22. Proč:je:na:s arších:pamě ech:eprom:skleněné:okénko? 23. Jaké:formy:může:mí :popis:kombinační:logické:funkce? 24. Co:generuje:logický:člen:N.ND:ze: vou:vs upních:logických:funkcí?: 25. Co:popisují: e:morganovy:zákony? 26. Jak:vzniká:"hazar ":v:kombinačním:logickém:obvo u?

105 27. Uve e:příkla :s an ar izovaných:kombinačních:logických:funkcí:pro:s ře ní:hus o u: integrace 28. Jak lze vytvoři :klopný:obvo :z:hra el:n.nd? 29. Jaký:je:roz íl:mezi:regis rem:řízeným:úrovní:a:řízeným:hranou:zapisovacího:impulsu? 30. Jaký:je:princip:posuvného:regis ru,:zákla ní:zapojení? 31. Jaký:je:princip:synchronního:čí ače:impulsů? 32. Čím:se:vyznačuje:asynchronní:čí ač? 33. Proč se:liší:u: ané:ro iny:logických:členů:hranice:napě ových:úrovní:pro:logické:s avy:na: vs upu:a:na:výs upu 34. Nakresle e:principiální:schéma:hra la:n.nd:ve:s ruk uře:cmos 35. Vysvě le e,:proč:má:s ruk ura:cmos:nízké:nároky:na:prou :ze:z roje:napájení,:k y:začne: prou :narůs a,:proč? 36. Zapiš e: o:karnaughovy:mapy:funkci:y Zapiš e:funkci:y:jako:logický:souče :logických:součinů 37. Navrhně e:logický obvod pro násle ující:prav ivos ní: abulku 38. Navrhně e:logický obvod pro násle ující:prav ivos ní: abulku 39. Navrhně e:logický obvod pro násle ující:prav ivos ní: abulku 40. Navrhně e:logický obvod pro násle ující:prav ivos ní: abulku

106 Kapitola 5 1. Jaké:násle ky:by:mělo:nesplnění:po mínek:vzorkovacího: eorému:při: igi alizaci:signálu? 2. Proč:musí:bý :respek ován:vzorkovací: eorém?:co:pře episuje? 3. V:čem:je:půvo :kvan ovací:chyby:při: igi alizaci:spoji ého:signálu? 4. Jaké:principy:lze:upla ni :pro:vygenerování:analogového:signálu:z: igi álních: a, 5. Kolik:různých:napě ových:úrovní:generuje:12bi ový:d/.:převo ník? 6. Jaké:pos upy:aproximace:využívají:aproximační:./d:převo níky? 7. Jaké:jsou:zákla ní: ypy:in egračních:převo níků? 8. Co:znamená:VCO?:Jak:je:využi elný:v: eleme rii?