Binární data. Číslicový systém. Binární data. Klávesnice Snímače polohy, dotykové displeje, myš Digitalizovaná data odvozená z analogového signálu

Transkript

1 5. Obvody pro číslicové zpracování signálů 1

2 Číslicový systém počítač v reálném prostředí Klávesnice Snímače polohy, dotykové displeje, myš Digitalizovaná data odvozená z analogového signálu Binární data Číslicový systém Binární data Digitálně ovládaný displej (znakový, rastrový), signalizační světla Digitálně řízené pohybové mechanizmy krokové motory Digitální data určená pro převod na analogový signál.. 2

3 Bloky pro zpracování analogového signálu na vstupu počítače odvození dat základní údaje analogový signál analogový filtr vzorkovací obvod kvantizér počítač šířka frekvenčního pásma vzorkovací kmitočet počet bitů dat reprezentace čísel 3

4 Vzorkování signálu u2 S u 1 z u 2 t 4

5 Analogový signál musí být jednoznačně reprezentován svými vzorky musí být splněny podmínky jeho rekonstrukce ze vzorků Vzorkovací teorém předepisuje maximální šířku frekvenčního pásma pro spektrální složky analogového signálu. Proto musí být zařazen analogový filtr na vstupu systému f s > 2f sigmax resp. f s > 2 f sig u t 5

6 Sample & Hold obvod, který může zajistit nezbytný čas pro činnost kvantizéru u2 S u 1 C p u 2 t 6

7 Kvantizace a kvantizační chyba měření vzorků s hodnotami reprezentovanými omezeným počtem čísel (zaokrouhlování) ,125 0,25 0,375 0,5 0,625 0,75 0,875 1 (*FS) kvantizační chyba +/- 1/2 LSB LSB 0,125* FS FS (Full Scale) je napět ový rozsah převodníku (rozlišuje F S/2 N 1 napět ových úrovní od nuly, když N je počet bitů reprezentujících analogovou hodnotu) LSB je bit s nejnižší binární váhou (MSB... LSB) 7

8 Binární čísla výstup kvantizéru celá nezáporná čísla (INT), celá čísla se znaménkovým bitem (SIGN), celá čísla v posunutém kódu (OFF) v kódu dvojkových doplňků (2 s) BIN INT SIGN OFF 2 s

9 Bloky pro zpracování digitálního signálu na výstupu počítače generování analogového signálu reprezentovaného binárními daty základní údaje digitální data D/A převodník rekonstrukční filtr analogový signál počet bitů vzorkovací kmitočet průběh frekvenční charakteristiky 9

10 Analogový výstup číslicového systému D/A převodníky jsou zdroje stejnosměrného napětí nebo proudu o velikosti určené číslem na výstupu číslicového systému D/A převodníky můžeme roztřídit do tří skupin, a to na převodníky s odporovým váhováním napětí nebo proudu s kapacitním váhováním náboje s převodem na modulované impulzy a následnou integrací. 10

11 Digitální potenciometry a atenuátory p u 1 A u 2 A u 3 A u n 1 B u n 11

12 D/A převodník s odporovým váhováním proudu Nejpřesněji a nejspolehlivěji se sčítají proudy na virtuálním vstupním zkratu v operační síti s paralelní zápornou zpětnou vazbou realizovanou zpětnovazebním rezistorem. U MSB LSB i k u k 12

13 D/A převodník s váhováním náboje Téměř stejně spolehlivě lze sčítat náboje (tj. integrál časového průběhu proudů po ustálení nabíjecího přechodného děje) v operační síti, v níž je zpětnovazební rezistor nahrazen kapacitorem. s C 2C 4C 8C 16C s 32C LSB MSB u k U 13

14 Převodníky s převodem na modulované impulzy PWM (Pulse Width Modulator) 14

15 Analogový vstup číslicového systému A/D převodníky jsou obvody, které binárním číslem reprezentují změřenou velikost napětí nebo proudu A/D převodníky můžeme roztřídit do dvou skupin, a to na převodníky aproximační integrační 15

16 Hlavní parametry všech analogově-číslicových převodníků rozlišovací schopnost v bitech (resp. počet kvantizačních úrovní, které nabízí binární kód na číslicovém výstupu), diferenciální a integrální nelinearita, plný rozsah vstupní veličiny (FS Full Scale meze zpracovatelných napětí), doba převodu nebo vzorkovací rychlost a jejich přípustné meze. 16

17 Paralelní převodník A/D T řízení U x U EG STB DEK OE 2 N 1 N. EG registr výstupního stavu komparátorů, DEK dekodér pro převod stavu komparátorů na binární kód 17

18 Převodník s postupnou aproximací T zapis U x S A eady D/A vystup (a) T U x MSB eady t (b) (a) Blokové schéma převodníku A/D s postupnou aproximací, (b) časování postupné aproximace 18

19 Integrační převodník A/D s dvojí integrací 19

20 Cyklus dvojí integrace... 0 N c N u k vstup reference nulovani 0 start přepnutí stop N = N c u x U. 20

21 Převodník napětí-frekvence VCO C OZ K u i u y u x t i MO t i t p t U t 21

22 Předpokládejme, že právě došlo k tomu, že monostabilní obvod odstartoval interval t i, po který je sepnut spínač přivádějící na vstup sumačního integrátoru napětí U. Napětí u i dosáhne za dobu t i hodnoty u x + U u y = u i (t i ) = t i > 0. C Po skončení intervalu t i je na vstupu komparátoru kladné napětí u y, které působením napětí u x klesá. Nulové hodnoty dosáhne za čas t p, pro který platí t p = C u y u x. Z uvedených dvou vztahů můžeme odvodit celkovou periodu t i + t p a z ní pak frekvenci impulzů f = 1 t i + t p = u x U t i = u x 1 t i U. Hodnota 1/t i U je konstanta 22

23 Sigma-Delta (Σ ) modulátor C OZ K D Q y u x T f s +U U 23

24 Přepínač přivádí na sčítací vstup integrátoru střídavě kladné a záporné napětí U. Komparátor vyhodnocuje polaritu výstupu integrátoru a nastavuje přepínač tak, aby integrátor polaritu měnil tak, aby výstupní napětí směřovalo k nulel.zabezpečuje tedy, aby se střední náboj v integračním kondenzátoru neustále udržoval blízký k nule, a to vždy společným působením měřeného napětí a jednoho z referenčních napětí. Z hlediska dlouhodobé nábojové bilance můžeme náboj považovat za nulový. Označme si, že po dobu danou k 1 násobkem periody 1/f s se komparátor nabíjí proudem jedné polarity a po dobu danou k 2 násobkem periody 1/f s se nabíjí opačně. Platí tedy Odtud můžeme odvodit u x + U k 1 f s C + k u x U 2 f s C = 0 u x = U k 2 k 1 k 2 + k 1 24

25 Je zřejmé, že např. pro kladné napětí bude vždy k 2 > k 1, třeba pro u x = +0, 1U bude k 2 = 11 a k 1 = 9 a pro u x = 0, 1U bude k 2 = 9 a k 1 = 11. Poměr vyjadřující hodnotu napětí u x jako zlomek U lze vyhodnotit ze vztahu mezi frekvencí impulzů na výstupu součinového hradla a frekvencí f s. Přitom je velmi závažné, že přesnost, s jakou je vstupní napětí změřeno, může být výrazně zvyšována prodlužováním doby vyhodnocování hodnot k 1 a k 2.