Struktura a architektura počítačů (BI-SAP) 12
|
|
|
- Anežka Slavíková
- před 8 lety
- Počet zobrazení:
Transkript
1 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 12 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze Hana Kubátová BI-SAP 12, procesor letní semestr
2 BI-SAP 12: osnova Příklad návrhu výkonné a řídící jednotky Pipelining, RISK procesor Hana Kubátová BI-SAP 12, procesor 2
3 Instrukční cyklus Instruction Fetch čtení instrukce Instruction Decode dekódování instrukce Instruction fetch Operand Fetch Execute Result Store čtení operandu provedení instrukce uložení výsledku Instruction execute Synchron Interrupt? dotaz na přerušení Hana Kubátová BI-SAP 12, procesor 3
4 Jednoduchý procesor von Neumannova typu CPU CU Paměť DB AB D7:D0 A7:A0 ALU Registry CB Sběrnice CPU (procesor) musí obsahovat: ALU... výkonnou jednotku (kombinační obvody) řadič... řídící jednotku (CU - control unit, sekvenční obvod) registry... pro dočasné uchování dat Hana Kubátová BI-SAP 12, procesor 4
5 Příklad návrhu jednoduché výkonné jednotky a jejího řízení Navrhněte číslicový obvod pro násobení dvou čtyřbitových nezáporných čísel včetně řízení výkonná jednotka... sčítačka, obvody pro posuv řadič... generování signálů pro zápis do registrů, posuv a okamžik sčítání registry... pro násobenec, násobitel, dočasný výsledek a celkový výsledek Hana Kubátová BI-SAP 12, procesor 5
6 Násobení včetně řízení!!! Hana Kubátová BI-SAP 12, procesor 6
7 zapiš_a "0" zapiš_b posuv_b MUX lsb lsb zapiš_c1 posuv_c0 Hana Kubátová BI-SAP 12, procesor 7
8 výkonná jednotka... 4 bitová sčítačka, obvody pro posuv... dráty registry... A... 4 bitový pro násobenec s paralelním vstupem B... 4 bitový pro násobitel, posuvný s paralelním vstupem C bitový pro dočasný výsledek s paralelním vstupem C bitový pro celkový výsledek posuvný řadič... generování signálů pro zápis do registrů, posuv a okamžik sčítání... signály ve žlutých boxech Hana Kubátová BI-SAP 12, procesor 8
9 Řadič řízení návrh řadiče... graf přechodů podle funkce podle způsobu zadání vstupů a zobrazení vstupu podle toho, jak se to má realizovat např. programovatelné obvody a stavebnice (HW kit)... LED diody, přepínače, tlačítka problém času - ns x doba stisknutí tlačítka Hana Kubátová BI-SAP 12, procesor 9
10 start... vynulovat C1 a C0 reset=1 zobrazuj výsledek reset=0 zapiš_a zapiš_b posun_b zapiš_c1 posuv_c0 podle použitého HW lze i v jednom taktu-stavu, podle způsobu zadání operandů někdy nutné čekací smyčky a potvrzovací signál, kdy je na vstupu A a kdy B opakuj 4 krát nebo spočítej čítačem posun_b zapiš_c1 posuv_c0 Hana Kubátová BI-SAP 12, procesor 10
11 vylepšení, zrychlení když násobitel je "0", nemusí proběhnout celý cyklus (zde 4 takty) změna HW... test na nulovost registru B změna řadiče... jeho dalším vstupem je "stavový" signál o dílčích výsledcích, stavech, zde signál "zero" Hana Kubátová BI-SAP 12, procesor 11
12 zapiš_a "0" zapiš_b posuv_b MUX A B zero Out lsb lsb zapiš_c1 posuv_c0 Hana Kubátová BI-SAP 12, procesor 12
13 start... vynulovat C1 a C0 reset=1 zero=1 zapiš_a zapiš_b zobrazuj výsledek dokud reset=0 zero=0 posun_b zapiš_c1 posuv_c0 opakuj 4 krát nebo spočítej čítačem posun_b zapiš_c1 posuv_c0 Hana Kubátová BI-SAP 12, procesor 13
14 Další konkrétní úpravy ovládání tlačítek zadání dat zobrazení výsledku podle toho, jak a čím je to realizováno např. na vývojové stavebnici s programovatelným obvodem synchronní číslicový návrh - detekce konce či začátku posloupnosti jedniček či nul Hana Kubátová BI-SAP 12, procesor 14
15 Von Neumannova architektura (SAP1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována lineárně (tzn. jednorozměrně) a je rozdělena na stejně velké buňky, které se adresují celými čísly (zprav. 0, 1, 2, 3,... ). Data ani instrukce nejsou explicitně označeny. Explicitně nejsou označeny ani různé datové typy. Pro reprezentaci dat i instrukcí se používají dvojkové signály. V instrukci zpravidla není uváděna hodnota operandu, ale jeho adresa. Instrukce se provádějí jednotlivě, a to v pořadí, v němž jsou zapsány v paměti, pokud není toto pořadí změněno speciálními instrukcemi (nazývanými skoky). Hana Kubátová BI-SAP 12, procesor 15
16 Von Neumannova architektura (SAP1) Důsledek - podle výpisu paměti nelze poznat, zda jde o instrukce nebo o data (ani o jaká data) je třeba znát kontext Počítač tvoří: hlavní paměť (main memory) procesor: datová část ALU aritmeticko-logická jednotka Registry řídící část Řadič control unit, controller vstupní/výstupní zařízení Hana Kubátová BI-SAP 12, procesor 16
17 Hardwarová architektura počítače (1) Paměť Procesor Řídící část Řadič - Controller Datová část Aritmeticko-logická jednotka - ALU Vstupní/Výstupní zařízení Hana Kubátová BI-SAP 12, procesor 17
18 Řadič procesoru Pracuje podle instrukčního cyklu Řídí činnost všech výkonných jednotek počítače podle instrukcí a jejich kódu, podle instrukčního cyklu Je to sekvenční obvod závisí na sekvenci vstupních (stavových) signálů, které generují výkonné jednotky (ALU, HP - instrukce) a vysílá jim řídící signály Pracuje v nekonečném cyklu řídí zpracování instrukcí Navrhuje se podle instrukčního cyklu a výběru ISA z grafu přechodů vývojového digramu Podle způsobu jeho realizace existuje tzv.obvodový (klasický) řadič a mikroprogramový řadič Hana Kubátová BI-SAP 12, procesor 18
19 AB PC Řízení IR ALU ACC M DB Řízení... které akce mohou/musí proběhnout paralelně? nahraj data do registrů - WPC, WIR, WACC output enable registrů OEPC, OEACC inkrement registru IncPC Výběr operace ALU ADD, SUB, CMP čti zapiš do paměti WM, RM, RESET... PC = 0 Hana Kubátová BI-SAP 12, procesor 19
20 R0...R11 ALU R0 R1 R2 PSW PC SP ZR IR reg W Řadič Paměť Vstup/Výstup Hana Kubátová BI-SAP 12, procesor 20
21 Obecný (Huffmannův) model sekvenčního obvodu Mnoho vstupů - stavových signálů Výstupy řídící signály pro výkonné jednotky Hana Kubátová BI-SAP 12, CLK procesor 21
22 Realizace řadiče jde o sekvenční obvod mnoho vstupů mnoho výstupů Řadič ale v daném taktu (stavu) se uplatní jen málo z nich, tzn. jeden nebo žádný většinou se pokračuje následujícím stavem jde o popis algoritmu -činností v instrukčním cyklu, lze použít vývojový diagram Hana Kubátová BI-SAP 12, procesor 22
23 Čtení instrukce, vývojový diagram Hana Kubátová BI-SAP 12, procesor 23
24 žádost o sběrnici Obsah PC na adresovou sběrnici čekání na platná data z hlavní paměti čtení dat z hlavní paměti a jejich uložení do registru instrukce nastavení obsahu PC na adresu další instrukce +1 nebo Hana Kubátová BI-SAP 12, procesor 24
25 totéž jako graf přechodů PC A PC A Hana Kubátová BI-SAP 12, procesor 25
26 obvodový řadič totéž realizované jako obvodový řadič, v kódu 1zN, tzn. každému stavu Mi odpovídá jeden D-KO PC A PC A Hana Kubátová BI-SAP 12, procesor 26
27 Realizace řadiče Podle způsobu jeho realizace existuje tzv.obvodový (klasický) řadič a mikroprogramový řadič Obvodový řadič návrh klasického sekvenčního obvodu... usnadnění... kód vnitřních stavů 1 z n pak lze návrh provést z vývojových diagramů popisující činnost procesoru při provádění instrukcí podle instrukčního cyklu Mikroprogramový řadič Sekvenční obvod s kombinační částí realizovanou pamětí (nazývá se řídící paměť, paměť mikroprogramů, control memory) Jednotlivé dílčí operace, které se provádějí při zpracování instrukcí jsou uloženy v této paměti a říká se jim mikroinstrukce Soubor mikroinstrukcí tvoří mikroprogram, soubor všech mikroprogramů je mikroprogramové vybavení - firmware Hana Kubátová BI-SAP 12, procesor 27
28 Obecný (Huffmannův) model sekvenčního obvodu Mnoho vstupů - stavových signálů Výstupy řídící signály pro výkonné jednotky Hana Kubátová BI-SAP 12, CLK procesor 28
29 Paměť-ROM Multiplexor řízený z výstupů paměti výběr podmínky stavového signálu D-FF Výstupy řídící signály pro výkonné jednotky Hana Kubátová BI-SAP 12, CLK procesor 29
30 Mikroprogramový řadič Moorův automat CLK Hana Kubátová BI-SAP 12, procesor 30
31 Mikroprogramový řadič jsou možné další úpravy a vylepšení podle souboru instrukcí a výkonných jednotek čítač adres mikroinstrukcí, protože většinou se pokračuje následující např. pro často se opakující části instrukcí zavést možnost podmikroprogramů a HW zásobník jako součást řadiče a čítač taktů s možností přednastavení pro počet opakování cyklů mikroinsrukcí Hana Kubátová BI-SAP 12, procesor 31
32 Soubor všech mikroprogramů, tzn.popisu činností každé instrukce v taktech je mikroprogramové vybavení - firmware Horizonální mikroprogramování - viz Sl.17 dlouhé mikroinstrukce jedna mikroinstrukce v jednom taktu řídící signály součástí mikroinstrukce omezené větvení Vertikální mikroprogramování krátké mikroinstrukce čítač adres mikroinstrukcí jedna mikroinstrukce ve více taktech dekodér pro řídící signály Hana Kubátová BI-SAP 12, procesor 32
33 Řadič program... se skládá z instrukcí instrukce... se provádí ve několika taktech a skládá se z mikroinstrukcí mikroinstrukce... okamžitý stav procesoru skládá se: z řídících signálů pro výkonné jednotky určení následného stavu (kde se bude pokračovat) volby vstupů, které jsou v příštím taktu významné Hana Kubátová BI-SAP 12, procesor 33
34 Optimalizace Jaký má být návrh procesoru, aby pracoval co nejefektivněji? Má mnoho instrukcí nebo minimálně? Jaký má mít řadič? Jak celou činnost zrychlit? Má mít hodně registrů?... Hana Kubátová BI-SAP 12, procesor 34
35 Statistika jaké instrukce Hana Kubátová BI-SAP 12, procesor 35
36 jaké adresní módy Hana Kubátová BI-SAP 12, procesor 36
37 Hana Kubátová BI-SAP 12, procesor 37
38 Proudové zpracování instrukcí pipelining princip výrobního pásu - zpracování instrukce po částech každá jednotka provede část operace jednotky pracují současně Hana Kubátová BI-SAP 12, procesor 38
39 ...pipelining triviální případ - předčítání instrukcí, jedna instrukce se čte, další dekóduje, provádí... v ideálním případě je v každém taktu dokončena jedna instrukce konflikty: datový - potřebná data dosud nejsou uložena skokový - adresu skoku zatím nelze určit řešení... počkat (to nejjednodušší, ale ne jediné),... Hana Kubátová BI-SAP 12, procesor 39
40 Hana Kubátová BI-SAP 12, procesor 40
Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1
Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována
SWI120 ZS 2010/2011. hookey.com/digital/
Principy cpypočítačů počítačů a operačních systémů Číslicové systémy Literatura http://www.play hookey.com/digital/ Digitální počítač Dnes obvykle binární elektronický 2 úrovně napětí, 2 logické hodnoty
Digitální obvody. Doc. Ing. Lukáš Fujcik, Ph.D.
Digitální obvody Doc. Ing. Lukáš Fujcik, Ph.D. Synchronní 3-bitový čítač s KO D, asyn. RST a výstupem MAX Vlastnosti: ) Čítač inkrementuje svůj výstup o 2) Změna výstupu nastává vždy při změně náběžné
Procesor. Procesor FPU ALU. Řadič mikrokód
Procesor Procesor Integrovaný obvod zajišťující funkce CPU Tvoří srdce a mozek celého počítače a do značné míry ovlivňuje výkon celého počítače (čím rychlejší procesor, tím rychlejší počítač) Provádí jednotlivé
1 z 8 27.4.2009 13:04 Test: "TVY_04_SLO_v3" Otázka č. 1 Vstup? obvodu je Odpověď A: hodinový vstup Odpověď B: set Odpověď C: reset Odpověď D: datový vstup Otázka č. 2 Jakou frekvenci naměříme na výstupu
Principy překladačů. Architektury procesorů. Jakub Yaghob
Principy překladačů Architektury procesorů Jakub Yaghob Architektury procesorů Architektura procesoru představuje cílový jazyk Platí pro překladače do kódu konkrétního procesoru Ovlivňuje celý backend
Sekvenční logické obvody
Sekvenční logické obvody 7.přednáška Sekvenční obvod Pokud hodnoty výstupů logického obvodu závisí nejen na okamžitých hodnotách vstupů, ale i na vnitřním stavu obvodu, logický obvod se nazývá sekvenční.
Struktura a architektura počítačů (BI-SAP) 7
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 7 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Architektury CISC a RISC, uplatnění v personálních počítačích
Architektury CISC a RISC, uplatnění v personálních počítačích 1 Cíl přednášky Vysvětlit, jak pracují architektury CISC a RISC, upozornit na rozdíly. Zdůraznit, jak se typické rysy obou typů architektur
PROCESOR. Typy procesorů
PROCESOR Procesor je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Primárním úkolem procesoru je řídit činnost ostatních částí počítače včetně
Procesory, mikroprocesory, procesory na FPGA. 30.1.2013 O. Novák, CIE 11 1
Procesory, mikroprocesory, procesory na FPGA 30.1.2013 O. Novák, CIE 11 1 Od sekvenčních automatů k mikroprocesorům 30.1.2013 O. Novák, CIE 11 2 30.1.2013 O. Novák, CIE 11 3 Architektura počítačů Von Neumannovská,
Další aspekty architektur CISC a RISC Aktuálnost obsahu registru
Cíl přednášky: Vysvětlit principy práce s registry v architekturách RISC a CISC, upozornit na rozdíly. Vysvětlit možnosti využívání sad registrů. Zabývat se principy využívanými v procesorech Intel. Zabývat
Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus
Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná
Využití ICT pro rozvoj klíčových kompetencí CZ.1.07/1.5.00/34.0448
Střední odborná škola elektrotechnická, Centrum odborné přípravy Zvolenovská 537, Hluboká nad Vltavou Využití ICT pro rozvoj klíčových kompetencí CZ.1.07/1.5.00/34.0448 CZ.1.07/1.5.00/34.0448 1 Číslo projektu
Čítače e a časovače. v MCU. Čítače a časovače MCU. Obsah
Čítače e a časovače v MCU K.D. - přednášky 1 Obsah Režim čítač Režim časovač Rozšíření funkce čítače/časovače Automatické plnění Funkce compare Funkce capture Funkce PWM Dekódování signálu inkrementálních
Principy počítačů a operačních systémů
Principy počítačů a operačních systémů Architektura a implementace zjednodušeného procesoru MIPS Zimní semestr 2011/2012 Architektura procesoru MIPS (1) Registry 32 obecných 32-bitových registrů (general-purpose)
Popis a funkce klávesnice Gama originální anglický manuál je nedílnou součástí tohoto českého překladu
Popis a funkce klávesnice Gama originální anglický manuál je nedílnou součástí tohoto českého překladu Klávesnice Gama používá nejnovější mikroprocesorovou technologii k otevírání dveří, ovládání zabezpečovacích
Architektura počítače
Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích
Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2
Základy informatiky 2. Přednáška HW Lenka Carr Motyčková February 22, 2011 Základy informatiky 1 February 22, 2011 Základy informatiky 2 February 22, 2011 Základy informatiky 3 February 22, 2011 Základy
Vítězslav Bártl. březen 2013
VY_32_INOVACE_VB07_K Jméno autora výukového materiálu Datum (období), ve kterém byl VM vytvořen Ročník, pro který je VM určen Vzdělávací oblast, vzdělávací obor, tematický okruh, téma Anotace Vítězslav
Základní typy procesorů, principy zřetězeného zpracování, plnění fronty instrukcí.
Radek Nakoukal NAK010 Základní typy procesorů, principy zřetězeného zpracování, plnění fronty instrukcí. Zdroj: http://radovan.bloger.cz/risc---cisc-procesory Základní typy procesorů V dnešní době se dělí
Struktura a architektura počítačů (BI-SAP) 4
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 4 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
řadič počítače část(jednotka) počítače/procesoru,
C. Řadiče úvod základní cyklus počítače(1) provádění některých operací přerušení základní cyklus počítače(2) řízení vlastnířadič mikroprogramovaný řadič horizontální horizontální/ vertikální klasický řadič
Struktura a architektura počítačů
Struktura a architektura počítačů Alfanumerické kódy Řadič procesoru CISC, RISC Pipelining České vysoké učení technické Fakulta elektrotechnická Ver 1.20 J. Zděnek 2014 Alfanumerické kódy Kódování zobrazitelných
Pohled do nitra mikroprocesoru Josef Horálek
Pohled do nitra mikroprocesoru Josef Horálek Z čeho vycházíme = Vycházíme z Von Neumannovy architektury = Celý počítač se tak skládá z pěti koncepčních bloků: = Operační paměť = Programový řadič = Aritmeticko-logická
Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
Sběrnicová struktura PC Interní počítačové paměti PC
Informační systémy 2 Obsah: Sběrnicová struktura PC Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 04 Informační systémy 2 Zemřel otec e-mailu 2 Aplikace
Architektura procesorů PC shrnutí pojmů
Architektura procesorů PC shrnutí pojmů 1 Co je to superskalární architektura? Minimálně dvě fronty instrukcí. Provádění instrukcí je možné iniciovat současně, instrukce se pak provádějí paralelně. Realizovatelné
V 70. letech výzkumy četnosti výskytu instrukcí ukázaly, že programátoři a
1 Počítače CISC a RISC V dnešní době se ustálilo dělení počítačů do dvou základních kategorií podle typu použitého procesoru: CISC - počítač se složitým souborem instrukcí (Complex Instruction Set Computer)
APSLAN. Komunikační převodník APS mini Plus <-> Ethernet nebo WIEGAND -> Ethernet. Uživatelský manuál
APSLAN Komunikační převodník APS mini Plus Ethernet nebo WIEGAND -> Ethernet Uživatelský manuál 2004 2014, TECHFASS s.r.o., Věštínská 1611/19, 153 00 Praha 5, www.techfass.cz, techfass@techfass.cz
Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).
Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis
Struktura a architektura počítačů (BI-SAP) 1
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 1 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
Sekvenční logické obvody
Sekvenční logické obvody Sekvenční logické obvody - úvod Sledujme chování jednoduchého logického obvodu se zpětnou vazbou Sekvenční obvody - paměťové členy, klopné obvody flip-flop Asynchronní klopné obvody
PAVIRO Zesilovač PVA-2P500
PAVIRO Zesilovač PVA-2P500 1 PAVIRO PAVIRO zesilovač PVA-2P500. 2 Základní popis PVA-2P500 je 19 zařízení s velikostí 2HU 2-kanálový třídy D zesilovač s galvanicky oddělenými výstupy pro reproduktory (100V
M - Rovnice - lineární a s absolutní hodnotou
Rovnice a jejich ekvivalentní úpravy Co je rovnice Rovnice je matematický zápis rovnosti dvou výrazů. př.: x + 5 = 7x - M - Rovnice - lineární a s absolutní hodnotou Písmeno zapsané v rovnici nazýváme
Kubatova 19.4.2007 Y36SAP 8. Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR. 2007-Kubátová Y36SAP-strojový kód 1
Y36SAP 8 Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR 2007-Kubátová Y36SAP-strojový kód 1 Architektura souboru instrukcí, ISA - Instruction Set Architecture Vysoká Architektura
Principy činnosti sběrnic
Cíl přednášky: Ukázat, jak se vyvíjely architektury počítačů v souvislosti s architekturami sběrnic. Zařadit konkrétní typy sběrnic do vývojových etap výpočetních systémů. Ukázat, jak jsou tyto principy
Úvod do architektur personálních počítačů
Úvod do architektur personálních počítačů 1 Cíl přednášky Popsat principy proudového zpracování informace. Popsat principy zřetězeného zpracování instrukcí. Zabývat se způsoby uplatnění tohoto principu
Provádění instrukcí. procesorem. Základní model
procesorem 1 Základní model Kód programu (instrukce) a data jsou uloženy ve vnější paměti. Procesor musí nejprve z paměti přečíst instrukci. Při provedení instrukce podle potřeby čte nebo zapisuje data
Číselné soustavy Ing. M. Kotlíková, Ing. A. Netrvalová Strana 1 (celkem 7) Číselné soustavy
Číselné soustavy Ing. M. Kotlíková, Ing. A. Netrvalová Strana (celkem 7) Polyadické - zobrazené mnohočlenem desítková soustava 3 2 532 = 5 + 3 + 2 + Číselné soustavy Číslice tvořící zápis čísla jsou vlastně
Pingpongový míček. Petr Školník, Michal Menkina. TECHNICKÁ UNIVERZITA V LIBERCI Fakulta mechatroniky, informatiky a mezioborových studií
Petr Školník, Michal Menkina TECHNICKÁ UNIVERZITA V LIBERCI Fakulta mechatroniky, informatiky a mezioborových studií Tento materiál vznikl v rámci projektu ESF CZ.1.7/../7.47, který je spolufinancován
9. A/Č převodník s postupnou aproximací. Použití logického analyzátoru
9. A/Č převodník s postupnou aproximací. 1/4 9. A/Č převodník s postupnou aproximací. Použití logického analyzátoru Úkol měření a) Prostudujte popis A/Č převodníku s postupnou aproximací WSH 570 a nakreslete
Princip funkce počítače
Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování
Střední průmyslová škola strojnická Olomouc, tř.17. listopadu 49
Střední průmyslová škola strojnická Olomouc, tř.17. listopadu 49 Výukový materiál zpracovaný v rámci projektu Výuka moderně Registrační číslo projektu: CZ.1.07/1.5.00/34.0205 Šablona: III/2 Informační
Technické prostředky počítačové techniky
Počítač - stroj, který podle předem připravených instrukcí zpracovává data Základní části: centrální procesorová jednotka (schopná řídit se posloupností instrukcí a ovládat další části počítače) zařízení
Převodník DL232. Návod pro instalaci. Docházkový systém ACS-line. popis DL232.doc - strana 1 (celkem 5) Copyright 2013 ESTELAR
Převodník DL232 Docházkový systém ACS-line Návod pro instalaci popis DL232.doc - strana 1 (celkem 5) Popis funkce Modul DL232 slouží jako převodník datové sběrnice systému ACS-line (RS485) na signály normovaného
Struktura a architektura počítačů (BI-SAP) 11
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 11 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
ŘÍZENÍ FYZIKÁLNÍHO PROCESU POČÍTAČEM
VYSOKÁ ŠKOLA CHEMICKO-TECHNOLOGICKÁ V PRAZE FAKULTA CHEMICKO-INŽENÝRSKÁ Ústav počítačové a řídicí techniky MODULÁRNÍ LABORATOŘE ŘÍZENÍ FYZIKÁLNÍHO PROCESU POČÍTAČEM Programování systému PCT40 v LabVIEW
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE. Fakulta elektrotechnická POČÍTAČE PRO ŘÍZENÍ. Doc. Ing. Jiří Bayer, CSc Ing. Pavel Píša Ing.
ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická POČÍTAČE PRO ŘÍZENÍ Doc. Ing. Jiří Bayer, CSc Ing. Pavel Píša Ing. Zdeněk Šebek 2004 sylaby a slajdy přednášek 1 POČÍTAČE PRO ŘÍZENÍ Program
Kvantové počítače algoritmy (RSA a faktorizace čísla) http://marble.matfyz.cz
Kvantové počítače algoritmy (RSA a faktorizace čísla) http://marble.matfyz.cz 14. 4. 2004 1. Algoritmus RSA Asymetrické šifrování. Existuje dvojice tajného a veřejného klíče, takže není nutné předat klíč
Struktura a architektura počítačů (BI-SAP) 10
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 10 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
PROTOKOL O LABORATORNÍM CVIČENÍ
STŘEDNÍ PRŮMYSLOVÁ ŠKOLA V ČESKÝCH BUDĚJOVICÍCH, DUKELSKÁ 13 PROTOKOL O LABORATORNÍM CVIČENÍ Provedl: Jan Kotalík Datum: 3.1. 2010 Číslo: Kontroloval/a Datum: 1. ÚLOHA: Návrh paměti Pořadové číslo žáka:
Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy
Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
Toto je ukázková (zkrácená) verze montážního návodu. Heslo k odemknutí plné verze návodu obdržíte při doručení zboží.
ŘÍDÍCÍ JEDNOTKA A01 NÁVOD K ZAPOJENÍ Toto je ukázková (zkrácená) verze montážního návodu. Heslo k odemknutí plné verze návodu obdržíte při doručení zboží. http://www.europohony.cz 1 ŘÍDÍCÍ JEDNOTKA A01
Von Neumannovo schema počítače
Název školy: Střední odborná škola stavební Karlovy Vary Sabinovo náměstí 16, 360 09 Karlovy Vary Autor: Ing. Hana Šmídová Název materiálu: VY_32_INOVACE_10_NEUMANN_S1 Číslo projektu: CZ 1.07/1.5.00/34.1077
Testování jednotky ALU a aplikace metody FMEA
Testování jednotky ALU a aplikace metody FMEA Bc. Jiří Sobotka, Vysoké Učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, Ústav telekomunikací, Purkyňova 118, 612 00 Brno, Česká
Architektura počítačů
Architektura počítačů Procesor V přednášce byly použity (se souhlasem vydavatelství) obrázky z knihy Paterson, D., Henessy, V.: Computer Organization and Design, The HW/SW Interface. Elsevier, ISBN: 978-0-12-370606-5
2.4.11 Nerovnice s absolutní hodnotou
.. Nerovnice s absolutní hodnotou Předpoklady: 06, 09, 0 Pedagogická poznámka: Hlavním záměrem hodiny je, aby si studenti uvědomili, že se neučí nic nového. Pouze používají věci, které dávno znají, na
Petr Havíček HAV319. Rodina procesorů Intel Nehalem (historie a vývoj)
Petr Havíček HAV319 Rodina procesorů Intel Nehalem (historie a vývoj) Úvod Nehalem je označení pro novou mikroarchitekturu procesorů od společnosti Intel. Je následníkem architektury Intel Core. První
Y36SAP http://service.felk.cvut.cz/courses/y36sap/
Y36SAP http://service.felk.cvut.cz/courses/y36sap/ Úvod Návrhový proces Architektura počítače 2007-Kubátová Y36SAP-Úvod 1 Struktura předmětu Číslicový počítač, struktura, jednotky a jejich propojení. Logické
JAK PŘIDAT UŽIVATELE PRO ADMINISTRÁTORY
JAK PŘIDAT UŽIVATELE PRO ADMINISTRÁTORY Po vytvoření nové společnosti je potřeba vytvořit nové uživatele. Tato volba je dostupná pouze pro administrátory uživatele TM s administrátorskými právy. Tento
Architektury počítačů a procesorů
Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní
Část 1 ZÁKLADNÍ RYSY VÝPOČETNÍ PROSTŘEDKŮ DOSTUPNÝCH NA IT4INNOVATIONS
Část 1 ZÁKLADNÍ RYSY VÝPOČETNÍ PROSTŘEDKŮ DOSTUPNÝCH NA IT4INNOVATIONS Maximální výkonnost CPU Maximální výkonnost CPU je dána výrazem P max =cores*k*f, kde: cores je počet jader v CPU, k je počet FP instrukcí,
Inovace výuky prostřednictvím ICT v SPŠ Zlín, CZ.1.07/1.5.00/34.0333 Vzdělávání v informačních a komunikačních technologií
VY_32_INOVACE_31_02 Škola Střední průmyslová škola Zlín Název projektu, reg. č. Vzdělávací oblast Vzdělávací obor Tematický okruh Téma Tematická oblast Název Autor Vytvořeno, pro obor, ročník Inovace výuky
( ) 2.4.4 Kreslení grafů funkcí metodou dělení definičního oboru I. Předpoklady: 2401, 2208
.. Kreslení grafů funkcí metodou dělení definičního oboru I Předpoklady: 01, 08 Opakování: Pokud jsme při řešení nerovnic potřebovali vynásobit nerovnici výrazem, nemohli jsme postupovat pro všechna čísla
Kvadratické rovnice pro učební obory
Variace 1 Kvadratické rovnice pro učební obory Autor: Mgr. Jaromír JUŘEK Kopírování a jkaékoliv další využití výukového materiálu je povoleno pouze s uvedením odkazu na www.jarjurek.cz. 1. Kvadratické
Hardwarová realizace konečných automatů
BI-AAG - Automaty a gramatiky Katedra teoretické informatiky ČVUT FIT 11.1.21 Co potřebujeme Úvod Potřebujeme: zakódovat vstupní abecedu, zakódovat stavy automatu, pamatovat si současný stav, realizovat
Pozice sběrnice v počítači
SBĚRNICE - souhrn Pozice sběrnice v počítači Systémová sběrnice nebo vstup/výstupní sběrnice. Systémová sběrnice komunikace mezi procesorem a ostatními komponentami počítače Operace: zápis/čtení do/z registru,
Pravidla pro publicitu v rámci Operačního programu Doprava
Pravidla pro publicitu v rámci Operačního programu Doprava Prioritní osa 7 -Technická pomoc Praha - prosinec 2010 Verze 1.0 Ministerstvo dopravy www.opd.cz OBSAH Úvod...3 Obecná pravidla...4 Legislativní
KIV/ZI Základy informatiky. MS Excel maticové funkce a souhrny
KIV/ZI Základy informatiky MS Excel maticové funkce a souhrny cvičící: Michal Nykl zimní semestr 2012 MS Excel matice (úvod) Vektor: (1D) v = [1, 2, 3, 5, 8, 13] Např.: matice sousednosti Matice: (2D)
Operační systém teoreticky
Přednášky o výpočetní technice Operační systém teoreticky Adam Dominec 2010 Rozvržení Operační systém Uživatelské účty Správa RAM Plánování procesů Knihovny Okna Správa zařízení Rozvržení Operační systém
Od logických obvodů k procesorům. INP 2008 FIT VUT v Brně
Od logických obvodů k procesorům INP 2008 FIT VUT v Brně Dvě základní implementace algoritmu aplikačně-specifický číslicový obvod (HW) výhody: optimální využití technických prostředků (optimalizace rychlosti,
První přihlášení a první kroky po přihlášení do Registru zdravotnických prostředků pro již ohlášenou osobu
První přihlášení a první kroky po přihlášení do Registru zdravotnických prostředků pro již ohlášenou osobu Podle tohoto návodu postupujte tehdy, pokud jste osoba zacházející se zdravotnickými prostředky,
Virtuální přístroje. Použití grafického programování v LabVIEW. Ing. Pavel Mlejnek
Virtuální přístroje Použití grafického programování v LabVIEW Ing. Pavel Mlejnek mlejnp1@fel.cvut.cz Grafické programování LabVIEW Základní informace Principy grafického programování Vývojové prostředí
Sada 2 - MS Office, Excel
S třední škola stavební Jihlava Sada 2 - MS Office, Excel 03. Úvod do Excelu 2007. Vkládání dat, vzorce Digitální učební materiál projektu: SŠS Jihlava šablony registrační číslo projektu:cz.1.09/1.5.00/34.0284
Signály Mgr. Josef Horálek
Signály Mgr. Josef Horálek Signály = Jedná se o nejstarší metody komunikace mezi procesem a jádrem, a mezi samotnými procesy. = Princip: = Prosec vykonává určitou činnost přijde mu signál přeruší původní
Programovatelné logické obvody
Programovatelné logické obvody Úlohy k řešení 1) Klopný obvod D jako dělič kmitočtu Realizujte obvod pro dělení kmitočtu koeficienty 2, 4, 8 pomocí klopného obvodu typu D. Jako vstupní signál použijte
1. Programování PLC. Programovatelné automaty II - 1 -
Programovatelné automaty II - 1-1. Programování PLC Centrální jednotka Poskytuje programovatelnému automatu inteligenci. Realizuje soubor instrukcí a systémových služeb, zajišťuje i základní komunikační
Poznámky k verzi. Scania Diagnos & Programmer 3, verze 2.27
cs-cz Poznámky k verzi Scania Diagnos & Programmer 3, verze 2.27 Verze 2.27 nahrazuje verzi 2.26 programu Scania Diagnos & Programmer 3 a podporuje systémy ve vozidlech řady P, G, R a T a řady F, K a N
MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY. Systémová struktura počítače
MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY Systémová struktura počítače Řízení běhu programu České vysoké učení technické Fakulta elektrotechnická A1B14MIS Mikroprocesory pro výkonové systémy 05 Ver.1.20 J. Zděnek,
DUM 10 téma: Stavová tabulka výklad
DUM 10 téma: Stavová tabulka výklad ze sady: 01 Logické obvody ze šablony: 01 Automatizační technika I Určeno pro 3. ročník vzdělávací obor: 26-41-M/01 Elektrotechnika ŠVP automatizační technika Vzdělávací
Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.
Systémov mová sběrnice 1 Sběrnicová architektura Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Single master jeden procesor na sběrnici, Multi master více
Paralelní systémy. SIMD jeden tok instrukcí + více toků dat jedním programem je zpracováváno více různých souborů dat
Paralelní systémy Paralelním systémem rozumíme takový systém, který paralelně zpracovává více samostatných úloh nebo zpracování určité úlohy automaticky rozdělí do menších částí a paralelně je zpracovává.
Alfanumerické displeje
Alfanumerické displeje Alfanumerické displeje jsou schopné zobrazovat pouze alfanumerické údaje (tj. písmena, číslice) a případně jednoduché grafické symboly definované v základním rastru znaků. Výhoda
Rozhraní mikrořadiče, SPI, IIC bus,..
Rozhraní mikrořadiče, SPI, IIC bus,.. Přednáška A3B38MMP 2012 kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2012, J.Fischer, kat. měření, ČVUT - FEL, Praha 1 Rozhraní SPI Rozhraní SPI ( Serial Peripheral
Kubatova Y36SAP 9. Strojový kód ISA architektura souboru instrukcí střadačově, zásobníkově orientovaná, GPR Kubátová Y36SAP-ISA 1
Y36SAP 9 Strojový kód ISA architektura souboru instrukcí střadačově, zásobníkově orientovaná, GPR 2007-Kubátová Y36SAP-ISA 1 Architektura souboru instrukcí, ISA - Instruction Set Architecture Vysoká Architektura
LDo paměti přijímače může být zapsáno maximálně 256 kódů vysílačů. Tyto není PŘIJÍMAČ SMXI. Popis výrobku
Návod SMXI PŘIJÍMAČ SMXI Popis výrobku Součástí řídícíjednotkyjerádiovýpřijímač dálkovéhoovládánípracujícíhonaprincipu plovoucího kódu, náležící k sérii FLOR avery firmy NICE. Charakteristické na této
Studijní informační systém. Nápověda pro vyučující 2 Práce s rozvrhem a předměty
Studijní informační systém Nápověda pro vyučující 2 Práce s rozvrhem a předměty Vyučující a tajemníci (osoby s tajemnickou rolí pro SIS) mají možnost v období elektronického zápisu upravovat zápis studentů
BI-JPO. (Jednotky počítače) B. Sčítáníaodčítání
BI-JPO (Jednotky počítače) B. Sčítáníaodčítání c doc. Ing. Alois Pluháček, CSc. 2010 Katedra číslicového návrhu Fakulta informačních technologií České vysoké učení technické v Praze Evropský sociální fond
Vážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího
Struktura a architektura počítačů (BI-SAP) 3
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 3 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
4-1 4. Přednáška. Strojový kód a data. 4. Přednáška ISA. 2004-2007 J. Buček, R. Lórencz
4-4. Přednáška 4. Přednáška ISA J. Buček, R. Lórencz 24-27 J. Buček, R. Lórencz 4-2 4. Přednáška Obsah přednášky Násobení a dělení v počítači Základní cyklus počítače Charakteristika třech základní typů
Novinky v programu Účtárna 2.09
Novinky v programu Účtárna 2.09 Podpora pro Kontrolní hlášení Popis: Program obsahuje podporu pro plátce DPH, pro něž platí od 1.1.2016 nová legislativní povinnost Kontrolní hlášení. V knihách prvotních
Diktafon s aktivací hlasem
Diktafon s aktivací hlasem Návod k obsluze Hlavní výhody Dlouhá výdrž baterie Kvalitní zvuk Snadné ovládání www.spyobchod.cz Stránka 1 1. Popis produktu 2. Nahrávání Přístroj zapneme páčkou (8) OFF/ON.
Operační systémy. Přednáška 8: Správa paměti II
Operační systémy Přednáška 8: Správa paměti II 1 Jednoduché stránkování Hlavní paměť rozdělená na malé úseky stejné velikosti (např. 4kB) nazývané rámce (frames). Program rozdělen na malé úseky stejné
CERTIFIKOVANÉ TESTOVÁNÍ (CT) Výběrové šetření výsledků žáků 2014
(CT) Výběrové šetření výsledků žáků 2014 Uživatelská příručka pro přípravu školy Verze 1 Obsah 1 ÚVOD... 3 1.1 Kde hledat další informace... 3 1.2 Posloupnost kroků... 3 2 KROK 1 KONTROLA PROVEDENÍ POINSTALAČNÍCH
Hardware - komponenty počítačů Von Neumannova koncepce počítače. Von Neumannova koncepce počítače
V roce 1945 vystoupil na přednášce v USA matematik John von Neumann a představil architekturu samočinného univerzálního počítače (von Neumannova koncepce/schéma/architektura). Základy této koncepce se
Aktualizace mapových podkladů v zařízení Garmin
Ujistěte se že máte připojeno Vaše zařízení Garmin k počítači dříve než začnete postupovat podle tohoto návodu. Zadejte uživatelské jméno a heslo. Klikněte na přihlášení Kliněte na správa map a stahování
Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto
Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Jana