Struktura a architektura počítačů (BI-SAP) 3

Rozměr: px

Začít zobrazení ze stránky:

Download "Struktura a architektura počítačů (BI-SAP) 3"

Karolína Vlčková
před 7 lety
Počet zobrazení:

1 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 3 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze letní semestr

2 BI-SAP 3: osnova Logické obvody sekvenční Formy popisu Příklady návrhu 2

3 Kombinační x sekvenční obvody Kombinační vystup je dán kombinací vstupů, nezáleží na čase Sekvenční výstup závisí na posloupnosti (sekvenci) hodnot na vstupech, realizuje se tzv. zpětnou vazbou Vše lze matematicky popsat Logická funkce f (Booleova algebra) Konečný automat FSM (Finite State Machine) 3

4 Kombinační funkce Kombinační funkce: out k = f(i 1, i 2, i 3, i p ), k=1,2,,m i 1 i 2 i 3 i p f out 1 out 2 out m 4

5 Sekvenční chování Sekvenční logický obvod?? X(t-i)... X(t-1) X(t) Y(t) = f(x(t), X(t-1),..., X(t-i)) 5

6 Obecný (Huffmannův) model sekvenčního obvodu X i Y j Q k Sekvenční obvod CLK 6

7 X Y Sekvenční logický obvod konečný automat - FSM Množina možných kombinací hodnot vstupních proměnných KA; př: 3 vstup. prom. => X obs. 2 3 =8 možných kombinací Množina možných kombinací výstupních hodnot KA Q Q 0 Množina možných kombinací hodnot vnitřních proměnných KA (množina stavů) δ λ Počáteční stav (kombinace hodnot vnitřních proměnných KA v počátečním stavu) Stavově přechodová funkce: δ : X x Q Q definuje příští stav KA Výstupní funkce: λ : a) X x Q Y typ Mealy b) Q Y typ Moore 7

8 Moore: state-based X Komb 1 FF Komb 2 Y Q Mealy: input-based X Komb 1 FF Komb 2 Y Q 8

9 Postup návrhu sekvenčního obvodu 1. Slovní popis 2. Graf přechodů 3. Tabulky přechodů a výstupů 4. Zakódování vstupů, výstupů a vnitřních stavů 5. (Zakódované tabulky přechodů a výstupů) 6. Minimalizace výrazů pro budící vstupy vybraného typu klopných obvodů (mapy) 7. Minimalizace výrazů pro výstupní funkce 8. Realizace z (předepsaného typu) hradel 9. Výpočet hodinové frekvence 9

10 Graf přechodů (STG) Uzly: vnitřní stavy Hrany: ohodnoceny vstupem a výstupem v daném stavu, pro automat Moora jen vstupem, výstup je přiřazen ke stavu Vnitřní stav Vstup/výstup vstupní symbol /výstupní symbol Čím více vstupů, tím větší větvení grafu Symb. název Podle zadání může být vše (i vstupy a výstupy) v symbolické formě. 10

11 Čítač M3 modulo 3 Typ Moore Reakce na vstup viditelná až při přechodu do dalšího stavu vstup čítače výstupy čítače vstup čítače výstupy čítače zakódovaný vnitřní stav čítače Typ Mealy Reakce na vstup viditelná ihned Obecně různé zakódovaný vnitřní stav čítače 11

12 Příklad 1 Navrhněte SSO se dvěma vstupy a, z a jedním výstupem b, který bude převádět sériově vstupující binární číslo A v doplňkovém kódu na číslo B opačné k A. A vstupuje nejnižším řádem napřed, z indikuje začátek čísla A. (jestliže je z=1, na vstupu je nejnižší řád A). Poznámka: automat není iniciální 12

13 Řešení a A= A = B= z Sériový převodník na opačné číslo v doplňkovém kódu b 13

14 Graf přechodů A opisuj B invertuj Mealy nebo Moore??? 14

15 Tabulka přechodů a výstupů az Q next A A A B B B B A B B b A B

16 Kódování vnitřních stavů (vstupy a výstup už zakódované jsou) Q next A A A B B B B A B B b A B stavy pro rozlišení stačí 2 bity, např. A 0, B 1 Q next

17 Realizace pomocí hradel a klopných obvodů. Q next Co je klopný obvod??? b

18 Klopné obvody - asynchronní = Klasické zapojení asynchronního R-S klopného obvodu RS Q Y !!! ?? - závisí na předchozím stavu 18

19 Klopné obvody - asynchronní Podobné chování má obvod složený z hradel NAND: Jde o asynchronní R-S klopný obvod s inverzními vstupy, pamatuje při vstupech 11 a při kombinaci 00 závisí na předchozím stavu, 0 na S nastavuje Q do 1. 19

20 Klopné obvody - úrovňové Výhodnější použití 4 NAND 20

21 Zakázaný stav

22 Zakázaný stav ? ? 0 22

23 Klopné obvody hranové (Master Slave) 23

24 ... použití D - klopných obvodů D Q(next) 0 0 Q(next) = D 1 1 Q Q(next) D

25 Rozdíl v chování hladinového a hranového D-KO Poznámka: Klopný, též někdy paměťový obvod, angl. často jen latch nebo FF 25

26 Příklad 2 Navrhněte SSO s jedním vstupem x a jedním výstupem y, který bude detekovat zda jsou v tříbitových vstupních posloupnostech binární čísla 4 nebo 5. Počáteční podmínky na vstupu je nejnižší řád prvního tříbitového čísla. Poznámka1: automat je iniciální 26

27 Graf přechodů 1/0 0/0 2 A 1/0 0/0 1/1 0/0 2 B 1/0 0/0 2 C D 27

28 Další postup 2. Z grafu tabulky pro přechodovou a výstupní funkci 3. Kódování a zakódované tabulky 4. mapy, 5. minimalizace 6. budící funkce pro vstupy klopných obvodů a pro výstupy 7. realizace 8. časování výpočet maximální hodinové frekvence 28

29 2. Tabulka přechodů a výstupů 3. Zakódování vnitřních stavů, např.: 4. X b a A B B 0 0 A 0 0 B D C 0 0 B 0 1 C A A 0 0 C 1 1 D A A 0 1 D D a = ab + bx a b b a X D b = ab X Zakódovaná tabulka přechodů a výstupů Y = abx a b 29

30 Schema podle funkcí: D a = ab + bx D b = ab Y = abx X a b a b b a Y CLK 30

31 časování výpočet maximální Záleží na: Technologii Typu hradel Počtu vstupů hodinové frekvence Větvení Klopných obvodech (v podstatě nyní jen D- KO) Délce spojů (vodičů) Návrhové systémy 31

32 Na dalších snímcích: Tabulka 1: knihovna základních hradel Tabulka 2: standardní logická hradla s více vstupy Popis tabulky (technologie CMOS): Název hradla grafický symbol funkce Cena (počet transistorů) Zpoždění normalizované (ns) 32

33 33

34 34

35 Časování klopného obvodu Clk D Q Setup Hold D Don t Care Don t Care Q Unknown Clock-to-Q Předstih (Setup Time): vstup musí být stabilní (ustálený) PŘED aktivní hodinovou hranou Přesah (Hold Time): vstup musí zůstat stabilní (ustálený) PO aktivní hodinové hraně Zpoždění klopného obvodu (Clock-to-Q time): doba mezi přechodem aktuálních dat z D na Q odvozená od aktivní hrany hodin 35

36 Maximální hodinová frekvence Clk Combination Logic Všechny klopné obvody jsou řízeny stejnou hodinovou frekvencí Kombinační logické bloky: Vstupy jsou aktualizovány při každém taktu Všechny výstupy kombinační části musí být stabilní (nastaveny na správnou hodnotu) před dalším taktem 36

37 Kritická cesta Wx-y Wf-y Wx-f Wf-f CLK 37

38 Hodinová frekvence=1/maxwi-j Wx-f : ze vstupu X na vstup KO, zpoždění na hradlech + nestabilita vstupů + předstih Wf-y : výstup KO výstup Y, zpoždění na hradlech + zpoždění KO + požadavek na stabilitu výstupu Wx-y : ze vstupu X na výstup Y, zpoždění na hradlech + nestabilita vstupů + požadavek na stabilitu výstupu Wf-f : mezi dvěma KO, zpoždění na hradlech + předstih + zpoždění KO (Clock-to-Q) 38

39 Schema z příkladu 2 X a b a b b a Y CLK 39

40 X a 1 1 b 1,4 1,4 1+3 a 1,4 b a 1,4 1, b Y Wx-f = 2,8 + 1 Wf-y = 3 + 3,8 Wx-y = 2,8 Wf-f = ,8 f max = 1/7,8ns = 128 MHz CLK Clock-to-Q =3 Setup = 1 40

41 Mealy Moore Uzly grafu, do něhož vstupují hrany ohodnocené stejným výstupním symbolem ponecháme Každý uzel, který nemá uvedenou vlastnost nahradíme tolika uzly, kolika výstupními symboly jsou ohodnoceny hrany do něho vstupující Připojíme vstupní a výstupní hrany, uzly ohodnotíme příslušnými výstupními symboly 41

42 Příklad: Mealy Moore 1/0 0/0 2 2 A B 1/0 0/0 1/0 0/0 1/1 0/0 2 0,1 A 0 /0 A 1 /1 0,1 2 2 B/ ,1 1 C D C/0 D/0 Poznámka: indikace správné posloupnosti bude opožděná 0 42

43 Moore Mealy Nejlépe z tabulky přechodů a výstupů jde jen o přiřazení výstupu podle následného stavu (výstup má reagovat na vstup dříve): 43

44 Moore A: X/Q X1 X2 o Q1 Q3 Q1 Y3 Q2 Q1 Q2 Y1 Q3 Q2 Q3 Y2 Mealy A : Q\X X1 X2 X1 X2 Q1 Q3 Q1 Y2 Y3 Q2 Q1 Q2 Y3 Y1 Q3 Q2 Q3 Y1 Y2 44

Podobné dokumenty

5. Sekvenční logické obvody

5. Sekvenční logické obvody 3. Sekvenční logické obvody - úvod Sledujme chování jednoduchého logického obvodu se zpětnou vazbou 3. Sekvenční logické obvody - příklad asynchronního sekvenčního obvodu 3.