Instrukční soubory, registrové struktury, způsoby adresace. INP 2008 FIT VUT v Brně

Rozměr: px
Začít zobrazení ze stránky:

Download "Instrukční soubory, registrové struktury, způsoby adresace. INP 2008 FIT VUT v Brně"

Transkript

1 Instrukční soubory, registrové struktury, způsoby adresace INP 2008 FIT VUT v Brně

2 Základní registry počítače + datová cesta IR Příznaky CC M DR PC MAR ALU Operand Výsledek DR - datový registr; přes který přecházejí instrukce a data čtená, nebo zapisovaná do paměti. Je-li právě přečtený obsah DR instrukce, která se má provádět, přesune se do instrukčního registru IR. Je-li v DR operand, který se má zúčastnit příští operace, pak jeho další cesta záleží na zvolené koncepci procesoru a způsobu provedení konkrétní instrukce. 2

3 Základní registry počítače + datová cesta IR Příznaky CC M DR PC MAR ALU Operand Výsledek Registr PC - programový čítač udržuje adresu instrukce, která se má provést jako příští. Registr MAR - registr adresy paměti ukazuje na adresu, ze které se čte instrukce, nebo operand, nebo na kterou se zapisuje výsledek operace. Je zřejmé, že obsah registru MAR se mění ve srovnání s obsahem PC mnohem častěji. Obsah registru PC většinou inkrementuje (+1, +4, ) nebo se při instrukci skoku změní na cílovou adresu, MAR kromě těchto obsahů nabývá hodnot adres všech operandů a výsledků. CC - Condition Code, neboli registr příznaků (flags), který obsahuje jednobitové příznaky výsledků operací, jako je např. V - přeplnění (overflow), C - přenos (carry), N - výsledek je záporný (negative), Z - výsledek je nula (zero), a indikace dalších stavů, jako přerušení I (interrupt) a pod. 3

4 Viditelnost a neviditelnost registru Registr je pro uživatele viditelný, může-li s jeho obsahem explicitně pracovat. Pokud se obsah registru během provádění programu mění tak, že programátor o tom vůbec neví a ani to nepotřebuje vědět, jde o registr uživateli neviditelný. Typický viditelný registr je CC, neviditelné registry jsou např. DR, IR. U registrů PC a MAR to nemůžeme říci jednoznačně, protože záleží na funkcích, které konkrétní instrukční soubor poskytuje. 4

5 Programátorský model procesoru Programátorský model ukazuje registry, s jejichž obsahy může programátor pracovat, nebo jejich obsah přímo, nebo nepřímo ovlivňovat. Pro názornost se v programátorském modelu uvádějí i další části procesoru, jako řadič, paměť, vstupy a výstupy, případně další okolí procesoru, které přísně vzato do programátorského modelu nepatří. Programátorský model je základní model, popisující architekturu procesoru. Liší se ovšem zásadně od modelu návrháře procesoru. 5

6 Klasifikace architektur instrukčního souboru (AIS) podle: Uložení operandů v CPU Kde je možno je uložit, kromě toho, že je možné si je přečíst z paměti? Registry, registrová sada, zásobník? Počet explicitních a implicitních operandů v instrukci Instrukce se skládá z operačního znaku (kódu operace) a specifikace umístění několika operandů. Přístup k operandům Je stanoven explicitně, nebo implicitně, tedy již kódem operace? Operace Kolik jich je a o jaké operace konkrétně jde. Typy a velikosti operandů FX, FP, vektor, matice, 6

7 Ad 1) Typy architektur instrukčních souborů (resp. procesorů) Zásobníková (stack) Střadačová (accumulator) Registrová (GPR General Purpose Register) Smíšená kombinace předchozích dlouhodobě nejosvědčenější koncepce Např. I

8 Zásobníkové počítače Programátor nemá k dispozici střadač ani registry veškeré operace se provádějí se zásobníkem. Zásobník je implementován buď v paměti nebo pomocí registrů nebo kombinací registrů a paměti. Program a data mají v paměti oddělené segmenty, jejichž meze určují specializované registry. Stack pointer (SP) ukazatel na vrchol zásobníku (nejdůležitější registr) Typické instrukce PUSH m_a: přečti slovo z paměti s adresou m_a a ulož ho na vrchol zásobníku POP m_a: vyber slovo z vrcholu zásobníku a ulož ho do paměti na adresu m_a Aritmetické instrukce (ADD, MUL apod.) nemají operandy. ADD: vybere z vrcholu zásobníku dvě slova, sečte je a výsledek uloží na vrchol zásobníku Výhody: jednoduchá architektura Nevýhody: zásobník je úzké místo (lze pracovat jen s jeho vrcholem) Př. HP SP 8

9 Střádačové počítače Existuje jeden, popř. dva, významné registry střádače které využívají prakticky všechny instrukce. Typická aritmetická instrukce má jeden operand implicitní (střádač) a výsledek je uložen opět do střádače. Př. ADA a_m: k obsahu střádače A je přičten obsah paměťové buňky na adrese a_m, výsledek je uložen do střádače Data čtená z, popř. zapisovaná do, paměti směřují vždy do/z střádače. Př. LDB a_m: Do střádače B je vložen obsah paměťové buňky na adrese a_m Nevýhody: střádač je úzké místo, často se komunikuje s pamětí Př. HP 2116 T M DR PC MAR A B ALU R S 9

10 R0 R1 R15 Univerzální registry FX 32 bitů... Dvojková ALU Desítková ALU MAR IR PC Př. IBM 360/370 Registrové počítače PSW 64b F0... F3 Univerzální registry FP 64 bitů DR M... FPU Vnitřní sběrnice 1B/2B/4B Programátor má k dispozici sadu registrů. Př. IBM 360/370 3 speciální ALU FX FP Operace s proměnnou délkou, zahrnující desítkovou aritmetiku a operace s řetězci znaků. dvě sady nezávisle adresovatelných registrů 16 FX registrů 4 FP registry 64b registr pro Program Status Word (PSW) popisuje stav procesoru (příznaky, PC, maska přerušení ) 10

11 Srovnání AIS v úloze C = A+B (předpokládáme, že A, B i C jsou v paměti) Zásobníkový stroj Střadačový stroj Registrové stroje: registr paměť (R-M): Memory Reference (v libovolné instrukci) registr registr (Load-Store): přístup k paměti pouze v instrukcích Load a Store memory memory (historie LGP, kalkulačka M3T) Zásobníkový Střadačový Registrový Registrový (L-S) (R-M) Push A Load A Load R1, A Load R1, A Push B Add B Add R1, B Load R2, B Add Store C Store C, R1 Add R3, R1, R2 Pop C Store C, R3 11

12 Výhody a nevýhody základních architektur Při hodnocení se používá těchto tří kritérií: jak vyhovuje struktura potřebám kompilátoru, jak účinná je struktura z hlediska implementace doba přístupu!, jak dlouhý vyjde program ve srovnání s ostatními koncepcemi. Architektura Výhody Nevýhody Zásobníková Jednoduché vyčíslování výrazů (polská notace), díky krátkým instrukcím je výsledný strojový kód hustý. Přístup k zásobníku není libovolný, proto je obtížné vytvořit efektivní kód. Zásobník je úzké místo architektury. Střadačová Minimalizuje se počet vnitřních stavů počítače, instrukce jsou krátké. Střadač je pouze dočasná paměť, zatížení paměti M je vysoké. Registrová Nejobecnější model pro generování kódu. Všechny operandy musejí být pojmenovány, což vede na dlouhé instrukce. 12

13 Hodnocení architektur s univerzálními registry Univerzální registry využívá kompilátor s výhodou při vyčíslování hodnot výrazů a pro ukládání hodnot proměnných. Vyčíslování výrazů je pružnější než při použití střadačů nebo zásobníku. Např. vyčíslování výrazu (A xb) - (Cx D) - (Ex F) může proběhnout v libovolném pořadí, kdežto u zásobníkové koncepce musí proběhnout zleva doprava, což nemusí vyhovovat z hlediska uložení operandů v paměti. Ještě důležitější je použití registrů pro ukládání proměnných. Jsou-li proměnné umístěny v registrech, provoz na paměti se sníží, program se provede rychleji (díky vyšší rychlosti registrů) a zlepší se hustota strojového programu (protože registr se adresuje méně bity než celá paměť). Otázkou zůstává, kolik (nespecializovaných) registrů by mělo být. To ovšem záleží na tom, jak jich kompilátor využívá, tedy kolik rezervuje pro vyčíslování výrazů, kolik pro předávání parametrů a kolik zůstává pro ukládání proměnných 13

14 Výhody a nevýhody registrových architektur Typ A-O Výhody Nevýhody R R 0, 3 R M 1, 2 Jednoduché kódování IS, pevná délka instrukce, jednoduché generování kódu, počet cyklů na provedení instrukce je konstantní. Přímý přístup k datům bez meziukládání. Instrukce se dobře kódují a dávají dobrou hustotu. Vyšší počet instrukcí, než u architektur s adresou paměti v instrukci. Některé instrukce jsou krátké a kódování je neúsporné. Operandy nejsou ekvivalentní, protože zdrojový operand se zničí. Kódování čísel registrů a adresy paměti v instrukci může limitovat počet registrů. Počet cyklů na instrukci se mění s polohou operandu. M M 3, 3 Nejkompaktnější, neplýtvá registry na ukládání dat. Značná proměnlivost délky instrukce, zvláště pro instrukce se třemi operandy. Též objem operací instrukcí je proměnlivý. Paměť M je úzké místo. 14

15 Adresování paměti jak je adresa interpretována? jak je adresa určena? (tedy vypočtena - mluvíme o adresových módech) Interpretací adresy myslíme definici konkrétních adresovaných bytů v závislosti na hodnotě adresy a délce adresovaného objektu. Podle délky rozlišujeme tyto objekty: byte B půlslovo HW (Halfword) 2B slovo W (Word) 4B dvojslovodw (Doubleword) 8B čtyřslovo QW (Quadword) 16B 15

16 Uspořádání bytů ve slově Adresa slova Little Endian Adresa slova Big Endian Zleva sestupné číslování bytů ve slově používají procesory DEC PDP/11 - VAX a Intel 80x86, zatímco zleva vzestupnéčíslování používají procesory IBM 360/370 a Motorola 680x0. Obdobně to platí i pro číslování pozic bitů. 16

17 Př. IA-64 Instrukce Load Little-endiens Paměť Adresa a 1 b 2 c 3 d 4 e 5 f 6 g 7 h LD1 [1]=> LD2 [2]=> LD4 [4]=> LD8 [0]=> Registry b d c h g f e h g f e d c b a 17

18 Př. IA-64 Instrukce Load Big-endiens Paměť Adresa a 1 b 2 c 3 d 4 e 5 f 6 g 7 h LD1 [1]=> LD2 [2]=> LD4 [4]=> LD8 [0]=> Registry b c d e f g h a b c d e f g h 18

19 Zarovnaný a nezarovnaný přístup k objektu U některých počítačů musí být přístup k objektům větším než jeden byte zarovnán. Přístup k objektu velikosti s bytů s bytovou adresou A je zarovnán, když A mod s = 0. V tab. jsou adresy, při nichž je přístup zarovnán, nebo nezarovnán. Adresovaný objekt byte půlslovo slovo dvojslovo Zarovnaný při bytové adrese 0, 1, 2, 3, 4, 5, 6, 7 0, 2, 4, 6 0, 4 0 Nezarovnaný při bytové adrese nikdy 1, 3, 5, 7 1, 2, 3, 5, 6, 7 1, 2, 3, 4, 5, 6, 7 Pozn.: Bytovou adresou (byte offset) rozumíme nejnižší tři bity adresy. Některé počítače, např. založené na procesorech řady MC , umějí pracovat pouze s objekty se zarovnanými adresami. Nezarovnaná adresa znamená obvodové komplikace, protože paměť je typicky srovnaná na hranice slov. Nezarovnaný přístup pak vyžaduje více paměťových cyklů. 19

20 Nezarovnaný přístup k paměti slovo 1 slovo 2 požadované slovo Je zřejmé, že na získání nezarovnaného slova musí paměť provést dva cykly a z každého slova se bere jen jedna polovina. I když jsou data zarovnaná, podpora bytových a půlslovních přístupů vyžaduje zarovnávací obvod, který požadovaný byte nebo půlslovo zarovnává v registrech. Taková potřeba se objevila u procesorů, které z důvodů kompatibility zachovávají instrukční soubor a jeho operace i u novějších typů s větší šířkou sběrnice, např. u 32-bitového procesoru se zachovávají bytové operace. Při práci s jedním bytem se nesmí ostatní tři byty slova změnit. 20

21 Zarovnávací obvod Zarovnávací obvod (alignment network) je vložen mezi paměť M a procesor (je to jedna z funkcí jednotky vazby procesoru na sběrnici BIU Bus Interface Unit). Je to v podstatě blok multiplexorů, který systematicky přeskládává (např. podle principu cyklického posuvu) byty ve slově. Na obrázku vpravo jsou možné cesty bytů a půlslov v zarovnávacím obvodu naznačeny čárkovaně. Před zpětným zápisem slova do paměti přeskládá zarovnávací obvod byty ve slově zpět do původních poloh, což vyžaduje další logické obvody. Implementace zarovnávacích obvodů umožňuje kompatibilitu novějších procesorů se staršími (tzv. kompatibilita dolů). V okamžiku, kdy se náklady na kompatibilitu jeví jako neúnosné, přichází výrobce s novou řadou nekompatibilních procesorů. Takové rozhodnutí je však velmi závažné a riskantní. Bytová operace na 32b počítači. Paměť M slovo v paměti Slovo přečtené z paměti zarovnávací obvod X X X V procesoru Slovo zapisované zpět do paměti slovo v procesoru 21

22 Adresové módy (1) U registrových strojů může adresový mód určovat konstantu, registr, nebo paměťové místo. Používá-li se paměťové místo, nazývá se skutečná adresa paměti specifikovaná adresovým módem efektivní adresa. V tabulce je přehled všech adresových módů, které se vyskytují u hlavních typů počítačů. Adresový mód Příklad instrukce Význam Kdy se použije Registr Add R4,R3 R4:=R4 + R3 Když je hodnota v registru. Bezprostřední, literál Add R4,#3 R4:=R4 + 3 Pro konstanty, u některých procesorů jde o dva různé adresové módy. Bázový, s posunem Add R4,100(R1) R4:=R4+M[100+R1] Adresování lokálních proměnných. Přes registr, nepřímý Add R4,(R1) R4:=R4+M[R1] Přístup s ukazatelem nebo s výpočtem adresy. 22

23 Adresové módy (2) Indexovaný Add R3,(R1+R2) R3:=R3+M[R1+R2] Při adresování v poli: R1 je báze pole, R2 je index. Přímý, absolutní ADD R1,(1001) R1:=R1+M[1001] Pro přístup k pevně umístěným datům; konstanta může být značně velká. Nepřímý přes paměť Add R1,@(R3) R1:=R1+M[M[R3]] V R3 je adresa ukazatele. Autoinkrement Add R1,(R2)+ R1:=R1+M[R2] R2:=R2 + d Užitečný pro průchod polem v cyklu. R2 ukazuje na začátek pole a při každém použití se zvětšuje o d. Autodekrement Add R1,-(R2) R2:=R2 - d R1:=R1+M[R2] Obdoba autoinkrementu. Indexovaný s měřítkem Add R1,100(R2)[R3] R1:= R1+M[100+R2+R3*d] K indexování pole. Velikost kroku je proměnná. 23

24 Měření četnosti používání adresových módů Měřeníčetnosti používaných adresových módů dá dobrý obrázek o jejich užitečnosti. Naměřené hodnoty závisejí samozřejmě na konkrétním instrukčním souboru použitého procesoru a použitém programu, nicméně pořadí a relativníčetnosti jednotlivých módů jsou značně stabilní. Toto pořadí je např.: s posunem (displacement) 32 až 55% bezprostřední (immediate) 17 až 43% nepřímý přes registr 3 až 24% nepřímý přes pamět 1 až 6% indexovaný s měřítkem 0 až 16% Obdobné statistiky charakterizují frekvence použití jednotlivých typů instrukcí, typů skoků, typů testovacích instrukcí (srovnávání), počtu bitů posunu (displ.), atd. Těchto statistik se dále využívá při optimalizaci kódování instrukčních souborů, kdy se tyto frekvence respektují. 24

25 Adresové prostory Velikost adresového prostoru je daná vyhrazeným počtem bitů v adrese. Rozlišujeme Paměťový adresový prostor V/V adresový prostor Další adresový řídicí prostor (přerušovací) pro stavové informace počítače registrový Zásobníkový Z pohledu operačních systémů: Logický adresový prostor (LAP): virtuální adresový prostor, se kterým pracuje procesor při provádění kódu Fyzický adresový prostor (FAP): adresový prostor fyzických adres paměti 25

26 Stránkování Stránka (malá) část adresového prostoru (několik kb) Příklad (počítač HP 2116): a) V základním typu instrukce je pro adresu M vyhrazeno 10 bitů, což umožňuje přístup ke stránce s velikostí 1K. b) Vzhledem k tomu, že paměťový prostor rozsahu jedné stránky může být nepostačující, je v instrukci bit D/I (Direct/Indirect, tedy přímá nebo nepřímá adresa), který umožňuje adresovat pomocí nepřímé adresy celý paměťový prostor. Nejvyšší bit je opět vyhrazen pro možnost vícestupňové nepřímé adresace, takže zbývajících 15 bitů adresy definuje paměťový adresový prostor 32 K míst (po 16 b). Úsek bitůč. 10 až 14 má význam čísla stránky a udržuje se v příslušných bitech v registru adresy paměti MAR, a je vytvořen mechanizmus pro práci v posledně nastavené stránce, takže v rámci jedné stránky můžeme používat přímé adresace. a) 15 OZ D/I Adresa M např. LDA adresa ve stránce; stránka má 1024 míst b) D/I číslo stránky adresa ve stránce 26

27 Segmentování př. I I 8080 Registr HL M = 64 K 15 0 I 8086 Registr adresy segmentu 15 0 IP Segmentový registr CS, DS, SS nebo ES 19 0 MA M = 1 M Segment (větší) část adresového prostoru (MB) Složením čísla segmentu (resp. bázové adresy segmentu) z určeného segmentového registru a obsahu ukazatele instrukcí IP (je to vlastně čítač instrukcí PC) vznikne 20- bitová adresa paměti, která definuje adresový paměťový prostor o velikosti 1 M. 27

28 Stránkování vs segmentování Rozdíl mezi stránkou a segmentem: stránka je malý úsek paměťového prostoru, segment je značně větší. Dá se říci, že velikost segmentu je srovnatelná s velikostí jednoho modulu programu. Pokud bychom poskytli pro rozsah jednoho segmentu paměť se stránkovaným přístupem, byly by stránky nejspíše náhodně rozptýleny po celé paměti, segment je naopak souvislý. U řady počítačů je adresa segmentová i stránkovaná současně. Tento typ adresace bude podrobně probrán později. 28

29 V/V adresový prostor určuje možné adresy připojených periferních zařízení je obvykle výrazně menší než paměťový adresový prostor (např. jen 64 adres) instrukce pro práci s periférií (typicky IN, OUT) potom obsahuje: adresu periférie povel periférii popř. data Alternativně mohou být V/V jednotky namapovány do paměťového prostoru Potom se pro práci s V/V zařízeními používají standardní instrukce pro práci s pamětí (MOV, LOAD, STORE atd.) M: FFFFh... FF00h FEFFh h Prostor IO Prostor M Příklad mapování V/V do paměťového prostoru 29

30 Příklady programátorských modelů: I b: základní registry Accumulator AX Base BX Counter CX Data DX Source Index SI Destination Index DI Base Pointer BP Stack Pointer SP AH AL BH BL CH CL DH DL Index zdroje Index cíle Ukazatel báze Ukazatel zásobníku 30

31 I 8086 segmentové a řídicí registry Segmentové registry Kódový segment CS Datový segment DS Extra segment ES Zásobníkový seg. SS Source Index SI Ukazatel instrukce IP Flagy F Řídicí registry Index cíle Ukazatel báze Ukazatel zásobníku 31

32 Komentář k 8086 Registr B se používá pro tvorbu adresy paměti, která se pak přesune do Ukazatele adresy IP. Registry A, C, D jsou univerzální registry, které se v procesorech rodiny x86 používají s různými modifikacemi a rozšiřováním jako univerzální registry operandů. Další skupinu tvoří registry pro čtyři programové segmenty, a řídicí registry IP, a F registr příznaků. 32

33 I bitů EAX EBX ECX EDX ESI EDI EBP ESP AX BX CX DX SI DI BP SP 33

34 Komentář k I I je první 32-bitový procesor firmy Intel. Registry procesoru jsou rozšířením registrů předcházejících typů. V registrech s počátečním písmenem E extension. najdeme registry předcházejícího typu 8086 (typ přeskakujeme). Jsou definovány adresy tří typy logická adresa (virtuální), která je složená z 16-bitového selektoru a 32-bitového offsetu (umožňuje adresovat 64 TB paměti), která se převádí na lineární 32-bitovou adresu. Ta se stránkovací jednotkou převádí na 32-bitovou fyzickou adresu. 34

35 64-b univerzální registry GPR 64-b mediální a FP registry 128-bitové mediální registry IA RAX RBX RCX RDX RBP RSI RDI RSP R8 R9 R10 R11 R12 R13 R14 R15 64-bitový režim Povinné registry x86 Registr flagů EFLAGS Ukazatel instrukcí EIP 63 0 MMX0/FPR0 MMX1/FPR1 MMX2/FPR2 MMX3/FPR3 MMX4/FPR4 MMX5/FPR5 MMX6/FPR6 MMX7/FPR7 RFLAGS RIP IA-64 XMM0 XMM1 XMM2 XMM3 XMM4 XMM5 XMM6 XMM7 XMM8 XMM9 XMM10 XMM11 XMM12 XMM13 XMM14 XMM15 35

36 Komentář k IS IA bitový instrukční soubor definuje stejné základní registrové sady, jako x86, a přidává k tomu několik nových 64-bitových registrů a rozšiřuje 32-bitové registry na 64 bitů. Původní definice stanovovala 128 registrů, což se zatím ukázalo jako nereálné. Ovšem v budoucnosti se tento počet registrů může objevit. Přepínání režimu bitů se řídí mode bitem. V obrázku jsou vybarveny registry, které představují rozšíření oproti předchozí registrové struktuře x86 Registry pro programování aplikací rovněž obsahují 128-bitové mediální (myslí se multimediální), řídicí a stavové registry, a x87 registry slova tagů, řídicího slova, a stavového slova. Z hlediska hardweráře je schéma zjednodušené, protože existuje řada dalších registrů, které jsou programátorovi neviditelné, jako predikční registry pro odhadování výsledků skokových instrukcí, čítače cyklů, a další. 36

37 Kódování instrukcí délka instrukce Proměnná (např. VAX) Operace, počet operandů Adresový mód 1 Pole adresy 1 Adresový mód n Pole adresy n Pevná (např. DLX, PowerPC, ) Operace Pole adresy 1 Pole adresy 2 Pole adresy 3 Hybridní (např. IBM 360/370, Intel 80x86, ) Operace Adresový mód Pole adresy Operace Adresový mód 1 Adresový mód 2 Pole adresy Operace Adresový mód Pole adresy 1 Pole adresy 2 37

38 Kódování operačních znaků kódy instrukcí Kódování instrukcí řeší: způsob zakódování operačních znaků OZ - opcode, předepisuje velikost jednotlivých polí pro adresy registrů R a pro adresy paměti M Způsob kódování operačních znaků pevná délka operačního znaku proměnná délka operačního znaku rozšiřující se kód (např. HP 1000, PDP 11, VAX 11 a Ix86) Huffmanův kód nejčastější 38

39 Rozšiřující se kód pro operační znaky instrukcí Př. 39

40 IS Intel PXA 210/250 Zajímavý instrukční soubor má procesor Intel PXA 210/250. Je to jeden z nejpoužívanějších procesorů pro mobilní telefony. IS Intel PXA 210/250 je vytvořen složením dvou osvědčených instrukčních souborů: 32- bitovými instrukcemi ARM Advanced (dříve Acorn) Risc Machine 16- bitovými instrukcemi THUMB Přepínání stavů ARM state THIMB state Tyto instrukční soubory se staly obchodovatelnými jednotkami, které si počítačové firmy vzájemně prodávají. 40

41 Požadavky na instrukční soubor 1 - úplnost 2 - výkonnost (účinnost) 3 kompatibilita ad 1 - úplnost resp. univerzálnost instrukčního souboru znamená, že umožňuje vyhodnocení libovolné funkce s rozumným objemem paměti M. Standardní instrukční soubor není definován; de facto standardy jsou IS nejrozšířenějších procesorů INTEL, MOTOROLA a IBM S/360/370/390. Jsou však jakožto firemní definice chráněny zákonem. Objevila se proto snaha akademických pracovišť definovat otevřený instrukční soubor, jako např. u procesoru TRON na univerzitě v Tokiu. ad 2 - výkonnost resp. efektivnost IS se nedá velmi rychle zjistit, je to však zásadní a důležitý parametr. V prvnířadě nás zajímá počet provedených instrukcí a jejich relativní složitost, daná dobou provedení. Výkonnost nás pak zajímá jednak při běhu programu, jednak při kompilaci programu. ad 3 kompatibilita: např. ve vývojovéřadě procesorů x86 IA-64 musí fungovat všechny programy, které běžely na všech starších typech procesorů. Zde je řada skrytých problémů, které začínají u šířky operandů 1B, 2B, šířky adresy, způsobu vytváření adresy, atd. 41

42 Složitost IS Podle počtu instrukcí v IS dělíme procesory na CISC - Complex Instruction Set Computers, tedy procesory se složitým instrukčním souborem a RISC - Reduced Instruction Set Computers, tedy procesory s jednoduchým instrukčním souborem. Nejstarší procesory měly málo instrukcí, které byly značně jednoduché. Kolem roku 1960 měly procesory kolem 100 typů instrukcí, které se dále modifikovaly použitým adresovým módem a datovým typem operandů. Architektura CISC se vyvíjela postupně, přidáváním dalších a dalších, stále složitějších instrukcí, které podporovaly vyšší programovací jazyky a principiálně vyplňovaly tzv. sémantickou mezeru mezi strojovým kódem počítače a příkazy vyšších programovacích jazyků. Nejúspěšnější procesory pragmaticky kombinují principy RISC i CISC. 42

43 RISC Reduced Instruction Set Computer IBM 801 (1973) Relativně málo typů instrukcí a adresových módů. Pevné a snadno dekódovatelné formáty instrukcí. CPI = 1 (Cycles per Instruction) Řadič procesoru je kvůli rychlosti obvodový, tedy není mikroprogramový. Přístup k paměti je pouze v jednoduchých instrukcích Load a Store. Pro generování cílového kódu se využívá optimalizujících kompilátorů. Jde tedy o koncepci procesoru R-R, přičemž registrů je vyšší počet (deset a více). Pro jednoduché úlohy, např. v pevnéřádovéčárce FX, poběží program RISC rychleji. Bude-li však vysoké procento operací FP, poběží rychleji program CISC (toto nastává u vědeckotechnických výpočtů). Podrobnější výklad RISC bude v kapitole o řetězeném zpracování. 43

44 Regularita a ortogonalita Regularita je pravidelnost a uspořádanost IS, což je obecněřečeno přítomnost všech očekávaných operací a adresových módů. Ortogonalitou se myslí nezávislost mezi operačním znakem OZ, adresovým módem m a typem operandu dt. OZ/m/dt U ortogonálního IS tedy můžeme pro jakoukoliv operaci předepsat jakýkoliv adresový mód a jakýkoliv typ operand. Úplně ortogonální IS neexistuje, např. u známých typů procesorů nelze zaměnit v instrukci operand s pevnou řádovou čárkou za operand s pohyblivou řádovou čárkou. Hodnotí se tedy stupeň dosažené ortogonality. 44

45 Př. Instrukční soubor I 8080 IS 8-bitového mikroprocesoru I Je definováno asi 70 instrukcí (záleží ovšem na způsobu počítání, tedy které instrukce zařadíme do souboru základních instrukcí). Instrukce se dají rozdělit do základních skupin, které najdeme u většiny ostatních procesorů a to: přesuny (T - transfers) aritmetické (A) logické (L) posuvy a rotace (SR - Shift/Rotate) skoky resp. řídící instrukce (J - Jump, C - Call) zásobníkové (S - Stack) vstup-výstupní (IO - Input/Output) Délka instrukce je 1B, 2B, nebo 3B. Každý cyklus paměti přečte jeden byte instrukce, takže načtení 2-bytové instrukce trvá 2 cykly, načtení tříbytové instrukce trvá 3 cykly paměti M. 45

46 Formáty instrukcí I B OZ r1 r2 r1, r2 jsou tříbitové adresy registru. Např. jednobytová instrukce s hexadecimálním kódem 78 znamená MOV A, B, což je přesun obsahu registru B do A 2B OZ BYTE Např. zápis 3E BYTE znamená instrukci MVI, tedy přesun bezprostředně následujícího operandu BYTE do registru A 3B OZ ADRL ADR Např. zápis C3 ADRL ADR znamená instrukci JMP ADR ADRL, tedy nepodmíněný skok na adresu ADR ADRL Adresa paměti je 16-bitová, což znamená, že velikost adresového paměťového prostoru je 2 16 = 64 K, adresované místo má šířku 1 B. Vstup-výstupní instrukce mají formát 2B, v části BYTE je číslo V/V jednotky, kterých tedy může být 256. Říkáme, že adresový prostor V/V má 256 míst. 46

47 Př. Formáty instrukcí IBM/360 byty Formát RR OZ R1 R2 R1:= R1 op R2 RX OZ R1 X2 B2 D2 R1:= R1 op M[X2 + B2 + D2] RS OZ R1 R3 B2 D2 R1:= M[B2 + D2] op R3 SI OZ číslo B1 D1 M[B1 + D1]:= číslo SS OZ OZ délka B1 D1 B2 D2 Pozn.: RR: Registr - Registr RX: Registr - Indexovaná adresa RS: Registr - Paměť (Storage) SI: Paměť - Bezprostřední (Immediate) operand SS: Paměť - Paměť M[B1 + D1]:= M[B1 + D1] op M[B2 + D2] 47

48 VLIW Very Long Instruction Word moderní architektura procesoru s paralelně pracujícími vícenásobnými jednotkami. v jednom instrukčním slově může být zakódováno několik operací s pevnou řádovou čárkou, s pohyblivou řádovou čárkou i instrukce čtení nebo zápisu do paměti Př. 48

Procesor z pohledu programátora

Procesor z pohledu programátora Procesor z pohledu programátora Terminologie Procesor (CPU) = řadič + ALU. Mikroprocesor = procesor vyrobený monolitickou technologií na čipu. Mikropočítač = počítač postavený na bázi mikroprocesoru. Mikrokontrolér

Více

Pohled do nitra mikroprocesoru Josef Horálek

Pohled do nitra mikroprocesoru Josef Horálek Pohled do nitra mikroprocesoru Josef Horálek Z čeho vycházíme = Vycházíme z Von Neumannovy architektury = Celý počítač se tak skládá z pěti koncepčních bloků: = Operační paměť = Programový řadič = Aritmeticko-logická

Více

Architektury počítačů a procesorů

Architektury počítačů a procesorů Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní

Více

ISU Cvičení 3. Marta Čudová

ISU Cvičení 3. Marta Čudová ISU Cvičení 3 Marta Čudová Supercomputing Technologies Research Group Brno University of Technology, Faculty of Information Technology Božetěchova 1/2, 612 66 Brno - Královo Pole icudova@fit.vutbr.cz Program

Více

Princip funkce počítače

Princip funkce počítače Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování

Více

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Tomáš Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Zjednodušené schéma systému z základ hardware pro mainframe tvoří: operační pamět - MAIN / REAL STORAGE jeden

Více

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů). Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis

Více

Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1

Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1 Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována

Více

Adresní mody procesoru

Adresní mody procesoru Adresní mody procesoru K.D. - přednášky 1 Obecně o adresování Různé typy procesorů mohou mít v instrukci 1, 2 nebo více adres. Operandy mohou ležet v registrech nebo v paměti. Adresní mechanismus procesoru

Více

Strojový kód. Instrukce počítače

Strojový kód. Instrukce počítače Strojový kód Strojový kód (Machine code) je program vyjádřený v počítači jako posloupnost instrukcí procesoru (posloupnost bajtů, resp. bitů). Z hlediska uživatele je strojový kód nesrozumitelný, z hlediska

Více

Systém adresace paměti

Systém adresace paměti Systém adresace paměti Základní pojmy Adresa fyzická - adresa, která je přenesena na adresní sběrnici a fyzicky adresuje hlavní paměť logická - adresa, kterou má k dispozici proces k adresaci přiděleného

Více

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná

Více

Petr Krajča. 26. říjen, 2012

Petr Krajča. 26. říjen, 2012 Operační systémy Řízení výpočtu Petr Krajča Katedra informatiky Univerzita Palackého v Olomouci 26. říjen, 2012 Petr Krajča (UP) KMI/YOS: Přednáška II. 26. říjen, 2012 1 / 18 Reprezentace hodnot záporná

Více

Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.

Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. p 1 Koncepce DMA Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. Čekání na připravenost V/V Přenos paměť V/V nebo V/V paměť Posun pointeru

Více

Architektury CISC a RISC, uplatnění v personálních počítačích

Architektury CISC a RISC, uplatnění v personálních počítačích Architektury CISC a RISC, uplatnění v personálních počítačích 1 Cíl přednášky Vysvětlit, jak pracují architektury CISC a RISC, upozornit na rozdíly. Zdůraznit, jak se typické rysy obou typů architektur

Více

Petr Krajča. Katedra informatiky Univerzita Palackého v Olomouci. Petr Krajča (UP) KMI/YOS: Přednáška I. 10. 10. 2014 1 / 21

Petr Krajča. Katedra informatiky Univerzita Palackého v Olomouci. Petr Krajča (UP) KMI/YOS: Přednáška I. 10. 10. 2014 1 / 21 Operační systémy Úvod do Operačních Systémů Petr Krajča Katedra informatiky Univerzita Palackého v Olomouci Petr Krajča (UP) KMI/YOS: Přednáška I. 10. 10. 2014 1 / 21 Organizační informace email: petr.krajca@upol.cz

Více

ISU Cvičení 7. Marta Čudová

ISU Cvičení 7. Marta Čudová ISU Cvičení 7 Marta Čudová Supercomputing Technologies Research Group Brno University of Technology, Faculty of Information Technology Božetěchova 1/2, 612 66 Brno - Královo Pole icudova@fit.vutbr.cz Osnova

Více

PROCESOR. Typy procesorů

PROCESOR. Typy procesorů PROCESOR Procesor je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Primárním úkolem procesoru je řídit činnost ostatních částí počítače včetně

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy

Více

Architektura procesoru ARM

Architektura procesoru ARM Architektura procesoru ARM Bc. Jan Grygerek GRY095 Obsah ARM...3 Historie...3 Charakteristika procesoru ARM...4 Architektura procesoru ARM...5 Specifikace procesoru...6 Instrukční soubor procesoru...6

Více

Paměťový podsystém počítače

Paměťový podsystém počítače Paměťový podsystém počítače typy pamětových systémů počítače virtuální paměť stránkování segmentace rychlá vyrovnávací paměť 30.1.2013 O. Novák: CIE6 1 Organizace paměťového systému počítače Paměťová hierarchie...

Více

Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2

Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2 Základy informatiky 2. Přednáška HW Lenka Carr Motyčková February 22, 2011 Základy informatiky 1 February 22, 2011 Základy informatiky 2 February 22, 2011 Základy informatiky 3 February 22, 2011 Základy

Více

Počítač jako prostředek řízení. Struktura a organizace počítače

Počítač jako prostředek řízení. Struktura a organizace počítače Řídicí počítače - pro řízení technologických procesů. Specielní přídavná zařízení - I/O, přerušovací systém, reálný čas, Č/A a A/Č převodníky a j. s obsluhou - operátorské periferie bez obsluhy - operátorský

Více

Struktura a architektura počítačů (BI-SAP) 11

Struktura a architektura počítačů (BI-SAP) 11 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 11 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

a operačních systémů

a operačních systémů NSWI2 2/2 ZS Principy počítačů a operačních systémů INSTRUKCE Kdybych nařídil generálovi, aby létal od květině ke květině a on by rozkaz neprovedl, nebyla by to chyba generálova, ale moje. král asteroidu

Více

Operační systémy. Jednoduché stránkování. Virtuální paměť. Příklad: jednoduché stránkování. Virtuální paměť se stránkování. Memory Management Unit

Operační systémy. Jednoduché stránkování. Virtuální paměť. Příklad: jednoduché stránkování. Virtuální paměť se stránkování. Memory Management Unit Jednoduché stránkování Operační systémy Přednáška 8: Správa paměti II Hlavní paměť rozdělená na malé úseky stejné velikosti (např. 4kB) nazývané rámce (frames). Program rozdělen na malé úseky stejné velikosti

Více

Procesory, mikroprocesory, procesory na FPGA. 30.1.2013 O. Novák, CIE 11 1

Procesory, mikroprocesory, procesory na FPGA. 30.1.2013 O. Novák, CIE 11 1 Procesory, mikroprocesory, procesory na FPGA 30.1.2013 O. Novák, CIE 11 1 Od sekvenčních automatů k mikroprocesorům 30.1.2013 O. Novák, CIE 11 2 30.1.2013 O. Novák, CIE 11 3 Architektura počítačů Von Neumannovská,

Více

4-1 4. Přednáška. Strojový kód a data. 4. Přednáška ISA. 2004-2007 J. Buček, R. Lórencz

4-1 4. Přednáška. Strojový kód a data. 4. Přednáška ISA. 2004-2007 J. Buček, R. Lórencz 4-4. Přednáška 4. Přednáška ISA J. Buček, R. Lórencz 24-27 J. Buček, R. Lórencz 4-2 4. Přednáška Obsah přednášky Násobení a dělení v počítači Základní cyklus počítače Charakteristika třech základní typů

Více

Procesor. Procesor FPU ALU. Řadič mikrokód

Procesor. Procesor FPU ALU. Řadič mikrokód Procesor Procesor Integrovaný obvod zajišťující funkce CPU Tvoří srdce a mozek celého počítače a do značné míry ovlivňuje výkon celého počítače (čím rychlejší procesor, tím rychlejší počítač) Provádí jednotlivé

Více

Přednáška. Správa paměti II. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Přednáška. Správa paměti II. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Přednáška Správa paměti II. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského

Více

Struktura a architektura počítačů (BI-SAP) 7

Struktura a architektura počítačů (BI-SAP) 7 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 7 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

RISC a CISC architektura

RISC a CISC architektura RISC a CISC architektura = dva rozdílné přístupy ke konstrukci CPU CISC (Complex Instruction Set Computer) vývojově starší přístup: pomoci konstrukci překladače z VPP co nejpodobnějšími instrukcemi s příkazy

Více

Vstupně - výstupní moduly

Vstupně - výstupní moduly Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní

Více

Řízení IO přenosů DMA řadičem

Řízení IO přenosů DMA řadičem Řízení IO přenosů DMA řadičem Doplňující text pro POT K. D. 2001 DMA řadič Při přímém řízení IO operací procesorem i při použití přerušovacího systému je rychlost přenosu dat mezi IO řadičem a pamětí limitována

Více

Assembler RISC RISC MIPS. T.Mainzer, kiv.zcu.cz

Assembler RISC RISC MIPS. T.Mainzer, kiv.zcu.cz Assembler RISC T.Mainzer, kiv.zcu.cz RISC RISC, neboli Reduced Instruction Set Computer - koncepce procesorů s redukovaným souborem instrukcí (vs. CISC, neboli Complex Instruction Set Computer, "bohatý"

Více

Registry 32 bitové pro všeobecné použití: EAX, EBX, ECX, EDX, ESI, EDI, EBP, ESP.

Registry 32 bitové pro všeobecné použití: EAX, EBX, ECX, EDX, ESI, EDI, EBP, ESP. 1 Procesor i486 a vyšší - úvodní seznámení Procesory i486 a vyšší jsou v technické literatuře dobře dokumentovány, ale dokumentace je rozsáhlá a obsahuje pro začínajícího i zkušeného programátora mnoho

Více

Provádění instrukcí. procesorem. Základní model

Provádění instrukcí. procesorem. Základní model procesorem 1 Základní model Kód programu (instrukce) a data jsou uloženy ve vnější paměti. Procesor musí nejprve z paměti přečíst instrukci. Při provedení instrukce podle potřeby čte nebo zapisuje data

Více

Úvod. Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace POT POT

Úvod. Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace POT POT Úvod Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace K.D. - přednášky 2 Pevná a proměnná délka instrukce (1) Pevná délka instrukce

Více

Profilová část maturitní zkoušky 2014/2015

Profilová část maturitní zkoušky 2014/2015 Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2014/2015 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika

Více

Architektury VLIW M. Skrbek a I. Šimeček

Architektury VLIW M. Skrbek a I. Šimeček Architektury VLIW M. Skrbek a I. Šimeček xsimecek@fit.cvut.cz Katedra počítačových systémů FIT České vysoké učení technické v Praze Ivan Šimeček, 2011 MI-PAP, LS2010/11, Predn.3 Příprava studijního programu

Více

Technické prostředky počítačové techniky

Technické prostředky počítačové techniky Počítač - stroj, který podle předem připravených instrukcí zpracovává data Základní části: centrální procesorová jednotka (schopná řídit se posloupností instrukcí a ovládat další části počítače) zařízení

Více

Architektura počítačů

Architektura počítačů Architektura počítačů Studijní materiál pro předmět Architektury počítačů Ing. Petr Olivka katedra informatiky FEI VŠB-TU Ostrava email: petr.olivka@vsb.cz Ostrava, 2010 1 1 Architektura počítačů Pojem

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:

Více

Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.

Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Systémov mová sběrnice 1 Sběrnicová architektura Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Single master jeden procesor na sběrnici, Multi master více

Více

Mikrokontroléry. Doplňující text pro POS K. D. 2001

Mikrokontroléry. Doplňující text pro POS K. D. 2001 Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou

Více

Přidělování paměti II Mgr. Josef Horálek

Přidělování paměti II Mgr. Josef Horálek Přidělování paměti II Mgr. Josef Horálek Techniky přidělování paměti = Přidělování jediné souvislé oblasti paměti = Přidělování paměti po sekcích = Dynamické přemisťování sekcí = Stránkování = Stránkování

Více

Metody připojování periferií BI-MPP Přednáška 2

Metody připojování periferií BI-MPP Přednáška 2 Metody připojování periferií BI-MPP Přednáška 2 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011

Více

MSP 430F1611. Jiří Kašpar. Charakteristika

MSP 430F1611. Jiří Kašpar. Charakteristika MSP 430F1611 Charakteristika Mikroprocesor MSP430F1611 je 16 bitový, RISC struktura s von-neumannovou architekturou. Na mikroprocesor má neuvěřitelně velkou RAM paměť 10KB, 48KB + 256B FLASH paměť. Takže

Více

NSWI /2011 ZS. Principy cpypočítačůčů aoperačních systémů ARCHITEKTURA

NSWI /2011 ZS. Principy cpypočítačůčů aoperačních systémů ARCHITEKTURA Principy cpypočítačůčů aoperačních systémů ARCHITEKTURA Literatura W.Stallings: Computer Organization & Architecture J.L.Hennessy, P.A.Patterson: Patterson: Computer Architecture: a Quantitative Approach

Více

8. Laboratoř: Aritmetika a řídicí struktury programu

8. Laboratoř: Aritmetika a řídicí struktury programu 8. Laboratoř: Aritmetika a řídicí struktury programu Programy v JSA aritmetika, posuvy, využití příznaků Navrhněte a simulujte v AVR studiu prográmky pro 24 bitovou (32 bitovou) aritmetiku: sčítání, odčítání,

Více

Přerušovací systém s prioritním řetězem

Přerušovací systém s prioritním řetězem Přerušovací systém s prioritním řetězem Doplňující text pro přednášky z POT Úvod Přerušovací systém mikropočítače může být koncipován několika způsoby. Jednou z možností je přerušovací systém s prioritním

Více

Vážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího

Více

Operační systémy 2. Přednáška číslo 1. Úvod do OS

Operační systémy 2. Přednáška číslo 1. Úvod do OS Operační systémy 2 Přednáška číslo 1 Úvod do OS Co je to operační systém (definice) Operační systém jsou ty programové moduly ve výpočetním systému, jež ovládají řízení prostředku, jimiž je tento výpočetní

Více

Základní deska (1) Označována také jako mainboard, motherboard. Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje:

Základní deska (1) Označována také jako mainboard, motherboard. Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený

Více

Architektura počítače

Architektura počítače Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích

Více

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor: Západočeská univerzita v Plzni Písemná zkouška z předmětu: Zkoušející: Katedra informatiky a výpočetní techniky Počítačová technika KIV/POT Dr. Ing. Karel Dudáček Akademický rok: 2004/05 Datum: Příjmení:

Více

Profilová část maturitní zkoušky 2015/2016

Profilová část maturitní zkoušky 2015/2016 Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2015/2016 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika

Více

Pohled do nitra mikroprocesoru

Pohled do nitra mikroprocesoru Pohled do nitra mikroprocesoru Obsah 1. Pohled do nitra mikroprocesoru 2. Architektury mikroprocesorů 3. Organizace cvičného mikroprocesoru 4. Registry v mikroprocesoru 5. Aritmeticko-logická jednotka

Více

Procesor. Základní prvky procesoru Instrukční sada Metody zvýšení výkonu procesoru

Procesor. Základní prvky procesoru Instrukční sada Metody zvýšení výkonu procesoru Počítačové systémy Procesor Miroslav Flídr Počítačové systémy LS 2006-1/17- Západočeská univerzita v Plzni Víceúrovňová organizace počítače Digital logic level Microarchitecture level Processor Instruction

Více

Z čeho se sběrnice skládá?

Z čeho se sběrnice skládá? Sběrnice Co je to sběrnice? Definovat sběrnici je jednoduché i složité zároveň. Jedná se o předávací místo mezi (typicky) více součástkami počítače. Sběrnicí však může být i předávací místo jen mezi dvěma

Více

Principy komunikace s adaptéry periferních zařízení (PZ)

Principy komunikace s adaptéry periferních zařízení (PZ) Principy komunikace s adaptéry periferních zařízení (PZ) Několik možností kategorizace principů komunikace s externími adaptéry, např.: 1. Podle způsobu adresace registrů, které jsou součástí adaptérů.

Více

Další aspekty architektur CISC a RISC Aktuálnost obsahu registru

Další aspekty architektur CISC a RISC Aktuálnost obsahu registru Cíl přednášky: Vysvětlit principy práce s registry v architekturách RISC a CISC, upozornit na rozdíly. Vysvětlit možnosti využívání sad registrů. Zabývat se principy využívanými v procesorech Intel. Zabývat

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:

Více

Jazyk symbolických adres

Jazyk symbolických adres Jazyk symbolických adres 1 Proč programovat v JSA Pro některé procesory resp. MCU jsou překladače JSA dostupnější. Některé překladače vyšších jazyků neumí využít určité speciální vlastnosti procesoru.

Více

Operace ALU. INP 2008 FIT VUT v Brně

Operace ALU. INP 2008 FIT VUT v Brně Operace ALU INP 2008 FIT VUT v Brně 1 Princip ALU (FX) Požadavky: Logické operace Sčítání (v doplňkovém kódu) Posuvy/rotace Násobení ělení B A not AN OR XOR + Y 1) Implementace logických operací je zřejmá

Více

Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Přednáška Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského

Více

09. Memory management. ZOS 2006, L.Pešička

09. Memory management. ZOS 2006, L.Pešička 09. Memory management ZOS 2006, L.Pešička Správa paměti paměťová pyramida absolutní adresa relativní adresa počet bytů od absolutní adresy fyzický prostor adres fyzicky k dispozici výpočetnímu systému

Více

Paměti a jejich organizace

Paměti a jejich organizace Kapitola 5 Paměti a jejich organizace 5.1 Vnitřní a vnější paměti, vlastnosti jednotlivých typů Vnější paměti Jsou umístěny mimo základní jednotku. Lze je zařadit mezi periferní zařízení. Zápis a čtení

Více

Architektura procesorů PC shrnutí pojmů

Architektura procesorů PC shrnutí pojmů Architektura procesorů PC shrnutí pojmů 1 Co je to superskalární architektura? Minimálně dvě fronty instrukcí. Provádění instrukcí je možné iniciovat současně, instrukce se pak provádějí paralelně. Realizovatelné

Více

Kubatova 19.4.2007 Y36SAP 8. Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR. 2007-Kubátová Y36SAP-strojový kód 1

Kubatova 19.4.2007 Y36SAP 8. Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR. 2007-Kubátová Y36SAP-strojový kód 1 Y36SAP 8 Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR 2007-Kubátová Y36SAP-strojový kód 1 Architektura souboru instrukcí, ISA - Instruction Set Architecture Vysoká Architektura

Více

Virtuální počítač. Uživatelský program Překladač programovacího jazyka Operační systém Interpret makroinstrukcí Procesor. PGS K.

Virtuální počítač. Uživatelský program Překladač programovacího jazyka Operační systém Interpret makroinstrukcí Procesor. PGS K. Virtuální počítač Uživatelský program Překladač programovacího jazyka Operační systém Interpret makroinstrukcí Procesor Virtuální počítač Překladač Překladač : Zdrojový jazyk Cílový jazyk Analytická část:

Více

REbejs. 1. workshop (draft0)

REbejs. 1. workshop (draft0) REbejs 1. workshop (draft0) Pojetí workshopu 1 14 dní Rychle a prakticky Teorie až později Podrobný slidy s klikacíma URL ke stažení na wiki Trochu ARM Crackme: jednoúčelový program pro reverzování, bez

Více

V 70. letech výzkumy četnosti výskytu instrukcí ukázaly, že programátoři a

V 70. letech výzkumy četnosti výskytu instrukcí ukázaly, že programátoři a 1 Počítače CISC a RISC V dnešní době se ustálilo dělení počítačů do dvou základních kategorií podle typu použitého procesoru: CISC - počítač se složitým souborem instrukcí (Complex Instruction Set Computer)

Více

Vstupně výstupní moduly. 13.přednáška

Vstupně výstupní moduly. 13.přednáška Vstupně výstupní moduly 13.přednáška Vstupně-výstupn výstupní modul (I/O modul) Přídavná zařízení sloužící ke vstupu a výstupu dat nebo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo,

Více

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv

Více

Kubatova Y36SAP 9. Strojový kód ISA architektura souboru instrukcí střadačově, zásobníkově orientovaná, GPR Kubátová Y36SAP-ISA 1

Kubatova Y36SAP 9. Strojový kód ISA architektura souboru instrukcí střadačově, zásobníkově orientovaná, GPR Kubátová Y36SAP-ISA 1 Y36SAP 9 Strojový kód ISA architektura souboru instrukcí střadačově, zásobníkově orientovaná, GPR 2007-Kubátová Y36SAP-ISA 1 Architektura souboru instrukcí, ISA - Instruction Set Architecture Vysoká Architektura

Více

Seznámení s mikropočítačem. Architektura mikropočítače. Instrukce. Paměť. Čítače. Porovnání s AT89C2051

Seznámení s mikropočítačem. Architektura mikropočítače. Instrukce. Paměť. Čítače. Porovnání s AT89C2051 051 Seznámení s mikropočítačem Architektura mikropočítače Instrukce Paměť Čítače Porovnání s AT89C2051 Seznámení s mikropočítačem řady 8051 Mikroprocesor řady 8051 pochází z roku 1980 a je vytvořené firmou

Více

Michal Brandejs. Mikroprocesory Intel 8086 80486

Michal Brandejs. Mikroprocesory Intel 8086 80486 Michal Brandejs Mikroprocesory Intel 8086 80486 Copyright Michal Brandejs, 1991, 2010 Fakulta informatiky, Masarykova univerzita, Brno Michal Brandejs Mikroprocesory Intel 8086 80486 The following are

Více

Úvod do problematiky návrhu počítačových systémů. INP 2008 FIT VUT v Brně

Úvod do problematiky návrhu počítačových systémů. INP 2008 FIT VUT v Brně Úvod do problematiky návrhu počítačových systémů INP 2008 FIT VUT v Brně Čím se budeme zabývat Budou nás zejména zajímat jednoprocesorové číslicové počítače: Funkce počítače Struktura propojení funkčních

Více

Michal Brandejs. Mikroprocesory Intel Pentium

Michal Brandejs. Mikroprocesory Intel Pentium Michal Brandejs Mikroprocesory Intel Pentium Copyright Michal Brandejs, 1994, 2010 Fakulta informatiky, Masarykova univerzita, Brno Michal Brandejs Mikroprocesory Intel Pentium The following are trademarks

Více

Systém řízení sběrnice

Systém řízení sběrnice Systém řízení sběrnice Sběrnice je komunikační cesta, která spojuje dvě či více zařízení. V určitý okamžik je možné aby pouze jedno z připojených zařízení vložilo na sběrnici data. Vložená data pak mohou

Více

požadovan adované velikosti a vlastností Interpretace adresy POT POT

požadovan adované velikosti a vlastností Interpretace adresy POT POT požadovan adované velikosti a vlastností K.D. - přednášky 1 Interpretace adresy Ve kterémkoliv místě lze adresu rozdělit na číslo bloku a offset uvnitř bloku. Velikost bloku je dána délkou příslušné části

Více

Gymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto

Gymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Petr

Více

2.8 Procesory. Střední průmyslová škola strojnická Vsetín. Ing. Martin Baričák. Název šablony Název DUMu. Předmět Druh učebního materiálu

2.8 Procesory. Střední průmyslová škola strojnická Vsetín. Ing. Martin Baričák. Název šablony Název DUMu. Předmět Druh učebního materiálu Název školy Číslo projektu Autor Název šablony Název DUMu Tematická oblast Předmět Druh učebního materiálu Anotace Vybavení, pomůcky Ověřeno ve výuce dne, třída Střední průmyslová škola strojnická Vsetín

Více

Paměti. Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje

Paměti. Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje Paměti Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje Paměti počítače lze rozdělit do tří základních skupin: registry paměťová místa na čipu procesoru jsou používány

Více

Struktura a architektura počítačů (BI-SAP) 6

Struktura a architektura počítačů (BI-SAP) 6 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 6 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

Základní deska (1) Parametry procesoru (2) Parametry procesoru (1) Označována také jako mainboard, motherboard

Základní deska (1) Parametry procesoru (2) Parametry procesoru (1) Označována také jako mainboard, motherboard Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený

Více

Jan Nekvapil ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická

Jan Nekvapil ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická Jan Nekvapil jan.nekvapil@tiscali.cz ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická Motivace MMX, EMMX, MMX+ 3DNow!, 3DNow!+ SSE SSE2 SSE3 SSSE3 SSE4.2 Závěr 2 Efektivní práce s vektory

Více

Jak do počítače. aneb. Co je vlastně uvnitř

Jak do počítače. aneb. Co je vlastně uvnitř Jak do počítače aneb Co je vlastně uvnitř Po odkrytí svrchních desek uvidíme... Von Neumannovo schéma Řadič ALU Vstupně/výstupní zař. Operační paměť Počítač je zařízení, které vstupní údaje transformuje

Více

Programovací jazyk Pascal

Programovací jazyk Pascal Programovací jazyk Pascal Syntaktická pravidla (syntaxe jazyka) přesná pravidla pro zápis příkazů Sémantická pravidla (sémantika jazyka) pravidla, která každému příkazu přiřadí přesný význam Všechny konstrukce

Více

Operační systémy. Přednáška 8: Správa paměti II

Operační systémy. Přednáška 8: Správa paměti II Operační systémy Přednáška 8: Správa paměti II 1 Jednoduché stránkování Hlavní paměť rozdělená na malé úseky stejné velikosti (např. 4kB) nazývané rámce (frames). Program rozdělen na malé úseky stejné

Více

Architektura počítačů

Architektura počítačů Architektura počítačů Historie První počítače v dnešním slova smyslu se začaly objevovat v průběhu 2. světové války a těsně po ní. Největší vliv na utváření představ, jak by počítače měly být konstruovány,

Více

C2115 Praktický úvod do superpočítání

C2115 Praktický úvod do superpočítání C2115 Praktický úvod do superpočítání IX. lekce Petr Kulhánek, Tomáš Bouchal kulhanek@chemi.muni.cz Národní centrum pro výzkum biomolekul, Přírodovědecká fakulta, Masarykova univerzita, Kotlářská 2, CZ-61137

Více

x86 assembler and inline assembler in GCC

x86 assembler and inline assembler in GCC x86 assembler and inline assembler in GCC Michal Sojka sojkam1@fel.cvut.cz ČVUT, FEL License: CC-BY-SA 4.0 Useful instructions mov moves data between registers and memory mov $1,%eax # move 1 to register

Více

Dekódování adres a návrh paměťového systému

Dekódování adres a návrh paměťového systému Dekódování adres a návrh paměťového systému K.D. 2004 Tento text je určen k doplnění přednášek z předmětu POT. Je zaměřen jen na některé body probírané na přednáškách bez snahy o úplné vysvětlení celé

Více

Mezipaměti počítače. L2 cache. L3 cache

Mezipaměti počítače. L2 cache. L3 cache Mezipaměti počítače Cache paměť - mezipaměť Hlavní paměť procesoru je typu DRAM a je pomalá. Proto se mezi pomalou hlavní paměť a procesor vkládá menší, ale rychlá vyrovnávací (cache) paměť SRAM. Rychlost

Více

Úvod do architektur personálních počítačů

Úvod do architektur personálních počítačů Úvod do architektur personálních počítačů 1 Cíl přednášky Popsat principy proudového zpracování informace. Popsat principy zřetězeného zpracování instrukcí. Zabývat se způsoby uplatnění tohoto principu

Více

Pokročilé architektury počítačů

Pokročilé architektury počítačů Pokročilé architektury počítačů Architektura IO podsystému České vysoké učení technické, Fakulta elektrotechnická A4M36PAP Pokročílé architektury počítačů Ver.1.00 2010 1 Co je úkolem? Propojit jednotlivé

Více