Paměti Flash. Paměti Flash. Základní charakteristiky

Rozměr: px
Začít zobrazení ze stránky:

Download "Paměti Flash. Paměti Flash. Základní charakteristiky"

Transkript

1 Paměti Flash K.D. - přednášky 1 Základní charakteristiky (Flash EEPROM): Přepis dat bez mazání: ne. Mazání: po blocích nebo celý čip. Zápis: po slovech nebo po blocích. Typická životnost: mazání. Paměti EEPROM: Přepis dat bez mazání: ano. Mazání: po slovech, po blocích nebo celý čip. Zápis: po slovech nebo po blocích. Typická životnost: mazání/přepisů. K.D. - přednášky 2

2 Klasifikace Flash podle použití a způsobu komunikace: Flash pro uložení kódu (programu) a dat (NOR). Protokol JEDEC. Protokol 28F008. Sériové rozhraní (SPI) viz sériové EEPROM. AND Flash a NAND Flash. Sekvenční přístup. K.D. - přednášky 3 NOR a NAND Flash NAND a NOR používají jiný typ paměťových buněk K.D. - přednášky 4

3 NOR a NAND Flash Propojení jednotlivých tranzistorů K.D. - přednášky 5 NOR a NAND Flash NAND lépe využívá plochu čipu K.D. - přednášky 6

4 NOR Flash paměti s protokolem JEDEC Organizace 8 nebo 8/16 bitů. D15(A-1) D15 pro 16, A-1 pro 8. RY/BY Ready/Busy /BYTE 8 nebo 16 A0 A19 CE OE WE D0 D7 RY/BY A0 A16 CE OE WE D0 D14 D15(A-1) RY/BY RESET Flash 8 Mb 1 M x 8 (Am29LV008B) RESET BYTE Flash 2 Mb 256 k x 8, 128 k x 16 (Am29F200B) K.D. - přednášky 7 Organizace pamětí Flash Bulk a Uniform Sector Podle možnosti mazání 3 typy: 1. Bulk. 2. Uniform Sector. 3. Boot Sector. Data Block n Data Block Data Block 0 Data Block Data Block 1 Bulk Uniform Block K.D. - přednášky 8

5 Organizace pamětí Flash Boot Sector Podle možnosti mazání 3 typy: 1. Bulk. 2. Uniform Sector. 3. Boot Sector. FFFFF Data Block k FFFFF Boot Block 16 k Parameter Block Parameter Block 8 k 8 k Data Block 1 Boot Block 64 k 32 k Boot Block Data Block 1 32 k 64 k Parameter Block Parameter Block 8 k 8 k Boot Block 16 k Data Block k Boot Block Bottom Boot Block Top K.D. - přednášky 9 Řízení pamětí Flash (JEDEC) Před zápisem povelu je nutné paměť odemknout zápisem definovaných dat na definované adresy. K.D. - přednášky 10

6 Stavový registr (JEDEC) Při probíhající operaci (zápis, mazání) se operací čtení čte místo dat stavový registr. D7 obsahuje negaci zapsaného DQ7. D6 mění se při každém dalším čtení. D5 indikace chyby (interní timeout). D7 D6 D5 D4 D3 D2 D1 D0 Toggle Bit (Suspend) Sector Erase Timer Exceeded Timing Limit Toggle Bit Data D7 K.D. - přednášky 11 Testování ukončení zápisu: Zápis dat do Flash (JEDEC) Signálem RY/BY. Čtením stavového registru. Adr Data CE 555 AA 2AA A0 PA PD PA status (busy) PA status (busy) PA PD WE OE RY/BY Odemknutí Zápis dat Čtení stavu Čtení dat t WHWH K.D. - přednášky 12

7 Použití stavového registru (1) Čtení a testování D7 ve stavovém registru. Použití při zápisu dat: D7 = /DQ7 BUSY. D7 = DQ7 READY. Použití při mazání: D7 = 0 BUSY. D7 = 1 READY. K.D. - přednášky 13 Použití stavového registru (2) Čtení a testování D6 ve stavovém registru. Použití při zápisu dat a mazání: D6 se mění BUSY. D6 se nemění READY. K.D. - přednášky 14

8 Mazání několika sektorů současně Po zadání povelu Erase Sector se mazání spustí za cca 50 µs (podle typu Flash). Do té doby lze zadat další povely mazání všech sektorů se provede současně. Trvání okna pro další povely je indikováno v bitu D3 stavového registru. K.D. - přednášky 15 Operace Erase Suspend Po povelu Erase Suspend (B0h) probíhá mazání na pozadí lze číst jiný sektor nebo zapisovat do jiného sektoru. Ukončení: Erase Resume. Erase Sector Erase Suspend Čtení nebo zápis Erase Resume Data CE AA AA B0 30 K.D. - přednášky 16

9 Ochrana proti zápisu Jednotlivé sektory lze zamknout proti zápisu je nutné použít programátor. (A9 = V ID, /OE = V ID (= 12 V) ). Podobně pro trvalé odemknutí sektorů. Dočasně lze sektor odemknout pro zápis nebo mazání připojením V ID na pin /RESET. Paměti s Boot Block mají někdy ochranu Boot Block pinem /WP pro povolení zápisu musí být na úrovni H. K.D. - přednášky 17 Flash paměti s protokolem 28F008 /WP chrání Boot Block proti přepsání. Pro mazání/přepsání Boot Block musí být /WP = H nebo /RP = 12 V. A0 A22 CE OE WE D0 D15 WP /WP /RP /BYTE Write Protect Reset/Power Down 8/16 bitů RP BYTE Flash 128 Mb 16 M x 8, 8 M x 16 (M5M29KE131BVP) K.D. - přednášky 18

10 Řízení pamětí Flash ( 28F008 ) Jiné kódy některých povelů proti JEDEC. Nepoužívá se odemykací sekvence před zápisem povelu. Identifikace vlastností Flash pomocí CFI (Common Flash Interface) čte se povelem Read CFI Querry (98h). Po resetu je Flash v režimu Read Memory Array lze ji přímo bez dalších povelů číst. K.D. - přednášky 19 Detaily řízení pamětí Flash ( 28F008 ) K.D. - přednášky 20

11 Synchronní režim (1) Některé Flash (např. Amd Am29BL162C) umožňují čtení v synchronním režimu (max. 32 slov). Doba cyklu při synchronním přenosu >18 ns. /LBA = Load Block Address /BAA = Block Address Advance /IND = indikace konce bloku A0 A19 CE OE WE RESET LBA BAA CLK D0 D15 RY/BY IND Flash 16 Mb 1 M x 16 (Am29BL162C) K.D. - přednášky 21 Synchronní režim (2) 25 ns CLK LBA BAA D0-D15 RD0 RD1 RD2 RD3 RDn 65 ns 18 ns A0-A19 Addr. K.D. - přednášky 22

12 Stránkový zápis Některé paměti dovolují stránkový zápis zapisuje se např. 256 bytů najednou. OE WE An - A7 A6 - A AAA 5555 Page Page Page Page 0-7F 0-7F 0-7F D7 - D0 AA 55 A0 Data Data Data Status < 150 us > 150 us Stránkový zápis - Flash Atmel AT29C010A K.D. - přednášky 23 Stránkový zápis Některé paměti dovolují stránkový zápis zapisuje se např. 256 bytů najednou. OE WE An - A8 A7 - A0 Blok Addr Addr Addr Addr Blok Blok 00h 01h 02h FFh D7 - D0 41 Data Data Data Data Busy Ready > 4 ms Stránkový zápis Flash Renesas M5M29KE131BVP K.D. - přednášky 24

13 CFI (Common Flash Interface) Blok parametrů s popisem konfigurace dané Flash. Přepnutí Flash do režimu Query mode : Zápis dat 0x98 na adresu 0x55. Ověření Query mode. Potom lze číst CFI data. Přepnutí do normálního režimu: Zápis dat 0xFF nebo 0xF0 na libovolnou adresu. K.D. - přednášky 25 Organizace CFI dat Obsahuje bloky. Identification String: Identifikace sady příkazů. Device System Interface: Napětí a timeouty. Flash Geometry: Velikost Flash a rozdělení na bloky. Extended Query: Parametry programování, závislé na výrobci. 0x10 Ox19 0x1B 0x26 0x27 0x.. 0xPP 0xAA Identification string Device-system interface Flash geometry Primary extended query Alternative extended query K.D. - přednášky 26

14 CFI Identification String Obsahuje identifikační řetězec QRY a identifikaci algoritmů podle výrobce. K.D. - přednášky 27 CFI System Interface Obsahuje specifikace napájecích a programovacích napětí a timeouty pro programování a mazání.. K.D. - přednášky 28

15 CFI Flash Geometry Specifikace kapacity Flash a rozdělení na sektory. K.D. - přednášky 29 Některé parametry Flash (NOR) Kapacita max. 512 Mbitů ( 8, 16). Přístupová doba > 70 ns. Mazání > 300 ms. Zápis > 6 µs. K.D. - přednášky 30

16 AND/NAND Flash Rozhraní AND/NAND Flash IO0 - IO7 (IO15) Vstup/výstup dat/adresy /RE Read Enable /WE Write Enable CLE Command Load Enable ALE Address Load Enable PRE Power on Auto Read Enable /DSE Deep Sleep Enable CE RE WE CLE ALE WP PRE DSE MRES IO0 IO7 R/B Flash 128 Mb 16 M x 8 (HN29V128) K.D. - přednášky 31 Architektura Stránka (Page) = bytů (4 sektory). Blok = 64 stránek (typicky). Při kapacitě 4 Gb 4 k bloků. AND nemá dělení na bloky. Paměťová matice se čte/zapisuje po stránkách. Mazání: AND po stránkách. NAND po blocích. Řádek Sloupec Block Page = bytů ECC K.D. - přednášky 32

17 Základní operace Příkazy, adresa a data se zapisují několika cykly na 8bitovém nebo 16bitovém IO rozhraní. K.D. - přednášky 33 Příklad: čtení dat t R 25 µs (!) t RC 30 ns K.D. - přednášky 34

18 Příklad: čtení s náhodným přístupem ke sloupcům Po přečtení stránky do datového registru lze přistupovat ke sloupcům (tj. bytům/slovům) v libovolném pořadí. K.D. - přednášky 35 Kontrola ECC NAND a AND někdy používají 4 úrovňovou logiku (2 bity v 1 buňce). Při velké hustotě větší náchylnost k chybám bitů ve stránce je využito pro ECC. Část kapacity vyhrazena pro náhradní stránky. K.D. - přednášky 36

19 Příklad: zápis s využitím cache Data se mohou zapisovat přímo do datového registru nebo do cache. Při zápisu do cache se může současně zapisovat datový registr do paměťové matice. Paměťová matice Data register Page cache K.D. - přednášky 37 Typické parametry AND/NAND Flash Kapacita 8 Gbitů Mazání bloku (NAND) 3 ms. Zápis stránky 300 µs. Čtení stránky do datového registru 25 µs. Čtení z datového registru 30 ns. Napájecí napětí 1.8 V, 3.3 V. Klidový odběr 20 µa. Pracovní odběr 30 ma. K.D. - přednášky 38

Miroslav Flídr Počítačové systémy LS 2006-1/21- Západočeská univerzita v Plzni

Miroslav Flídr Počítačové systémy LS 2006-1/21- Západočeská univerzita v Plzni Počítačové systémy Vnitřní paměti Miroslav Flídr Počítačové systémy LS 2006-1/21- Západočeská univerzita v Plzni Hierarchire pamětí Miroslav Flídr Počítačové systémy LS 2006-2/21- Západočeská univerzita

Více

Vestavné systémy. BI-VES Přednáška 8. Ing. Miroslav Skrbek, Ph.D.

Vestavné systémy. BI-VES Přednáška 8. Ing. Miroslav Skrbek, Ph.D. Vestavné systémy BI-VES Přednáška 8 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011 ZS2010/11 Evropský

Více

Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni

Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni ělení pamětí Volatilní paměti Nevolatilní paměti Počítačové systémy Vnitřní paměti Miroslav Flídr Počítačové systémy LS 2006-1/11- Západočeská univerzita v Plzni ělení pamětí Volatilní paměti Nevolatilní

Více

Struktura a architektura počítačů (BI-SAP) 10

Struktura a architektura počítačů (BI-SAP) 10 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 10 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

PROTOKOL O LABORATORNÍM CVIČENÍ

PROTOKOL O LABORATORNÍM CVIČENÍ STŘEDNÍ PRŮMYSLOVÁ ŠKOLA V ČESKÝCH BUDĚJOVICÍCH, DUKELSKÁ 13 PROTOKOL O LABORATORNÍM CVIČENÍ Provedl: Jan Kotalík Datum: 3.1. 2010 Číslo: Kontroloval/a Datum: 1. ÚLOHA: Návrh paměti Pořadové číslo žáka:

Více

Paměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3)

Paměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3) Paměti EEPROM (1) EEPROM Electrically EPROM Mají podobné chování jako paměti EPROM, tj. jedná se o statické, energeticky nezávislé paměti, které je možné naprogramovat a později z nich informace vymazat

Více

Paměti. Prezentace je určena jako pro studenty zapsané v předmětu A3B38MMP. ČVUT- FEL, katedra měření, Jan Fischer, 2013

Paměti. Prezentace je určena jako pro studenty zapsané v předmětu A3B38MMP. ČVUT- FEL, katedra měření, Jan Fischer, 2013 Paměti Prezentace je určena jako pro studenty zapsané v předmětu A3B38MMP. ČVUT- FEL, katedra měření, Jan Fischer, 2013 A3B38MMP, 2013, J. Fischer, ČVUT - FEL, Praha, kat. měření 1 Paměti - základní pojmy

Více

Základní uspořádání pamětí MCU

Základní uspořádání pamětí MCU Základní uspořádání pamětí MCU Harwardská architektura. Oddělený adresní prostor kódové a datové. Používané u malých MCU a signálových procesorů. Von Neumannova architektura (Princetonská). Kódová i jsou

Více

Paměti. Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje

Paměti. Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje Paměti Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje Paměti počítače lze rozdělit do tří základních skupin: registry paměťová místa na čipu procesoru jsou používány

Více

Parametry pamětí vybavovací doba (tj. čas přístupu k záznamu v paměti) = 10 ns ms rychlost toku dat (tj. počet přenesených bitů za sekundu)

Parametry pamětí vybavovací doba (tj. čas přístupu k záznamu v paměti) = 10 ns ms rychlost toku dat (tj. počet přenesených bitů za sekundu) Paměti Parametry pamětí vybavovací doba (tj. čas přístupu k záznamu v paměti) = 10 ns...100 ms rychlost toku dat (tj. počet přenesených bitů za sekundu) kapacita paměti (tj. počet bitů, slabik, slov) cena

Více

Mikrokontroléry. Doplňující text pro POS K. D. 2001

Mikrokontroléry. Doplňující text pro POS K. D. 2001 Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou

Více

SDRAM (synchronní DRAM) Cíl přednášky:

SDRAM (synchronní DRAM) Cíl přednášky: SDRAM (synchronní DRAM) Cíl přednášky: Shrnout předcházející techniky řízení pamětí. Prezentovat techniku SDRAM, postihnout její výrazné rysy a odlišnosti od předcházejících typů. Shrnout získané informace.

Více

požadovan adované velikosti a vlastností Interpretace adresy POT POT

požadovan adované velikosti a vlastností Interpretace adresy POT POT požadovan adované velikosti a vlastností K.D. - přednášky 1 Interpretace adresy Ve kterémkoliv místě lze adresu rozdělit na číslo bloku a offset uvnitř bloku. Velikost bloku je dána délkou příslušné části

Více

Operační paměti počítačů PC

Operační paměti počítačů PC Operační paměti počítačů PC Dynamické paměti RAM operační č paměť je realizována čipy dynamických pamětí RAM DRAM informace uchovávána jako náboj na kondenzátoru nutnost náboj pravidelně obnovovat (refresh)

Více

4. Elektronické logické členy. Elektronické obvody pro logické členy

4. Elektronické logické členy. Elektronické obvody pro logické členy 4. Elektronické logické členy Kombinační a sekvenční logické funkce a logické členy Elektronické obvody pro logické členy Polovodičové paměti 1 Kombinační logické obvody Způsoby zápisu logických funkcí:

Více

Praktické úlohy- 2.oblast zaměření

Praktické úlohy- 2.oblast zaměření Praktické úlohy- 2.oblast zaměření Realizace praktických úloh zaměřených na dovednosti v oblastech: Měření specializovanými přístroji, jejich obsluha a parametrizace; Diagnostika a specifikace závad, měření

Více

Paměti. Přednáška 7,8 - Paměti - tento materiál slouží pouze jako grafický podklad k přednášce a neposkytuje

Paměti. Přednáška 7,8 - Paměti - tento materiál slouží pouze jako grafický podklad k přednášce a neposkytuje Paměti Přednáška 7,8 - Paměti - tento materiál slouží pouze jako grafický podklad k přednášce a neposkytuje samostatný a úplný výklad X38MIP -2010, kat. měření, ČVUT - FEL, Praha J. Fischer 1 Paměti -

Více

Paměti, přednáška 7 a 8. studenty zapsané v předmětu: A3B38MMP a X38MIP, ČVUT- FEL, katedra měření, přednášející Jan Fischer

Paměti, přednáška 7 a 8. studenty zapsané v předmětu: A3B38MMP a X38MIP, ČVUT- FEL, katedra měření, přednášející Jan Fischer Paměti, přednáška 7 a 8 v. 2011 Materiál je určen jako pomocný materiál pouze pro studenty zapsané v předmětu: A3B38MMP a X38MIP, ČVUT- FEL, katedra měření, přednášející Jan Fischer Jan Fischer, 2011 1

Více

Snížení příkonu MCU. Vybavení pro MCU. Snížení příkonu MCU. Možnosti snížení příkonu

Snížení příkonu MCU. Vybavení pro MCU. Snížení příkonu MCU. Možnosti snížení příkonu Vybavení pro snížen ení příkonu MCU K.D. - přednášky 1 Možnosti snížení příkonu Snížení frekvence hodin procesoru a periferií. Programové odpojování periferií. Režim Idle. Režim Power Down. Snížení napájecího

Více

Metody připojování periferií

Metody připojování periferií Metody připojování periferií BI-MPP Přednáška 3 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011

Více

Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.

Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic. Základní principy konstrukce systémové sběrnice - shrnutí Shrnout základní principy konstrukce a fungování systémových sběrnic. 1 Co je to systémová sběrnice? Systémová sběrnice je prostředek sloužící

Více

Paměti v PC - souhrn

Paměti v PC - souhrn Paměti v PC - souhrn V současném PC se vyskytuje podstatně více různých typů pamětí hierarchicky uspořádaných než v prvních typech. Zvýšila se kapacita pamětí, získávání dat z pamětí o velké kapacitě je

Více

Paměti EEPROM (1) 25/07/2006 1

Paměti EEPROM (1) 25/07/2006 1 Paměti EEPROM (1) EEPROM - Electrically EPROM Mají podobné chování jako paměti EPROM, tj. jedná se o statické, energeticky nezávislé paměti, které je možné naprogramovat a později z nich informace vymazat

Více

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná

Více

Paměti SDRAM (synchronní DRAM)

Paměti SDRAM (synchronní DRAM) Paměti SDRAM (synchronní DRAM) 1 Paměti SDRAM Cíl přednášky: - Shrnout předcházející techniky řízení pamětí. - Prezentovat techniku SDRAM, postihnout její výrazné rysy a odlišnosti od předcházejících typů.

Více

Metody připojování periferií

Metody připojování periferií Metody připojování periferií BI-MPP Přednáška 8 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011

Více

MSP 430F1611. Jiří Kašpar. Charakteristika

MSP 430F1611. Jiří Kašpar. Charakteristika MSP 430F1611 Charakteristika Mikroprocesor MSP430F1611 je 16 bitový, RISC struktura s von-neumannovou architekturou. Na mikroprocesor má neuvěřitelně velkou RAM paměť 10KB, 48KB + 256B FLASH paměť. Takže

Více

Modbus RTU v DA2RS. kompletní popis protokolu. 13. března 2018 w w w. p a p o u c h. c o m

Modbus RTU v DA2RS. kompletní popis protokolu. 13. března 2018 w w w. p a p o u c h. c o m kompletní popis protokolu 13. března 2018 w w w. p a p o u c h. c o m M odbus RTU v DA2RS Katalogový list Vytvořen: 13.11.2012 Poslední aktualizace: 13.3 2018 11:32 Počet stran: 12 2018 Adresa: Strašnická

Více

Paměťové prvky. ITP Technika personálních počítačů. Zdeněk Kotásek Marcela Šimková Pavel Bartoš

Paměťové prvky. ITP Technika personálních počítačů. Zdeněk Kotásek Marcela Šimková Pavel Bartoš Paměťové prvky ITP Technika personálních počítačů Zdeněk Kotásek Marcela Šimková Pavel Bartoš Vysoké učení technické v Brně, Fakulta informačních technologií v Brně Božetěchova 2, 612 66 Brno Osnova Typy

Více

Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.

Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. p 1 Koncepce DMA Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. Čekání na připravenost V/V Přenos paměť V/V nebo V/V paměť Posun pointeru

Více

Cílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností a hlavnímu parametry.

Cílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností a hlavnímu parametry. Paměti Cílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností a hlavnímu parametry. Klíčové pojmy: paměť, RAM, rozdělení pamětí, ROM, vnitřní paměť, vnější paměť. Úvod Operační paměť

Více

Paměti SDRAM (synchronní DRAM)

Paměti SDRAM (synchronní DRAM) Paměti SDRAM (synchronní DRAM) 1 Paměti SDRAM Cíl přednášky: - Shrnout předcházející techniky řízení pamětí. - Prezentovat techniku SDRAM, postihnout její výrazné rysy a odlišnosti od předcházejících typů.

Více

Řízení IO přenosů DMA řadičem

Řízení IO přenosů DMA řadičem Řízení IO přenosů DMA řadičem Doplňující text pro POT K. D. 2001 DMA řadič Při přímém řízení IO operací procesorem i při použití přerušovacího systému je rychlost přenosu dat mezi IO řadičem a pamětí limitována

Více

Vstupně - výstupní moduly

Vstupně - výstupní moduly Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní

Více

Paměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3)

Paměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3) Paměti EEPROM (1) EEPROM Electrically EPROM Mají podobné chování jako paměti EPROM, tj. jedná se o statické, energeticky nezávislé paměti, které je možné naprogramovat a později z nich informace vymazat

Více

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů). Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis

Více

Paměti Josef Horálek

Paměti Josef Horálek Paměti Josef Horálek Paměť = Paměť je pro počítač životní nutností = mikroprocesor z ní čte programy, kterými je řízen a také do ní ukládá výsledky své práce = Paměti v zásadě můžeme rozdělit na: = Primární

Více

Komunikační protokol

Komunikační protokol Komunikační protokol verze dokumentu 8, pro firmware od verze 3.3 DALI232, DALI232e, DALInet, DALI2net y DALI RS232 / Ethernet ASCII protokol podpora MULTIMASTER signalizace připojení DALI sběrnice podpora

Více

Paměti a jejich organizace

Paměti a jejich organizace Kapitola 5 Paměti a jejich organizace 5.1 Vnitřní a vnější paměti, vlastnosti jednotlivých typů Vnější paměti Jsou umístěny mimo základní jednotku. Lze je zařadit mezi periferní zařízení. Zápis a čtení

Více

Systém řízení sběrnice

Systém řízení sběrnice Systém řízení sběrnice Sběrnice je komunikační cesta, která spojuje dvě či více zařízení. V určitý okamžik je možné aby pouze jedno z připojených zařízení vložilo na sběrnici data. Vložená data pak mohou

Více

Microchip. PICmicro Microcontrollers

Microchip. PICmicro Microcontrollers Microchip PICmicro Microcontrollers 8-bit 16-bit dspic Digital Signal Controllers Analog & Interface Products Serial EEPROMS Battery Management Radio Frequency Device KEELOQ Authentication Products Návrh

Více

Něco málo o časování a frekvenci

Něco málo o časování a frekvenci Paměti 2 Něco málo o časování a frekvenci Pokud pomineme rozdílné technologie (FPM, EDO, SDRAM, DDR SDRAM...), liší se paměti v zásadě pouze frekvencí a časováním. Ale co to vůbec je? Tyto dva faktory

Více

Paměť počítače. 0 (neprochází proud) 1 (prochází proud)

Paměť počítače. 0 (neprochází proud) 1 (prochází proud) Paměť počítače Paměť je nezbytnou součástí jakéhokoli počítače. Slouží k uložení základních informací počítače, operačního systému, aplikačních programů a dat uživatele. Počítače jsou vybudovány z bistabilních

Více

Uživatelský manuál. KNX232e / KNX232e1k

Uživatelský manuál. KNX232e / KNX232e1k Uživatelský manuál verze dokumentu 1.2 (pro firmware od verze 2.1) KNX232e / KNX232e1k KNX232e slouží pro ovládání a vyčítání stavů ze sběrnice KNX sériová linka s ASCII protokolem signalizace komunikace

Více

Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.

Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Systémov mová sběrnice 1 Sběrnicová architektura Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Single master jeden procesor na sběrnici, Multi master více

Více

Modul digitálních vstupů M-DI8

Modul digitálních vstupů M-DI8 komunikační linka RS485, protokol Modbus RTU 8 digitální vstupů galvanické oddělení vstupů dva paralelní režimy činnosti digitální vstupy a čítačové digitální vstupy softwarově konfigurovatelný čas vzorkování

Více

Paměti. Prezentace je určena jako pro studenty zapsané v předmětu A3B38MMP. ČVUT- FEL, katedra měření, Jan Fischer, 2014

Paměti. Prezentace je určena jako pro studenty zapsané v předmětu A3B38MMP. ČVUT- FEL, katedra měření, Jan Fischer, 2014 Paměti Prezentace je určena jako pro studenty zapsané v předmětu A3B38MMP. ČVUT- FEL, katedra měření, Jan Fischer, 2014 A3B38MMP, 2014, J. Fischer, ČVUT - FEL, Praha, kat. měření 1 Paměti - základní pojmy

Více

Technické prostředky počítačové techniky

Technické prostředky počítačové techniky Počítač - stroj, který podle předem připravených instrukcí zpracovává data Základní části: centrální procesorová jednotka (schopná řídit se posloupností instrukcí a ovládat další části počítače) zařízení

Více

Protokol S-BUS pro MORSE Popis protokolu

Protokol S-BUS pro MORSE Popis protokolu Popis protokolu verze 7.21 6. května 2008 1. Úvod Protokol S-Bus (dále jen S-Bus-MORSE) je implementován do systému MORSE jako přístupový modul pro komunikaci se zařízením PCD SAIA. Protokol je typu MASTER/SLAVE,

Více

Paměti počítače 9.přednáška

Paměti počítače 9.přednáška Paměti počíta tače 9.přednáška Paměť Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje Paměti počítače lze rozdělit do tří základních skupin: registry paměťová místa na

Více

Rozhraní mikrořadiče, SPI, IIC bus,..

Rozhraní mikrořadiče, SPI, IIC bus,.. Rozhraní mikrořadiče, SPI, IIC bus,.. Přednáška A3B38MMP 2013 kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2013, J.Fischer, kat. měření, ČVUT - FEL, Praha 1 Rozhraní SPI Rozhraní SPI ( Serial Peripheral

Více

PROGRAMOVATELNÉ LOGICKÉ OBVODY

PROGRAMOVATELNÉ LOGICKÉ OBVODY PROGRAMOVATELNÉ LOGICKÉ OBVODY (PROGRAMMABLE LOGIC DEVICE PLD) Programovatelné logické obvody jsou číslicové obvody, jejichž logická funkce může být programována uživatelem. Výhody: snížení počtu integrovaných

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:

Více

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI 1 Architektura SCSI 2 ParalelnírozhraníSCSI Sběrnice typu multimaster. Max. 8 resp. 16 zařízení. Různé elektrické provedení SE (Single Ended) HVD (High Voltage Differential) LVD (Low Voltage Differential)

Více

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor: Západočeská univerzita v Plzni Písemná zkouška z předmětu: Zkoušející: Katedra informatiky a výpočetní techniky Počítačová technika KIV/POT Dr. Ing. Karel Dudáček Akademický rok: 2004/05 Datum: Příjmení:

Více

PŘÍLOHY. PRESTO USB programátor

PŘÍLOHY. PRESTO USB programátor PŘÍLOHY PRESTO USB programátor 1. Příručka PRESTO USB programátor Popis indikátorů a ovládacích prvků Zelená LED (ON-LINE) - PRESTO úspěšně komunikuje s PC Žlutá LED (ACTIVE) - právě se komunikuje s uživatelskou

Více

zení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení

zení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení Připojení periferních zařízen zení 1 Koncepce připojení V/V zařízení V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče specializované (řadič disku) lze k nim připojit jen zařízení určitého

Více

TQS3. popis modifikace s protokolem MODBUS RTU. 29. února 2008 w w w. p a p o u c h. c o m 0199

TQS3. popis modifikace s protokolem MODBUS RTU. 29. února 2008 w w w. p a p o u c h. c o m 0199 p ř í l o h a TQS3 popis modifikace s protokolem MODBUS RTU 29. února 2008 w w w. p a p o u c h. c o m 0199 TQS3 Protokol MODBUS Vytvořen: 13.7.2007 Poslední aktualizace: 29.2.2008 15:01 Počet stran: 12

Více

Způsoby realizace paměťových prvků

Způsoby realizace paměťových prvků Způsoby realizace paměťových prvků Interní paměti jsou zapojeny jako matice paměťových buněk. Každá buňka má kapacitu jeden bit. Takováto buňka tedy může uchovávat pouze hodnotu logická jedna nebo logická

Více

Periferní operace využívající přímý přístup do paměti

Periferní operace využívající přímý přístup do paměti Periferní operace využívající přímý přístup do paměti Základní pojmy Programová obsluha periferní operace řízení této činnosti procesorem. Periferní operace využívající přerušení řízení řadičem přerušení,

Více

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ. MEIII Paměti konstant

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ. MEIII Paměti konstant Projekt: ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ Téma: MEIII - 1.5 Paměti konstant Obor: Mechanik elektronik Ročník: 3. Zpracoval(a): Jiří Kolář Střední průmyslová škola Uherský Brod, 2010 Projekt je spolufinancován

Více

Modul analogových výstupů M-AO2

Modul analogových výstupů M-AO2 Popis M-AO2 je modul dvou analogových výstupů jednotlivě konfigurovatelných v rozsahu 0 10 V nebo 0 20 ma. Komunikace s nadřazeným systémem je vedena po lince RS485 protokolem Modbus RTU a přístroj pracuje

Více

Paměti počítače ROM, RAM

Paměti počítače ROM, RAM Paměti počítače ROM, RAM Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje. Paměti počítače lze rozdělit do tří základních skupin: registry paměťová místa na čipu procesoru

Více

Komunikace modulu s procesorem SPI protokol

Komunikace modulu s procesorem SPI protokol Komunikace modulu s procesorem SPI protokol Propojení dvouřádkového LCD zobrazovače se sběrnicí SPI k procesotru (dále již jen MCU microcontroller unit) a rozložení pinů na HSES LCD modulu. Komunikace

Více

Konfigurace portů u mikrokontrolérů

Konfigurace portů u mikrokontrolérů Konfigurace portů u mikrokontrolérů Porty u MCU Většina vývodů MCU má podle konfigurace některou z více funkcí. K přepnutí funkce dochází většinou automaticky aktivováním příslušné jednotky. Základní konfigurace

Více

Paměti operační paměti

Paměti operační paměti Paměti operační paměti Autor: Kulhánek Zdeněk Škola: Hotelová škola, Obchodní akademie a Střední průmyslová škola Teplice, Benešovo náměstí 1, příspěvková organizace Kód: VY_32_INOVACE_ICT_828 1.11.2012

Více

Server je v informatice obecné označení pro počítač, který poskytuje nějaké služby nebo počítačový program, který tyto služby realizuje.

Server je v informatice obecné označení pro počítač, který poskytuje nějaké služby nebo počítačový program, který tyto služby realizuje. Server je v informatice obecné označení pro počítač, který poskytuje nějaké služby nebo počítačový program, který tyto služby realizuje. Servery jsou buď umístěny volně nebo ve speciální místnosti, kterou

Více

Moduly MicroUnit serie. všechny typy s výjimkou řady MU-43x, MU-44x a MU-84x

Moduly MicroUnit serie. všechny typy s výjimkou řady MU-43x, MU-44x a MU-84x MicroUnit implementace protokolu Modbus Dokument: MicroUnit_Implementace_Modbus / v. 3.01 / 14.12.2016 Moduly MicroUnit serie všechny typy s výjimkou řady MU-43x, MU-44x a MU-84x implementace protokolu

Více

Registrový model HDD

Registrový model HDD Registrový model HDD Charakteristika Pevný disk IDE v sestavě personálního počítače sestává z disku a jeho řadiče tyto dvě komponenty tvoří jeden mechanický celek. Procesor komunikuje s řadičem přes registry

Více

Témata profilové maturitní zkoušky

Témata profilové maturitní zkoušky Obor: 18-20-M/01 Informační technologie Předmět: Databázové systémy Forma: praktická 1. Datový model. 2. Dotazovací jazyk SQL. 3. Aplikační logika v PL/SQL. 4. Webová aplikace. Obor vzdělání: 18-20-M/01

Více

Uživatelský manuál. KNXnet

Uživatelský manuál. KNXnet KNXnet Uživatelský manuál verze 1.0 převodník KNX / Ethernet napájení passive PoE nebo 9-32V indikace komunikace na KNX galvanické oddělení KNX/ETH montáž na DIN lištu (2 moduly) 1 www.foxtron.cz TxKNX

Více

Jednočipové mikropočítače (mikrokontroléry)

Jednočipové mikropočítače (mikrokontroléry) Počítačové systémy Jednočipové mikropočítače (mikrokontroléry) Miroslav Flídr Počítačové systémy LS 2006-1/17- Západočeská univerzita v Plzni Co je mikrokontrolér integrovaný obvod, který je často součástí

Více

Vážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího

Více

Cílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností, budoucností a hlavními parametry.

Cílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností, budoucností a hlavními parametry. Paměti Cílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností, budoucností a hlavními parametry. Klíčové pojmy: paměť, RAM, rozdělení pamětí, ROM, vnitřní paměť, vnější paměť. Úvod

Více

Mikroprocesorová technika a embedded systémy. doc. Ing. Tomáš Frýza, Ph.D.

Mikroprocesorová technika a embedded systémy. doc. Ing. Tomáš Frýza, Ph.D. Ústav radioelektroniky Vysoké učení technické v Brně Polovodičové paměti Mikroprocesorová technika a embedded systémy Přednáška 9 doc. Ing. Tomáš Frýza, Ph.D. listopad 2012 Obsah přednášky Dělení polovodičových

Více

Solid State Drive SSD polovodičový disk. J. Vrzal, verze 0.8

Solid State Drive SSD polovodičový disk. J. Vrzal, verze 0.8 Solid State Drive SSD polovodičový disk J. Vrzal, verze 0.8 Charakteristika SSD Charakteristika SSD soustava energeticky nezávislých flash pamětí, které jsou osazeny na destičce tištěného spoje alternativa

Více

DUM č. 10 v sadě. 31. Inf-7 Technické vybavení počítačů

DUM č. 10 v sadě. 31. Inf-7 Technické vybavení počítačů projekt GML Brno Docens DUM č. 10 v sadě 31. Inf-7 Technické vybavení počítačů Autor: Roman Hrdlička Datum: 04.12.2013 Ročník: 1A, 1B, 1C Anotace DUMu: jak fungují vnitřní paměti, typy ROM a RAM pamětí,

Více

Modbus TCP. integrovaný ethernet přepínač umožňuje liniovou topologii 2x konektor M12, 4pinový, kódování D pro připojení na ethernet

Modbus TCP. integrovaný ethernet přepínač umožňuje liniovou topologii 2x konektor M12, 4pinový, kódování D pro připojení na ethernet programování dle IEC 61131-3 pomocí CODESYS V3 Ethernet a USB rozhraní stupeň krytí IP67 s integrovaným napájením LED pro indikaci stavu PLC, napájecího napětí, poruch signálů a sběrnice multiprotokolová

Více

FPC - Převodník pro čínské čtečky F17 a F18 - podrobný popis služeb a příkazů -

FPC - Převodník pro čínské čtečky F17 a F18 - podrobný popis služeb a příkazů - FPC - Převodník pro čínské čtečky F17 a F18 - podrobný popis služeb a příkazů - verze 1.0, 16.5.2011 Jiří Libra, jiri.libra@gmail.com Příkazy služby FPCManagement Formát dat služby FPCManagement v protokolu

Více

Architektura počítačů Logické obvody

Architektura počítačů Logické obvody Architektura počítačů Logické obvody http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics Digitální

Více

Paměti Rambus DRAM (RDRAM) Paměti Flash Paměti SGRAM

Paměti Rambus DRAM (RDRAM) Paměti Flash Paměti SGRAM Paměti Rambus DRAM (RDRAM) Paměti Flash Paměti SGRAM 1 Požadavky na RDRAM - začátky Nové DRAM musí zajistit desetinásobné (?) zvýšení šířky pásma srovnání výkonu procesoru a paměti. Náklady na výrobu a

Více

Architektura počítačů Logické obvody

Architektura počítačů Logické obvody Architektura počítačů Logické obvody http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics 2/36 Digitální

Více

PROCESOR. Typy procesorů

PROCESOR. Typy procesorů PROCESOR Procesor je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Primárním úkolem procesoru je řídit činnost ostatních částí počítače včetně

Více

Pohled do nitra mikroprocesoru Josef Horálek

Pohled do nitra mikroprocesoru Josef Horálek Pohled do nitra mikroprocesoru Josef Horálek Z čeho vycházíme = Vycházíme z Von Neumannovy architektury = Celý počítač se tak skládá z pěti koncepčních bloků: = Operační paměť = Programový řadič = Aritmeticko-logická

Více

Universal Serial Bus. Téma 12: USB. Komunikační principy Enumerace Standardní třídy zařízení

Universal Serial Bus. Téma 12: USB. Komunikační principy Enumerace Standardní třídy zařízení Universal Serial Bus Téma 12: USB Komunikační principy Enumerace Standardní třídy zařízení Obecné charakteristiky distribuovaná datová pro připojení počítačových periferií klávesnice, myš, Flash disk,

Více

pole Princip 1. Zvýšení rychlosti. 2. Zvýšení bezpečnosti uložených dat (proti ztrátě).

pole Princip 1. Zvýšení rychlosti. 2. Zvýšení bezpečnosti uložených dat (proti ztrátě). Rozdělení celkové kapacity disků mezi několik diskových jednotek. Princip Důvody:. Zvýšení rychlosti. Paralelní práce většího počtu diskových jednotek.. Zvýšení bezpečnosti uložených dat (proti ztrátě).

Více

Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto

Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Petr

Více

UniPi 1.1 Lite Technologická dokumentace

UniPi 1.1 Lite Technologická dokumentace UniPi 1.1 Lite Technologická dokumentace Obsah 1 Úvodní představení produktu... 3 2 Popis produktu... 4 2.1 Využití GPIO pinů... 5 2.2 GPIO konektor... 5 2.3 Napájení... 6 2.4 Montáž Raspberry Pi k UniPi

Více

Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram. III / 2 = Inovace a zkvalitnění výuky prostřednictvím ICT

Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram. III / 2 = Inovace a zkvalitnění výuky prostřednictvím ICT Škola Číslo projektu Číslo a název šablony klíčové aktivity Tematická oblast Název sady Téma Anotace Autor Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram CZ.1.07/1.5.00/34.0556

Více

Komunikační protokol MODBUS RTU v senzoru vlhkosti a teploty THT

Komunikační protokol MODBUS RTU v senzoru vlhkosti a teploty THT Komunikační protokol MODBUS RTU v senzoru vlhkosti a teploty THT Kompletní popis protokolu 29. prosince 2015 w w w. p a p o u c h. c o m fw 04 MODBUS RTU v THT M O DBUS RTU v THT Katalogový list Vytvořen:

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy

Více

LLC multiplexing/demultiplexing MAC formát rámce a přístupová metoda Nabízí se možnost standardizace rozhraní spojové a fyzické vrstvy

LLC multiplexing/demultiplexing MAC formát rámce a přístupová metoda Nabízí se možnost standardizace rozhraní spojové a fyzické vrstvy Ethernet PHY Pohled do historie Vznik počátkem 70. let u firmy Xerox Mnoho variant fyzické vrstvy koaxiální kabel optická vlákna kroucená dvoulinka Spojová vrstva zachovávána stejná LLC multiplexing/demultiplexing

Více

Zobrazovací jednotky a monitory

Zobrazovací jednotky a monitory Zobrazovací jednotky a monitory Zobrazovací jednotka - karta, která se zasunuje do jednoho z konektorů na sběrnici uvnitř počítače. Dva režimy činnosti: Textový režim - zobrazuje znaky uvedené v tabulce

Více

Rozhraní ATA a ATAPI. Rozhraní ATA a ATAPI. Koncepce ATA. Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA.

Rozhraní ATA a ATAPI. Rozhraní ATA a ATAPI. Koncepce ATA. Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA. 1 Koncepce ATA Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA. Registry řadiče Fyzická vrstva Systémová nebo specializovaná sběrnice Zařízení ATA/ATAPI 2 Rozsah specifikace

Více

PROGRAMÁTOR "WinProg-1" Návod k obsluze

PROGRAMÁTOR WinProg-1 Návod k obsluze PROGRAMÁTOR "WinProg-1" Návod k obsluze 1 1.Úvod. Programátor "WinProg-1" slouží k programování 8-bitových mikrořadičů Winbond řady W78... i W77... (s vyjímkou obvodů typu ISP). Programátor "WinProg-1",

Více

FASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor

FASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor FASTPort Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům aneb Jak připojit koprocesor *) inteligentní karta = karta vybavená vlastním procesorem J. Němeček 12. 10. 2013 úvodní

Více

Maturitní otázky z předmětu PROGRAMOVÁNÍ

Maturitní otázky z předmětu PROGRAMOVÁNÍ Wichterlovo gymnázium, Ostrava-Poruba, příspěvková organizace Maturitní otázky z předmětu PROGRAMOVÁNÍ 1. Algoritmus a jeho vlastnosti algoritmus a jeho vlastnosti, formy zápisu algoritmu ověřování správnosti

Více

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv

Více

Pokročilé architektury počítačů

Pokročilé architektury počítačů Pokročilé architektury počítačů Architektura paměťového a periferního podsystému České vysoké učení technické, Fakulta elektrotechnická A4M36PAP Pokročílé architektury počítačů Ver.1.00 2010 1 Motivace

Více

PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6, s o f c o s o f c o n.

PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6,   s o f c o s o f c o n. PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT Příručka uživatele Střešovická 49, 162 00 Praha 6, e-mail: s o f c o n @ s o f c o n. c z tel./fax : (02) 20 61 03 48 / (02) 20 18 04 54, http :// w w w. s o f

Více