STEDNÍ PRMYSLOVÁ ŠKOLA, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7. (studijní text)

Transkript

1 STEDNÍ PRMYSLOVÁ ŠKOLA, OSTRAVA - MORAVSKÁ OSTRAVA, KRATOCHVÍLOVA 7 (studijní text) µ-procesorová TECHNIKA Studijní text smí být používán pouze k výuce µ-procesorové techniky v SPŠ, Ostrava Moravská Ostrava, Kratochvílova 7. Není dovoleno dokument jakkoliv upravovat a samostatn používat jeho ásti.

2 1 Monolitické mikropoítae Atmel Technická data monolitických mikropoíta Atmel Hardware-ové moduly implementované do monolitických µ-poíta Cviení k probrané kapitole Pipojení periferních obvod k monolitickému µ-poítai Úvod do problematiky Praktická realizace pipojení I/O obvod Cviení k probrané kapitole Zadání a rozbor projektu íslo 2 (ízení a signalizace osvtlení automobilu) Zadání projektu Rozbor projektu Posuvný registr Cviení k probrané kapitole Obousmrný íta Cviení k probrané kapitole íta s promnným modulem ítání Cviení k probrané kapitole Obousmrný íta s promnným modulem ítání Cviení k probrané kapitole Vratný íta Cviení k probrané kapitole Binárn - dekadický pevodník Cviení k probrané kapitole Zámek na kód Popis funkce Algoritmus pro funkci zámek na kód Hlídací a výstražné zaízení Cviení k probrané kapitole Technická data LCD Úvod do problematiky Technická data LCD Komunikace s LCD Cviení k probrané kapitole / 32

3 1 Monolitické mikropoítae Atmel Klíové pojmy: WDT, PWM, záchytný systém, A/D pevodník. 1.1 Technická data monolitických mikropoíta Atmel Výrobní program fy Atmel v oblasti monolitických µ-poíta CISC vychází ze standardu I Instrukní soubor µ-poíta Atmel je prakticky shodný s I 8051 (výjimku tvoí drobné odlišnosti plynoucí z pozmnné hardware-ové struktury). Vývoj u firmy Atmel probíhá tak, aby byla zajištna kompatibilita s I Skupina µ-poíta tídy 51 je tvoena adou typ 1 z nichž zde uvádím následující: AT89C1051, AT89C2051, AT89C51, AT89C52 a AT89C55. Fy Atmel vyrábí v tomto segmentu krom monolitických µ-poíta ady C i monolitické µ-poítae jiných ad, ty mají mnoho rozšíení (sériový kanál SPI, interní Flash pro data, programovatelná pole, WDT, ).Firma Atmel uvedla na trh (pod oznaením AVR) i monolitické µ-poítae RISC. Monolitické µ-poítae 51, 52 a 55 vychází pímo z I 8051 / 52 a z pohledu uživatele u nich došlo pedevším ke zmn typu pamti k uložení programu (pvodní EPROM byla nahrazena pamtí Flash 2 ). Monolitické µ-poítae 1051 a 2051 vznikly redukcí potu vývod pouzdra (ze 40 na 20). U tchto ip chybí porty P0 a P2 (nepedpokládá se tedy komunikace s klasickou externí pamtí). Z tohoto dvodu pouzdra ip nedisponují signály ALE, PSEN a EA. Uvolnný prostor na ipu byl využit pro analogový komparátor, který je dostupný prostednictvím port P1.0 ~ (pozitivní vstup) a P1.1 ~ (negativní vstup). Výsledek komparace je dostupný na P3.6, není však vyveden na pouzdro. Velmi asto se v praxi využívá typ AT89C2051, dále jsou uvedena jeho základní technická data: Kompatibilita s MCS-51. Reprogramovatelná pam Flash (2 kb). RWM pam pro data typu RAM o velikosti 128 B. Napájecí naptí (2,7 6) V. Oscilátor hodinového signálu mže pracovat na kmitotech v rozmezí (0 24) MHz. 15 vstupn výstupních linek (porty P1 a P3). Dva 16-ti bitové ítae / asovae. Perušovací systém pro šest zdroj perušení. Sériový kanál. Možnost pímého ízení LED. Analogový komparátor. Možnost využití režim IDL a Power Down. 1.2 Hardware-ové moduly implementované do monolitických µ-poíta Krom firem Intel a Atmel vyrábí monolitické µ-poítae založené na jádru 8051 ada dalších výrobc (napíklad Philips, Siemens, Dallas, ). Mikropoítae jsou v rzných pouzdrech, mohou pracovat s vyšší frekvencí hodinového signálu (bžn f CLK = 33 MHz), mívají vtší pam programu (32 kb i více), vtší pam dat (1 kb a více). U mnohých jsou doplnny další funkce (Watch Dog Timer, pulsn šíková modulace (PWM), záchytný systém, A/D pevodník a další). WDT je v podstat speciální íta, který mže zamezit tzv. zacyklení programu (mže mít i další funkce). RST P3.0 P3.1 XTAL2 XTAL1 P3.2 P3.3 P3.4 P3.5 AT89C2051 GND P3.7 Pouzdro Atmel AT89C2051 U CC P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 1 Viz. 2 Vyšší komfort pi zápisu a opakovaném pepisu programu. 3 / 32

4 PWM je využitelná k ad úel (napíklad k ízení výkonu motor, ve spolupráci se záchytným systémem k penosu dat, ). asova vstup vstup registr registr as komparátor výstup S Q výstup as R CLK 1 èasovaè K objasnní principu PWM Princip funkce PWM je patrný z blokového schématu a asových prbh. Obsah asovae je inkrementován hodinovým signálem (CLK 1 ). Do registru je vložena binární hodnota. V okamžiku, kdy obsah asovae dosáhne hodnoty shodné s tou, která byla vložena do registru, komparátor nastaví obvod RS. Obvod RS je nulován v okamžiku peplnní ítacího registru asovae (viz asový prbh). Je zejmé, že opakovací perioda generovaného obdélníkového signálu je v tomto pípad závislá na rychlosti petékání asovae. Šíka puls generovaného signálu je nepímo úmrn závislá na hodnot vložené do registru. PWM lze tedy využít k transformaci binární hodnoty na délku pulsu. Princip funkce záchytného systému je patrný z blokového schématu. asova je inkrementován hodinovým signálem (CLK 2 ). V okamžiku vzestupné hrany vstupního signálu se otevírá klíovací obvod a aktuální hodnota z asovae je kopírována do pamti (odtud mže být i s uritým zpoždním tena). CLK 2 èasovaè klíèovací obvod MEM výstup vstup K objasnní principu záchytného systému Záchytný systém lze využít napíklad k transformaci délky pulsu zpt na binární hodnotu. Pedpokládejme, že signál CLK 1 je synchronní se signálem CLK 2, pedpokládejme dále, že oba asovae byly resetovány ve stejném okamžiku a pracují se shodným modulem ítání. Pivedeme-li signál z výstupu PWM na vstup záchytného systému, pak bude klíovací obvod otevírán v okamžiku, kdy asova záchytného systému obsahuje hodnotu shodnou s obsahem registru PWM. Analogov digitální pevodník slouží k digitalizaci analogových hodnot. V technické praxi se využívají pevodníky pracující na rzných principech (viz pedmt ELA). Zde bude objasnn princip funkce pevodníku s postupnou aproximací. Tento pevodník má relativn jednoduchou strukturu a je proto snadné jej integrovat na ip spolu s dalšími prvky monolitického µ-poítae. Pevodníky tohoto typu nepatí k nejrychlejším, v monolitických µ-poítaích bývají na vstupu vybaveny multiplexery (to umožní jediným pevodníkem postupn mit vtší poet analogových veliin). 4 / 32

5 vstup (A) komparátor (analogový) procesor výstup (D) D / A pøevodník K objasnní principu A / D pevodníku s postupnou aproximací Funkce A/D pevodníku bude objasnna na píkladu. Pedpokládejme (z dvodu jednoduchosti), že A/D pevodník je 5-ti bitový. Váhy jednotlivých bit budou tedy b 0 ~ 1, b 1 ~ 2, b 2 ~ 4, b 3 ~ 8, b 4 ~ 16. Dále pro jednoduchost pedpokládejme, že váhy jednotlivých bit pímo odpovídají menému naptí ve voltech. Bylo-li na vstup A/D pevodníku pivedeno naptí (napíklad) 11 V a toto naptí se po dobu pevodu nebude mnit, bude innost pevodníku probíhat v pti krocích takto: 1. Procesor pevodníku vygeneruje hodnotu odpovídající váze MSb (v našem pípad 16) a odešle ji do D/A pevodníku. Analogová hodnota z D/A pevodníku je komparátorem porovnána s menou hodnotou a procesor dostane pokyn k zavržení hodnoty generovaného bitu (vygenerovaná hodnota 16 je vtší než mená hodnota 11). 2. Procesor pevodníku vygeneruje hodnotu odpovídající váze dalšího bitu v poadí (8) a odešle ji do D/A pevodníku. Analogová hodnota z D/A pevodníku je komparátorem porovnána s menou hodnotou a procesor dostane pokyn k zachování hodnoty (vygenerovaná hodnota 8 není vtší než mená hodnota 11). 3. Procesor pevodníku vygeneruje hodnotu dalšího bitu a pidá ji k doposud vygenerované hodnot (8 + 4 = 12). Analogová hodnota z D/A pevodníku je komparátorem porovnána s menou hodnotou a procesor dostane pokyn k zavržení hodnoty generovaného bitu (vygenerovaná hodnota 12 je vtší než mená hodnota 11). 4. Procesor pevodníku vygeneruje hodnotu dalšího bitu a pidá ji k doposud vygenerované hodnot (8 + 2 = 10). Analogová hodnota z D/A pevodníku je komparátorem porovnána s menou hodnotou a procesor dostane pokyn k zachování hodnoty (vygenerovaná hodnota 10 není vtší než mená hodnota 11). 5. Procesor pevodníku vygeneruje hodnotu dalšího bitu a pidá ji k doposud vygenerované hodnot ( = 11). Analogová hodnota z D/A pevodníku je komparátorem porovnána s menou hodnotou a procesor dostane pokyn k zachování hodnoty (vygenerovaná hodnota 11 není vtší než mená hodnota 11). Po ukonení pevodu je digitalizovaná hodnota odeslána na výstup pevodníku. 1.3 Cviení k probrané kapitole Popište základní rozdíly mezi monolitickými µ-poítai AT89C51 a AT89C2051. Objasnte úel a funkci WDT. Vysvtlete princip funkce A/D pevodníku s postupnou aproximací. 5 / 32

6 2 Pipojení periferních obvod k monolitickému µ-poítai Klíové pojmy: šumová imunita, zatížení I/O brány, kontakt spínající v negativní logice. 2.1 Úvod do problematiky Program v µ-poítai eší zadaný úkol a pitom obvykle reaguje na vnjší podnty (zpracovává vstupní signály) a výsledky své innosti vnjšímu prostedí pedává (generuje výstupní signály). Výrobce (pro typ Atmel AT89C2051) uvádí maximální zatížení 20 ma/pin, ale celkové zatížení ipu nesmí pesáhnout 80 ma. Z tchto hodnot je poteba vycházet pi návrhu I/O obvod. K pipojení mechanických kontakt se zpravidla využívají rezistory s odporem asi 1 k (pi vyšších hodnotách odporu klesá spoteba obvodu, ale zhoršuje se šumová imunita a obrácen). tení z registru U CC 20 až 40 k Px.y vnitní sbrnice D Q signál zápisu C Q N tení z brány Zjednodušené schéma zapojení brány LED lze k mikropoítai pipojit pímo (bez nutnosti použít tranzistor k ovládání). Ze schématu zapojení I/O brány plyne, že bžnou LED musíme pipojit tak, aby byla ízena v negativní logice. Toto opatení je vynuceno fiktivním rezistorem k. Tento rezistor neumožní, aby z I/O brány vytékal vtší proud. +5V R LED U R U LED U CC U OL Pipojení LED k I/O brán Výrobce uvádí pro I/O brány následující charakteristické údaje: U IL ~ (0,5 0,9)V (naptí, pro které je na vstupu definována logická úrove L) 6 / 32

7 U IH ~ (1,9 5,5)V (naptí, pro které je na vstupu definována logická úrove H) U OL ~ (0,5)V (naptí, pro logickou úrove L na výstupu) U OH ~ (2,4V 0,9*U CC ) (naptí, pro logickou úrove H na výstupu) Uvedená hodnota je závislá na velikosti výstupního proudu. Vztah k urení hodnoty rezistoru omezujícího velikost proudu protékajícího LED vychází z výše uvedeného schématu a typických hodnot uvádných výrobcem monolitického µ-poítae. Je zejmé, že platí... U CC = U R + U LED + U OL U R = U CC Úbytek naptí na LED je závislý na typu diody a na barv jejího svtla. Proud protékající diodou uruje intenzitu svitu diody. Píklad: pro zvolený typ diody nalezneme v katalogu U LED = 2V a s ohledem na možnosti diody zvolíme proud I LED = 7,5mA, je-li U CC = 5V, pak hodnota rezistoru omezujícího proud diodou bude vyíslena podle následujícího vztahu: U U CC U LED U OL 5 2 0,5 R = = = 0, 33 kω I 7,5 LED Proud tekoucí I/O branou není vtší než pípustný, je však poteba provit, zda nedojde k pekroení celkové hodnoty proudu pípustné pro ip. 2.2 Praktická realizace pipojení I/O obvod Nevyužité (nezapojené) vstupy obdobn jako u TTL obvod vykazují ve vstupním režimu logickou úrove H. Je-li požadavek, aby I/O brána byla ve vstupním režimu, musí být ped prvním tením odeslána na výstup této brány úrove H. LED U Jak již bylo díve uvedeno, mechanické kontakty lze k I/O brán pipojit dvojím zpsobem. OL S 1 U CC R 1 R 2 U CC S 2 Pipojení mechanického kontaktu k I/O brán Ob ešení se v praxi používají, jsou-li však v prbhu normální innosti kontakty spíše rozepnuté, je výhodnjší druhá alternativa. Systém má nižší spotebu elektrické energie (toto je dležité zvláš v pípad, kdy je zaízení napájeno z baterie). Software však musíme realizovat s vdomím, že mechanické kontakty pracují v negativní logice. Výstupní signály lze realizovat prostednictvím optoelektronických souástek, nebo prostednictvím tranzistorových vazeb s využitím bipolárních i unipolárních tranzistor. 7 / 32

8 U CC U R 1 RE 2 D zátž T 2 Výstup signálu s optronem Výstup signálu s tranzistorem NPN U CC RE 3 D R 3 2 T T 4 zátž N Výstup signálu s tranzistorem PNP Výstup signálu s tranzistorem FET Popis vlastností uvedených obvod: ešení s optoelektrickým prvkem je výhodné z nkolika dvod (malé rozmry, dlouhá životnost a galvanické oddlení obvod monolitického µ-poítae od silových obvod). ešení s tranzistorem NPN umožuje použít relé spínající pi naptí vyšším než U CC. Proud vtékající do báze tranzistoru T 2 je obvykle dostaten omezen tzv. fiktivním rezistorem I/O brány. ešení s tranzistorem PNP umožuje snadné použití výkonového tranzistoru (proud vytékající z báze tranzistoru mže být i vyšší). Relé však v tomto pípad musí být spínáno pouze naptím U CC. ešení s polem ízeným tranzistorem se jeví jako velmi výhodné pro svou jednoduchost a spolehlivost. Použijeme-li napíklad tranzistor BUZ11, je možno spínat proudy dosahující až desítek ampér. 2.3 Cviení k probrané kapitole Popište používané zpsoby pipojení mechanických kontakt k monolitickému µ-poítai. Objasnte, pro nelze k ovládání relé tranzistorem PNP použít vyšší naptí. Vysvtlete postup výpotu hodnoty odporu rezistoru použitého k omezení proudu tekoucího LED. 8 / 32

9 3 Zadání a rozbor projektu íslo 2 (ízení a signalizace osvtlení automobilu) 3.1 Zadání projektu Navrhnte systém, který ídí rozsvcení svtel automobilu a pi opuštní vozidla akusticky upozorní na rozsvícená svtla. Popis funkce: Není-li klí spínací skíky alespo v poloze 2, mohou svítit pouze parkovací svtla. Je-li klí spínací skíky v poloze 2 a jsou zapnuta parkovací svtla, lze rozsvítit i tlumená, dálková pípadn mlhová svtla. Pi snaze o rozsvícení tlumených i dálkových svtel budou svítit pouze svtla dálková. Pi snaze o rozsvícení dálkových a mlhových svtel budou svítit pouze svtla mlhová. Dojde-li k otevení dveí idie v dob, kdy jsou zapnuta alespo parkovací svtla a klí spínací skíky není v poloze 2, zazní zvuková signalizace. Realizace: K realizaci využijte monolitický µ-poíta AT89C2051. I/O brány použijte takto 3 : p1.0 ~ relé parkovacích svtel p1.1 ~ relé tlumených svtel p1.2 ~ relé dálkových svtel p1.3 ~ relé mlhových svtel p1.4 ~ akustická signalizace p3.0 ~ spína parkovacích svtel p3.1 ~ spína tlumených svtel p3.2 ~ spína dálkových svtel p3.3 ~ spína mlhových svtel p3.4 ~ klí spínací skíky v poloze 2 p3.5 ~ dvení spína dveí idie Návrh bude obsahovat: Zadání, teoretický rozbor úlohy, algoritmus s popisem, program s komentáem, schéma zapojení (ovládací prvky spínae, relé ovládaná tranzistory, piezoelektrický mni ovládaný tranzistorem). Návrh a výpoet všech prvk HW struktury a závr. 3.2 Rozbor projektu Na následující stránce jsou uvedena dílí schémata realizující pipojení I/O obvod k monolitickému µ- poítai. Dílí legenda ke schématm: S 1 ~ ovládací prvek pro osvtlení S 2 ~ pepína režim osvtlení kabiny S 3 ~ dvení spína dveí idie R 2, R 3 a ZD 1 ~ transformace 12 V logiky na logiku 5 V (klí spínací skíky v poloze 2 ) R 4, R 5, D 2 a ZD 2 ~ transformace 12 V logiky na logiku 5 V (vnitní osvtlení dvee idie) D 1 ~ dioda k potlaení zákmit zpsobených cívkou relé 3 Využití I/O bran je zde jednotn ureno z dvodu snadné kontroly funkce programu. 9 / 32

10 key (+12 V) +12 V R 3 p3.4 S 2 D 2 R 5 p3.5 R 2 ZD 1 S 3 R 4 ZD 2 U CC +12 V U CC S 1 R 1 p p3.3 D 1 Re 1 P 1 p1.3 T 1 p1.4 T 2 Ukázka možného pipojení periferních obvod k AT89C2051 Na následující stran je uveden píklad možného ešení ve form algoritmu. Z dvodu srozumitelnosti je zde uvedena struná legenda usnadující tení algoritmu. Legenda k objasnní funkce algoritmu: prk ~ spína (žárovky) parkovacích svtel key ~ klí spínací skíky v poloze 2 dor ~ (door) dvení spína dveí idie aud ~ zvuková signalizace srt ~ spína (žárovky) tlumených svtel lng ~ spína (žárovky) dálkových svtel smg ~ spína (žárovky) mlhových svtel Blok SetUp eší pedevším výchozí nastavení I/O bran po inicializaci systému. Levá ást algoritmu popisuje situaci, kdy klí spínací skíky není v poloze 2 4. Je zde ešeno ovládání akustické signalizace a zhášení tlumených, dálkových a mlhových svtel v pípad, že klí spínací skíky není v poloze 2. V pravé ásti algoritmu je naznaeno ovládání a vzájemné blokování tlumených, dálkových a mlhových svtel v pípad, že klí spínací skíky je v poloze 2. aktivní. Výstup pozitivním smrem z rozhodovacích len se pedpokládá pro pípady, kdy je testovaná funkce 4 (poloha 0 ~pístroje v pístrojovém panelu neaktivní, volant uzamen, poloha 1 ~ pístroje v pístrojovém panelu neaktivní, volant odemen, 2 ~ pístroje v pístrojovém panelu aktivní, volant odemen, 3 ~ pístroje v pístrojovém panelu neaktivní, volant odemen, spouštní motoru) 10 / 32

11 start aud off SetUp srt? prk? lng? prk on srt off prk off srt on key? lng? dor? aud off smg? aud on lng off lng on srt off lng off smg off smg? smg off smg on Algoritmus možného ešení signalizace a ovládání osvtlení automobilu 11 / 32

12 4 Posuvný registr Klíové pojmy: posuvný registr, asynchronní innost, synchronní innost. in S / P out P / S Schématické oznaení posuvných registr in out Funkce posuvných registr byla probrána ve druhém roníku v pedmtu CIT. Zde jsou uvedeny algoritmy sério / paralelního a paraleln / sériového posuvného registru. Posuvné registry mohou být napíklad využity jako software-ov ešené vysílae a pijímae sériového kanálu. Zde uvedený sério / paralelní registr te informace prostednictvím brány P3.7 a na výstup je pedává prostednictvím portu P1 Ukázka programu (sério / paralelní posuvný registr) 1 SetUp 2 3 c=p3.7 rotation. ;pedcházející. ; ásti. ; programu SetUp:. ;výchozí nastavení. ; pro innost. ; posuvného registru 4 5 wait 8x rotation? Cykl: mov c,p3.7 ;tení vstupní hodnoty rlc a ;pedání do ACC acall Wait ;asová synchronizace djnz num,cykl ;peten celý bajt? mov p1,a ; ano! (zobrazení) ajmp SetUp ;další bajt 6 out Algoritmus sério / paralelního posuvného registru Legenda k funkci algoritmu: (1) nastavení výchozí signalizace, prvotní nastavení pro synchronizaci tení vstupního signálu (2) tení vstupního signálu 12 / 32

13 (3) postupné azení vstupního signálu do paralelního registru (4) asová prodleva ped tením dalšího vstupního signálu (5) vyhodnocení potu pevzatých signál ze vstupu (6) zobrazení transformované informace na výstupu Posuvný registr fungující v souladu s uvedeným algoritmem a programem pracuje v asynchronním režimu (perioda tení vstupních informací je urena zde blíže nespecifikovanou zpožovací smykou). Na následující stran je ukázka realizace paraleln / sériového registru, který je synchronizován vnjším signálem (perioda tení vstupních informací není urována zpožovací smykou, ale mže být i promnná v závislosti na charakteru vstupního signálu). Legenda k funkci algoritmu: (1) nastavení výchozí signalizace, prvotní nastavení pro synchronizaci tení vstupního signálu (2) tení vstupní informace (data k pevodu) (3) ekání na píkaz k zahájení pevodu (4) ekání na vzestupnou hranu vnjšího synchronizaního signálu (5) posun aktuálního bitu pro výstup (6) výstup aktuálního bitu (7) ekání na sestupnou hranu vnjšího synchronizaního signálu (8) vyhodnocení potu bit urených k pevodu 4.1 Cviení k probrané kapitole Vysvtlete innost programu realizujícího funkci asynchronního sério / paralelního posuvného registru. Objasnte rozdíl ve funkci synchronního a asynchronního posuvného registru. Uvete píklady možného použití posuvných registr. 13 / 32

14 1 SetUp Ukázka programu (paraleln / sériový posuvný registr) inp enter? sync? rotation p3.0=c. ;pedcházející. ; ásti. ; programu SetUp: mov num,#8 ;výchozí nastavení Enter: mov a,p1 ;tení ze vstupu jnb p3.7,enter ;provést pevod? ; ano! SyncN: njb p3.1,syncn ;"sync" = H? ; ano! rlc a ;výstup mov p3.0,c ; bitu SyncY: jb p3.1,syncy ;"sync" = H? ; ne! djnz num,syncn ;celý bajt? ajmp SetUp ; ano! (další pevod) 7 sync? 8 8x rotation? Algoritmus paraleln / sériového posuvného registru 14 / 32

15 5 Obousmrný íta Píklad s ásteným ešením: Promyslete HW strukturu, zakreslete algoritmus a napište program plnící funkci ítae ítajícího vnjší signály. Modul ítání je pevný (256). Aktuální stav ítae a je prezentován prostednictvím portu P1. Vstup ítae nech je realizován prostednictvím P3.0. K volb smru ítání použijte P3.1 (P3.1=H~ítání vped, P3.1=L~ítání vzad). Pozastavení ítání prostednictvím P3.2 (P3.2=H~ítání pozastaveno, P3.2=L~ítání pokrauje od dosažené hodnoty). Reset ítae prostednictvím P3.3 (P3.3=H~provedeno výchozí nastavení ítae, P3.3=L~režim ítání). Na následující stránce je uveden algoritmus a naznaeno programové ešení zadaného úkolu. Algoritmus je navržen tak, že v dob pozastavení ítae je možno provést i jeho reset. Reset je též možno provést po každé sestupné hran vstupního signálu. V dob ekání na vzestupnou hranu vstupního signálu již íta resetovat nelze. Algoritmus je dále navržen tak, že o smru ítání lze rozhodnout ješt i v dob ekání na vzestupnou hranu vstupního signálu. (Popisovaný íta ítá v okamžiku vzestupné hrany.) Poznámky k realizaci: Symbol count, použitý v algoritmu, oznauje ítací registr. Pi zápisu vlastního programu vnujte pozornost vtvení, které má zajistit inkrementaci, nebo dekrementaci ítacího registru v závislosti na volb smru ítání. 5.1 Cviení k probrané kapitole Objasnte funkci ítae ítajícího vped nebo vzad. Algoritmus navrženého ešení není komentován popište podrobn jeho funkci. Navrhnte vlastní algoritmus, který umožní provedení resetu i v dob ekání na vzestupnou hranu vstupního signálu. 15 / 32

16 start Ukázka programu obousmrného ítae p3.3 = = 1. ;pedchozí. ; ásti. ; programu mov p1,#0 ;nula na výstup count = 0 p1 = 0 Repeat: jnb p3.3,skip ;provést re mov count,#0 ; ano mov p1,#0 ; provést! p3.2 = = 1 p3.0 = = 1 Skip: In0: Low: jb p3.2,repeat ;pozastavit ítání? ; ne! jnb p3.0,in0 ;vzestupná hrana? ; ano! jb p3.1,high ;ítat vped? ; ne! dec count ;aktualizace ítae ajmp Out ;hodnota na výstup High: inc count ;aktualizace ítae p3.1 = = 1 Out: mov p1,count ;výstup hodnoty + + count - - count In1: jb p3.1,in1 ;stále úrove H? ajmp Repeat ; ne! (opakování) p1 = count p3.0 = = 1 Algoritmus obousmrného ítae 16 / 32

17 6 íta s promnným modulem ítání Píklad s ásteným ešením: Navrhnte HW strukturu a algoritmus a program pro íta ítající pouze vped. Po dosažení hodnoty odpovídající modulu (modul 1) nech proces ítání pokrauje po vynulování ítacího registru. Pepnutí ítae z režimu ítání do režimu zadávání modulu a je možné v libovolném okamžiku. Pamové místo k uložení modulu ítání zvolte osmi bitové. Modul bude zadáván prostednictvím dolní tetrády P3 ve dvou fázích: 1) dolní tetráda 2) horní tetráda. Informace o modulu musí být zobrazována na výstupu ítae (P1). K ovládání použijte jediný ovládací prvek nazvaný set. Algoritmus ítae navrhnte tak, aby íta ítal v okamžiku sestupných hran vstupního signálu. Poznámky k realizaci: K naítání nov zvoleného modulu ítání bude využito instrukcí swap (to umožní natení horní i dolní tetrády budoucího modulu ítání prostednictvím dolní tetrády portu P3). K zápisu druhé (v tomto pípad dolní) tetrády nov zvoleného modulu nelze použít instrukci mov, došlo by k pepsání již zadané horní tetrády modulu. Program je vhodné napsat tak, aby systém prostednictvím výstupu signalizoval svou innost (v našem pípad by ml postupn zobrazovat nov zadávaný modul ítání). Pro korektní innost systému musí být v segmentu pro nastavení vazen sudý poet vzájemn inverzních brzdících smyek (v opaném pípad by totiž nebylo možné režim zadávání nového modulu již opustit). 6.1 Cviení k probrané kapitole Objasnte funkci ítae s promnným modulem ítání (zvolte I/O bránu pro prvek set). Popište funkci nekomentovaného algoritmu uvedeného na další stran. Napište program plnící funkci ítae s promnným modulem ítání v souladu s uvedeným algoritmem. 17 / 32

18 start counter = 0 vložení p3 do acc odstranìní horní tetrády acc vložení acc do modul vložení modul do p1 in? vložení p3 do acc odstranìní horní tetrády acc zámìna tetrád v acc "modul = modul OR acc" vložení modul do p1 in? p1 = counter + + counter vložení 0 do p1 counter = = modul Algoritmus ítae s promnným modulem 18 / 32

19 7 Obousmrný íta s promnným modulem ítání Píklad s ásteným ešením: Jak vyplývá z názvu, tento íta integruje funkce obou íta uvedených na pedchozích stránkách. Prostudujte funkci dále uvedeného algoritmu obousmrného ítae s promnným modulem ítání a napište vlastní program. Ukázka použití instrukce CJNE k testování aktuální hodnoty CNT. ( Poznámka: instrukce CJNE ovlivuje C.)... (1) Test zda CNT > = MOD Test: mov a,mod ;píprava k porovnání hodnot cjne a,cnt,neq ;MOD CNT skok Kor: mov cnt,#0 ;CNT > = MOD ret ;test dokonen Neq: jc Kor ;CNT > MOD skok ret ;test dokonen (2) Test zda CNT = MOD Test: mov a,mod ;píprava k porovnání hodnot cjne a,cnt,neq ; MOD CNT skok Kor: mov cnt,mod ;CNT > = MOD ret ;test dokonen Neq: jc Kor ; CNT > MOD skok ret ;test dokonen 7.1 Cviení k probrané kapitole Objasnte funkci obousmrného ítae s promnným modulem ítání. Podrobn popište funkci výše uvedených programových segment. Napište program plnící funkci ítae s promnným modulem ítání v souladu s uvedeným algoritmem. 19 / 32

20 start cnt = 0 mod = 0 up = H H tetráda inp? inp? L tetráda up? + + cnt cnt = = 0 cnt = mod cnt > = mod 1 cnt = cnt cnt > = mod p1 = cnt 2 cnt = mod Algoritmus obousmrného ítae s promnným modulem ítání 20 / 32

21 8 Vratný íta Vratný íta se svou funkcí podobá ítai obousmrnému. U obousmrného ítae lze smr ítání volit vnjším signálem, u ítae vratného je smr ítání volen samoinn vždy po dosažení mezní hodnoty. V píkladu, který popisuje následující algoritmus dochází ke zmn smru ítání vždy, je-li dosaženo hodnoty counter = modul - 1 (smr vped se zmní na smr vzad) a vždy po dosažení hodnoty counter = 0 (smr vzad se zmní na smr vped). Algoritmus je navržen tak, aby zadání nového modulu mohlo probhnout jak pi ekání na vzestupnou hranu, tak pi ekání na sestupnou hranu vstupního signálu. Po startu je modul ítání nastaven na hodnotu 256 a íta ítá od hodnoty 0 smrem vped. Soupis použité symboliky v algoritmu: out ~ výstup ítae (režim ítání), zobrazení modulu (režim nastavení nového modulu) up ~ píznak smru ítání (up=1 ~ ítání vped) counter ~ ítací registr modul ~ registr k uložení modulu ítání in ~ vstup ítae set ~ ovládací prvek (pepnutí do režimu zadávání nového modulu, ovládání zadávání modulu a návrat do režimu ítání) Poznámky k realizaci: Pozornost vnujte vyešení pepínání smru ítání pi dosažení krajních mezí. 8.1 Cviení k probrané kapitole Objasnte funkci vratného ítae s promnným modulem ítání. Popište funkci nekomentovaného algoritmu uvedeného na další stran. Napište program plnící funkci ítae s promnným modulem ítání v souladu s uvedeným algoritmem. 21 / 32

22 start out = 0 up = H counter = 0 modul = 0 out = 0 in? ètení a zavedení HT in? up = = H ètení a zavedení LT - - counter + + counter counter = = 0 counter = = modul - 1 up = H up = H counter = 0 out = 0 up = L out = counter Algoritmus vratného ítae s promnným modulem ítání 22 / 32

23 9 Binárn - dekadický pevodník V technické praxi vzniká pomrn asto poteba zobrazit zmenou, vypotenou, nebo jinak získanou binární hodnotu. Použijeme-li k zobrazení sedmi segmentový displej, nebo LCD, je vhodné zobrazit hodnotu v dekadické soustav. Pak je poteba ešit pevod ísla z binární do dekadické soustavy. Algoritmy ešící daný problém mohou být založeny na rzných principech, nkteré vedou k cíli rychle, jiné pomaleji, nkteré jsou rozsáhlé, jiné jednoduché. Zde je uveden algoritmus realizující pevod 16-ti bitové hodnoty. Legenda k algoritmu: BH ~ horní bajt pevádného ísla BL ~ dolní bajt pevádného ísla JP, DP, SP, TP ~ poítadla (jednotek, desítek, stovek a tisíc) J, D, S, T, X ~ výsledná hodnota (jednotky, desítky, stovky, tisíce, desetitisíce) Z algoritmu uvedeného na následující stran vyplývá, že pevod je realizován v cyklech a doba potebná k jeho dokonení mže být rzn dlouhá (vyšší pevádné hodnot odpovídá delší doba potebná k pevodu). K realizaci pevodu jsou zavedeny pomocné promnné (poítadla). Svým principem pevodník pipomíná poítadlo ujetých kilometr používané u automobilu starší konstrukce. Registry obsahující pevádnou binární hodnotu jsou postupn dekrementovány a každé dekrementaci odpovídá zvýšení hodnoty odpovídajícího dekadického ítae s ohledem na jeho souasnou vlastní a místní hodnotu. 9.1 Cviení k probrané kapitole Objasnte funkci binárn dekadického pevodníku. Popište funkci nekomentovaného algoritmu uvedeného na další stran. Uvete píklady možného použití pevodníku. 23 / 32

24 convert JP=10, J=0, DP=10, D=0, SP=10, S=0, TP=10, T=0, X=0 BH = = 0 BL = = 0 BL = = 0 hotovo BL = BH - - BL - - JP J = 0 JP = DP D = 0 DP = SP S = 0 SP = TP T = 0 TP = 10 JP = = 0 DP = = 0 SP = = 0 TP = = J + + D + + S + + T + + X Algoritmus binárn dekadického pevodníku 24 / 32

25 10 Zámek na kód 10.1 Popis funkce Pedpokládejme, že našim úkolem je návrh systému realizujícího funkci zámek na kód. Popis požadované funkce: tyciferný kód je trvale a bez možnosti zmny zapsán v pamti programu. Cifry lze volit stiskem jednoho z osmi tlaítek pipojených k P1. Systém signalizuje (LED) stisk tlaítka a režimy innosti (zaveno oteveno, špatný kód). Systém ovládá elektromagnetický zámek. Signalizace chyby musí probhnout až po stisku tvrtého tlaítka. Vhodným zpsobem musí být vyešena eliminace zásahu cizí osoby, která mohla zadat nkolik údaj ve snaze o neoprávnný vstup. Návrh možného ešení: Je-li zadána alespo jedna hodnota, svítí píslušná signalizace a systém umožní provést software-ový reset, nebo nedojde-li k zadání celého kódu ve stanoveném limitu provede se software-ový reset samoinn. + 5 V + 5 V GND + 5 V + U LED R 1 P1.0 P1.1 Re D R R LED TL 1 AT89C2051 P1.7 T R krystal 27 pf 27 pf Redukované schéma HW struktury zámku na kód 10.2 Algoritmus pro funkci zámek na kód Na následující stránce je uveden algoritmus, který naznauje možné software-ové ešení funkce zámku na kód v souladu s výše uvedeným popisem. Kód je v tomto pípad umístn v pamových bukách. Vyhodnocování správnosti kódu je realizováno v cyklech a k naítání kódu z pamti je použito nepímé adresování. K vyhodnocení zadaných hodnot je použito instrukce pro rozdíl (je li rozdíl požadované a petené hodnoty nulový, je stisknuto správné tlaítko). Testovací cyklus je ukonen po zadání tvrté cifry. Pak dojde k doasnému otevení dveí, nebo k vyhlášení poplachu. Eliminace zásahu cizí osoby je zde ešena mením asu mezi jednotlivými stisky tlaítek. Je-li prodleva mezi jednotlivými stisky tlaítek píliš dlouhá doposud zadaný kód je zapomenut a je poteba jej zadat znovu. Algoritmus je zjednodušený a neeší napíklad problém zákmit kontakt tlaítek (systém by tak mohl vyhodnotit jediný stisk tlaítka jako opakovaný stisk stejného tlaítka a to by vedlo k chybné funkci). 25 / 32

26 start Set Up input keyboard press? first + + r0 a = a first? 0? - - time error time out? all? press? error? open wait 1 close alarm ON wait 2 alarm OFF Algoritmus zámku na kód 26 / 32

27 11 Hlídací a výstražné zaízení asté uplatnní nachází monolitické µ-poítae pi realizaci bytových nebo automobilových hlídacích systém. Tato zaízení mohou sledovat neoprávnné vniknutí osob, nebo i další události (požár, poruchu vodoinstalace, ). Pi návrhu systému budeme v našem pípad vycházet z již existujícího zámku na kód, který upravíme a rozšííme o další funkce. Ke snímání informací z hlídaného prostoru se používají rzná idla. Napíklad: Jazýkové kontakty s permanentním magnetem, prostorové snímae (infra, dopler RL), spínae (paraleln spojené vyhodnocuje se sepnutí, sériov spojené vyhodnocuje se rozepnutí). Je-li vedení mezi ústednou alarmu a idlem pístupné cizím osobám, musí být chránno. Ochranu vedení lze ešit napíklad mením elektrického odporu vedení. Systém je schopen vyhodnotit perušení vedení, zkrat vedení a inicializaci idla. perušení vedení R 1 vedení k ústedn zkrat vedení R 2 idlo K objasnní principu vyhodnocení perušení vedení, zkratu vedení a aktivace idla Problematika hlídacích a výstražných systém je pomrn široká, na další stran je pro ilustraci uveden algoritmus popisující možné ešení takového zaízení Cviení k probrané kapitole Objasnte funkci Alarmu v návaznosti na díve uvedený zámek na kód. Popište funkci idel u zde navrhovaného Alarmu. Napište program plnící funkci v souladu s algoritmem uvedeným na následující stran. 27 / 32

28 start výchozí nastavení narušení? poplach ON deaktivace? opatøení deaktivace OK? prodleva 2 poplach ON aktivace? prodleva 1 nový kód? poplach OFF nový kód potvrzení nového kódu nový kód OK? Algoritmus alarmu 28 / 32

29 12 Technická data LCD Klíové pojmy: LCD, adi LCD, signály RS, R/W a E Úvod do problematiky Interaktivní systémy na bázi monolitických µ-poíta asto používají k zobrazení informací displeje z tekutých krystal (Liquid Crystal Display). Krom sedmi segmentového provedení se tyto displeje vyrábí v provedení alfanumerickém, grafickém, nebo kombinované. Pro zajištní dobré itelnosti zobrazovaných informací mohou být displeje podsvíceny. Nejastji používané LCD jsou v souasné dob alfanumerické displeje, komunikace s nimi je relativn jednoduchá a zobrazení informací není nároné na pamové obvody. Tyto displeje slouží k zobrazování rzných údaj ve form písmen, íslic a zvláštních znak. Znaky lze v omezeném množství a form generovat. Nkteí výrobci nabízejí výrobu LCD podle specifikace zákazníka (toto je však rentabilní až pro vtší série). Znaky na LCD jsou zobrazovány v jedné nebo nkolika ádkách obvykle ve dvou fontech 5. LCD jsou opateny adiem (nejastji se používají adie firmy Hitachi HD44780U, nebo adie s nimi kompatibilní). adie umožují zjednodušit komunikaci LCD s monolitickým µ-poítaem a zajišují provádní rutinních operací potebných k zobrazování požadovaných informací. LCD jsou velmi jemná a citlivá zaízení, mohou být poškozeny napíklad mechanickými otesy nebo tepeln. Jsou rovnž citlivé na statickou elektinu. adi LCD obsahuje trvalou pam, v níž jsou uloženy znaky, které mohou být zobrazovány. Mnozí distributoi LCD však dováží displeje s tzv. asijskou znakovou sadou. Krom základních písmen latinky (malých a velkých) a íslic je doplnna ada u nás nepoužitelných znak (rozsypaný aj). Oznaení displej je ešeno kódem a lze si tedy snadno vybrat požadovaný typ: Legenda: 1 oznaení výrobce 2 typ LCD 3 poet znak v ádce (bod v ádce) 4 poet ádek (bod ve sloupci) 5 podsvtlení 6 provedení konektoru 7 typ a barva LCD 8 oznaení modelu 9 adi a znaková sada 10 typ polarizátoru 11 verze 5 druh písma 29 / 32

30 12.2 Technická data LCD Alfanumerické displeje jsou opateny pípojným místem se 14-ti nebo 16-ti vývody (dva vývody bývají použity k samostatnému napájení podsvtlení LCD). Elektronické obvody LCD nejsou chránny proti napovému petížení. K nastavení kontrastu zobrazení se v nkterých pípadech využívá záporné naptí 6. Ke generování tohoto naptí lze vyžít obvod MAX232, který bývá použit ke konverzi logických úrovní pi komunikaci s poítai tídy PC. Oznaení kontakt LCD: 1 V SS (GND) 2 V DD (+ 5V) 3 V 0 (nastavení kontrastu) 4 RS (penos instrukcí nebo dat) 5 R/W (volba smru penosu informací) 6 E (potvrzení operace) 7 14 DB0 DB7 (datová sbrnice) 15 A (kladný pól napájení podsvtlení) 16 K (záporný pól napájení podsvtlení) kontakty plošný spoj s adiem 1 16 montážní otvory aktívní plocha Mechanické uspoádání LCD Funkce signál LCD: Signál RS (Register Select) uruje, zda po sbrnici budou penášena data nebo instrukce. Signál R/W (Read Write) nastavuje smr penosu informace (do LCD, nebo z LCD). Signál E (Enable) slouží jako pokyn k vykonání operace. Sbrnice je osmi bitová, s LCD lze však komunikovat i ve ty bitovém režimu. Tento zpsob komunikace je s ohledem na HW strukturu obvod jednodušší a z pohledu použití I/O bran monolitického µ- poítae úspornjší. 6 viz katalogový list píslušného LCD 30 / 32

31 K ovládání LCD se využívá nkolik píkaz (instrukcí): vymazání znak urených k zobrazení DDRAM 7 (display data RAM); nastavení nulté adresy DDRAM; nastavení módu (posun kurzoru, posun zobrazení, zapnutí / vypnutí displeje, zapnutí / vypnutí blikání kurzoru); funkce displeje (8 mi bitový nebo 4 bitový režim penosu, poet ádek, výbr fontu); nastavení adresy v CGRAM 8 (character generator RAM); nastavení adresy DDRAM (pozice znaku pro zobrazení); tení BF 9 (busy flag); zápis dat do CGRAM nebo DDRAM; tení dat z CGRAM nebo z DDRAM Komunikace s LCD Interní obvody realizující reset LCD fungují korektn pouze v pípad, že napájecí naptí pi pipojení narstá stanovenou rychlostí (z 0,2V na 2,7 / 4,5V za 0,1 10 ms). Pokud není požadovaná strmost nárstu napájecího naptí zajištna je nutné provést reset LCD software-ov (inicializaní sekvence jsou popsány na stránkách výrobce). Pro ilustraci zde uvádím pehlednou tabulku dokumentující zpsob komunikace s LCD vetn asových parametr a výkladu mnemonických zkratek. Na následující stránce je uvedena tabulka zobrazující evropskou znakovou sadu. 7 pam pro znaky vybrané k zobrazení 8 pam znakové sady 9 píznak zaneprázdnní adie 31 / 32

32 12.4 Cviení k probrané kapitole Objasnte vlastnosti a výhody použití LCD pro návrh systém s monolitickými µ-poítai. Popište zpsob znaení používaného pro LCD. Vysvtlete pojmy CGRAM a DDRAM. 32 / 32