Počítačové systémy Vnitřní sběrnice Miroslav Flídr Počítačové systémy LS 2007-1/22- Západočeská univerzita v Plzni
Možnosti propojení komponent - procesorem řízená sběrnice CPU Disk I/O Memory Memory I/O v nejjednodušším případě prosté vyvedení signálů z procesoru časování odvozené od procesoru Jaká kriteria nás u sběrnic zajímají? řízení přístupu arbitráž synchronní asynchronní připojení zařízení na sběrnici otevřený kolektor třístavové výstupy šířka, rychlost,.. Miroslav Flídr Počítačové systémy LS 2007-2/22- Západočeská univerzita v Plzni
Možnosti propojení komponent - sběrnice nezávislá na procesoru CPU Disk I/O Memory CPU I/O určení a implementace základních komunikačních úkonů master/slave architektura Jaká kriteria nás u sběrnic zajímají? řízení přístupu arbitráž synchronní asynchronní připojení zařízení na sběrnici otevřený kolektor třístavové výstupy šířka, rychlost,.. Miroslav Flídr Počítačové systémy LS 2007-2/22- Západočeská univerzita v Plzni
Řízení přístupu ke sběrnici Arbitráž Jak řídit přístup na sběrnici? případě procesorově závislé sběrnice přístup určuje CPU arbitráží - možnost více master zařízení Metody arbitráže centrální - jedinečný arbitr sběrnice bud součástí CPU nebo samostatný obvod obsahuje tzv. wired-or linku pro sledování požadavků není možné rozlišit kolik zařízení žádá sběrnici udělení povolení šířeno pomocí daisy chainingu priorita dána vzdáleností od arbitra při požadavku více priorit nutné přidat signály sběrnice decentralizované - všechna zařízení musí sledovat a vyhodnocovat požadavky na sběrnici Miroslav Flídr Počítačové systémy LS 2007-3/22- Západočeská univerzita v Plzni
Řízení přístupu ke sběrnici Arbitráž s centrálním arbitrem Arbiter Bus grant Bus request Bus request Bus grant Bus grant Arbiter may or may not 1 2 3 4 5 be propagated along the chain Bus grant may or may not 1 I/O devices (a) 2 3 4 5 be propagated along the chain Bus request level 1 Bus request level 2 I/O devices Arbiter Bus grant level 2 (a) Bus request grant level level 1 1 Bus request level 2 Arbiter Bus grant level 2 Bus grant level 1 1 2 3 4 5 Arbitráž s centrálním arbitrem a prioritami (b) 1 2 3 4 5 Jednoduchá decentralizovaná arbitráž (implicitní priority) (b) +5v Arbitration line In Out In Out In Out In Out In Out Bus request Busy 1 2 3 4 5 Miroslav Flídr Počítačové systémy LS 2007-4/22- Západočeská univerzita v Plzni
Řízení komunikace na sběrnici Synchronní komunikace na sběrnici Vlastnosti synchronního přenosu přenosy po sběrnici určovány hodinovým taktem synchronizace zařízení pomocí vyhrazeného signálu s hodinami cykly sběrnice - jednotlivé činností při komunikaci (jejich délka dána násobkem od hodinových cyklů) Synchronní komunikace na sběrnici Read cycle with 1 wait state T1 T2 T3 Φ TAD ADDRESS Memory address to be read T DS DATA MREQ TML T M Data TMH RD TRH WAIT TRL TDH Time Miroslav Flídr Počítačové systémy LS 2007-5/22- Západočeská univerzita v Plzni
Řízení komunikace na sběrnici Asynchronní komunikace na sběrnici Vlastnosti asynchronního přenosu žádné centrální časování cykly sběrnice mají libovolnou dobu trvání a obecně se liší dle komunikujícího zařízení Asynchronní komunikace na sběrnici ADDRESS Memory address to be read MREQ RD MSYN DATA Data SSYN Miroslav Flídr Počítačové systémy LS 2007-6/22- Západočeská univerzita v Plzni
Sběrnice ISA(Industrial Standard Architecture)/EISA Sběrnice ISA plně řízená procesorem 8/16 bitová datová sběrnice, adresa 24 bitů (16MB) maximální rychlost 8 MHz; propustnost 8/16 MB/s 11 signálů přerušení umožňuje DMA typ operace určen speciálním signálem (pro každou operaci) Sběrnice EISA (Extended ISA) nadstavba ISA sběrnice 32 bitová sběrnice (adresace až 4GB paměti) propustnost 32MB/s bus-mastering (zařízení může převzít kontrolu nad sběrnicí) Miroslav Flídr Počítačové systémy LS 2007-7/22- Západočeská univerzita v Plzni
Sběrnice PCI (Peripheral Component Interconnect) Základní parametry sběrnice není vázána na jeden typ procesoru používá mostu (bridge) k připojení k lokální sběrnici data i adresa 32 bitů (definována i 64 bitová verze PCI 2.1) synchronní činnost s frekvencí až 33 MHz (132/264 MB/s) 4 signály přerušení pro data i adresu se používá stejných signálů (multiplexing) - napřed adresa, potom data umožňuje automatickou konfiguraci každé zařízení má tzv. konfigurační prostor (Configuration Space) o velikosti 256 bytů z toho 64 bytů je standardních (pro zjištění typu zařízení) Miroslav Flídr Počítačové systémy LS 2007-8/22- Západočeská univerzita v Plzni
Sběrnice PCI Komunikace na sběrnici PCI umožňuje připojit dva typy zařízení - master a target kterékoliv master zařízení může komunikovat s kterýmkoliv jiným zařízením arbitráž arbitráž zajišt uje centrální arbitr (je součástí sběrnice) každé master zařízení používá dva vlastní signály REQ# (žádost o sběrnici) a GNT# (potvrzení žádosti) typ probíhající operace je řízen sadou signálů na sběrnici (společné pro všechny typy operací) Miroslav Flídr Počítačové systémy LS 2007-9/22- Západočeská univerzita v Plzni
Signály na sběrnici PCI Signál bitů Master Slave Popis CLK 1 hodiny (33/66MHz) AD 32 adresní/datová sběrnice (multiplex) PAR 1 parita na AD, C/BE# C/BE# 4 příkaz sběrnice (adresní fáze) výběr bytu (datová fáze) FRAME# 1 indikuje začátek cyklu sběrnice IRDY# 1 signál Ready od mastera IDSEL 1 výběr konfiguračního prostoru DEVSEL# 1 adresa rozpoznána TRDY# 1 signál Ready od targetu STOP# 1 požadavek na ukončení transakce PERR# 1 chyba datové parity SERR# 1 chyba sytému nebo parity adresy REQ# 1 požadavek přístupu ke sběrnici GNT# 1 přidělení sběrnice RST# 1 systémový reset Miroslav Flídr Počítačové systémy LS 2007-10/22- Západočeská univerzita v Plzni
Sběrnice PCI Příklad komunikace na PCI sběrnici Bus cycle Read Idle White T1 T2 T3 T4 T5 T6 T7 Φ AD Address Turnaround Data Address Data C/BE# Read cmd Enable Write cmd Enable FRAME# IRDY# DEVSEL# TRDY# Miroslav Flídr Počítačové systémy LS 2007-11/22- Západočeská univerzita v Plzni
Sběrnice PXI (PCI extensions for Instrumentation) Charakteristika sběrnice PXI určena pro řídicí a měřicí systémy kombinuje vlastnosti PCI sběrnice s robustním modulárním systémem na bázi dle standardu Eurocard přidává specializované synchronizační sběrnice poskytuje výkonný ale cenově dostupnou platformu pro řídicí a měřicí systémy určena testování systémů v průmyslu, letectví, armádě Součásti PXI systému controller - umístěn ve slotu 1 vzdálené řízení - systém je řízen z PC nebo jiného PXI systému vestavěné řízení - obvykle na bázi PC platformy s klasickými perifériemi a OS Windows nebo LabVIEW Real-Time periferní moduly Miroslav Flídr Počítačové systémy LS 2007-12/22- Západočeská univerzita v Plzni
Sběrnice VME (Versa Module Eurocard bus) Základní údaje o VME flexibilní otevřený sběrnicový systém využívající tzv. Eurocard standard zavedeno firmami Motorola, Mostek a Signetics v roce 1981 zamýšleno pro širokou škálu výpočetně náročných úloh definováno standardem IEEE 1014-1987 Miroslav Flídr Počítačové systémy LS 2007-13/22- Západočeská univerzita v Plzni
Sběrnice VME Základní vlastnosti původní VME sběrnice (VME IEEE-1014) fyzická implementace v šasi se základní deskou s až 21 sloty pro rozšiřující karty master/slave architektura až 21 masterů multiprocesing potřeba centrálního arbitra slave moduly monitorují sběrnice a čekají na odpovídající adresu asynchronní sběrnice není použita žádná časová synchronizace datových přenosů rychlost cyklu dán nejpomalejsím modulem (nutný hanshaking protokol) 16/24/32 bitová adresová a 8/16/32 bitová datová sběrnice (šířky sběrnic mohou být dohodnuty při přenosu) rychlost 40 MB/s 7 úrovní přerušení Miroslav Flídr Počítačové systémy LS 2007-14/22- Západočeská univerzita v Plzni
Sběrnice VME Členění sběrnice VME Controller Control access to the bus Handles Interrupts Master Taken control of the Data bus Reads or Writes data from/to Slaves Slave Allows Masters to Read/Write access Cenerates Interrupts Data Transfer Arbitration Serial bus Priority Interrupt bus Utility bus Data Transfer bus Data Transfer Bus (DTB) přenos adres a dat Data Transfer Arbitration bus k získání přístupu na DTB (signály BR3 BR0) Priority Interrupt Bus k přenosu přerušení mezi moduly Utility Bus soubor pomocných funkcí (system reset,hodiny,... ) Serial Bus dvouvodičová sériová sběrnice Miroslav Flídr Počítačové systémy LS 2007-15/22- Západočeská univerzita v Plzni
Sběrnice VME Řídicí modul součást modulu ve slotu 0 obsahuje arbitr generátor hodin (16MHz) hlídač sběrnice Arbitrační módy priorita nejvyšší priorita BR3 round-robin postuné předávání (BR3,BR2,BR1,BR0,BR3,... ) single level pouze BR3, ostatní ignorovány Ošetření arbitráže ve velmi zatíženém systému bez ošetření by první čtyři moduly uzurpovali systém modul může pořádat o sběrnici, nejsou-li nahozeny signály (BR0-BR3) Miroslav Flídr Počítačové systémy LS 2007-16/22- Západočeská univerzita v Plzni
Sběrnice VME Základní druhy cyklů VME sběrnice cykly na Data Transfer sběrnici read/write - základní přenos jednotlivých dat v jednom cyklu sběrnice read-modify-write - skrytý cyklus pro přenos semaforů v multiprocesorovém systému block transfer - přenost dat v blocích/shlucích multiplexed block transfer - jako BLT, ale adresní a datové linky spojeny do široké datové/adresní sběrnice address-only arbitrační na sběrnici Data Transfer Arbitration IACK na sběrnici Priority Interrupt Miroslav Flídr Počítačové systémy LS 2007-17/22- Západočeská univerzita v Plzni
Sběrnice VME Varianty VME sběrnice VME64 až 64 bitové adresové a datové sběrnice propustnost 80 MB/s plug and play + detekce nultého slotu VME64x propustnost 160 MB/s hot-swap VME320 max. propustnost 320 500+ MB/s nový protokol sběrnice 2eSST nepožaduje se potvrzení od příjemce Miroslav Flídr Počítačové systémy LS 2007-18/22- Západočeská univerzita v Plzni
Sběrnice VME Aplikace sběrnice VME řízení průmyslových procesů - různá odvětví průmyslu (automobilový, ocelářský, dřevozpracující,... ) armádní - radarové systémy a řízení letového provozu, řízení zbraňových systémů, komunikace letectví a kosmonautika - avionika, systém letecké kontroly doprava - řízení železnic, dálniční systémy telekomunikace - základové stanice mobilních sítí, satelitní komunikace, telefonní ústředny vědecké - náročné simulace, řízení urychlovačů částic Miroslav Flídr Počítačové systémy LS 2007-19/22- Západočeská univerzita v Plzni
Sběrnice VXI (VME bus extension for Instrumentation) rozšíření sběrnice VME (pro sběr dat a řízení zařízení) náhrada sběrnice GPIB (sběrnice pro řízení přístrojů) Základní rozšíření oproti VME signály pro spouštění (trigger) na úrovních TTL a ELC rozšíření specifikace napájecích napětí lokální sběrnice propojující dva sousední moduly propustnost až 160 MB/s SUMBUS - analogová sběrnice pro součet signálů automatická identifikaci a konfigurace modulů zařízení mají konfigurační a identifikační registry podobně jako u PCI, neumožňují ale relokaci Miroslav Flídr Počítačové systémy LS 2007-20/22- Západočeská univerzita v Plzni
Sběrnice I 2 C Charakteristika sběrnice I 2 C původně navrženo pro propojení CPU a periferních obvodů v TV určeno pro levné propojení s malou propustností a krátkým dosahem často využíváno ve vestavných systémech na bázi mikrokontrolérů Parametry sběrnice I 2 C používány dva vodiče: serial data (SDA) and serial clock (SCL) přenosové rychlosti standard (100 kbps), fast (400 kbps) a high speed(3.4 Mbps) zabudovaná detekce kolizí 10-ti bitové adresování podpora více masterů (jedná se obvykle o mikrokontorléry) data broadcast (obecné vysílání) Miroslav Flídr Počítačové systémy LS 2007-21/22- Západočeská univerzita v Plzni
Sběrnice I 2 C Komunikacní protokol START READ/ WRITE ACK ACK Slave Address Data Data STOP Protože jsou k dispozici pouze dva vodiče, komunikační protokol nabobtnal o adresační a potvrzovací mechanismus Komunikace na sběrnici 1) master vyvolá zahájení přenosu slave očekává na SDA instrukce 1) master odešle adresu cílového slave zařízení a read/write příznak 1) slave s odpovídající adresou odpoví signálem ACK 1) komunikace sestává z opakovanéno přenosu 8mi bitů a 1 bitového ACK 1) po ukončení komunikace master vyvolá STOP stav Miroslav Flídr Počítačové systémy LS 2007-22/22- Západočeská univerzita v Plzni