2007/2008 ZS. operačních systémů

Transkript

1 Principy počítačů a operačních systémů SBĚRNICOVÉ SYSTÉMY

2 Struktura sběrnice datové linky adresové linky řídící linky

3 Sběrnicové systémy Výhody: přidávání zařízení nízká cena lehké zvládnutí komplexity systému Nevýhody: potenciální bottleneck rychlost obvykle omezena délkou a počtem zařízení potřeba spojit různorodá zařízení

4 Synchronní vs. asynchronní přenos synchronní přenos vznik událostí je dán hodinovým signálem asynchronní přenos vznik události je určen (a následuje po) předcházející události

5 Synchronní přenos T T T T Hodiny Hodiny Adresa Adresa z M Adresa Adresa z M Řízení Čtení Stav ze S Řízení Zápis Data Data ze S Data Data z M T Zpoždění n*t T Hodiny Adresa Adresa z M Řízení Data Čtení Stav ze S Data ze S Potvrzení ACK ze S

6 Asynchronní přenos Dt Data Data platná Dt Data Žádost o data a) Řízení zdrojem b) Řízení příjemcem Data Data platná ze S Data Žádost z A Potvrzení z A Potvrzení z S a) přenos vyvolaný zdrojem b) přenos vyvolaný příjemcem

7 Řízení požadavků centrální náhodné dle pořadí vzniku prioritní distribuovanéib kolizní (CSMA/CD) token bus prioritní linka (daisy chain) Nezáleží na fyzickém uspořádání!

8 Centrální řízení J1 J2 Jn J1 J2 Jn Řídící í jednotk ka Žádost 1 Žádost 2 Žádost n jednotka Řídící Žádost 1 Přidělení 1 Žádost 2 Přidělení 2 Žádost n Přidělení n Sběrnice Sběrnice Přidělení J1 J2 Jn ídící jedn notka Žádost Obsazeno Ř Sběrnice

9 Přenos dat po sběrnici za účasti procesoru: zdroj CPU cíl programmed I/O bez účasti procesoru proces není řízen instrukcemi, ale řadičem: dávkový režim kradení cyklů transparentní režim

10 Dávkový režim Procesor Řadič: [co, kolik, kam] Ř P: HOLD (mám připraveno) P Ř: HLDA (OK, udělej, sběrnici nechci) přenos Ř P: HOLD (hotovo) P Ř: HLDA (beru na vědomí a sběrnici) ii)

11 Kradení cyklů Řadič uspí procesor provede vlastní přenos probudí procesor nelze uspat na dlouho technicky náročnější č

12 Transparentní režim Řadič rozezná, kdy procesor sběrnici nepoužívá a tehdy provede přenos (např. náběžná/sestupná hrana) + nijak nezdržuje procesor, je pro procesor neviditelné větší přenosy obvykle nelze najednou

13 Použití řadiče DMA (Direct Memory Access)

14 Sběrnice v PC CPU Adaptér PCI Lokální sběrnice Sběrnice PCI Adaptér AGP Sběrnice AGP Paměť Grafický Adaptér Adaptér SCSI Adaptér ISA Adaptér ETN Scanner RS232 Síťová tiskárna Sběrnice SCSI Sběrnice ISA Sběrnice Ethernet Páska Centronics Počítač Disk HPIB

15

16 PC Bus Historický vývoj sběrnic v osobních počítačích pro PC/XT (8088) 8bit datová, 20bit adresová sběrnice, 8MHz DMA0-3 ISA Industry Standard darchitecture t (AT Bus) 16bit datová, 24bit adresová sběrnice, 8MHz PC Bus (konektor 62) + konektor 36 + DMA4-7

17 MCA MicroChannel pro IBM PS/2 10MHz, nekompatibilní s ISA, odolnější proti šumu 16/32/64bit data, 24/32bit adresy EISA Extended Industry Standard Architecture odpověď na MCA 32bit data, 32bit adresy 8MHz (kompatibilita!) programové nastavení desek VL Bus VESA Local Bus (Video Electronic Standards Association) 32bit data, 32bit adresy až 50MHz, při plném osazení 33MHz přímo zapojená na systémovou sběrnici

18 DMA standard, regular, third-party DMA zvláštní jd jednotka, která provádí vlastní přenosř výkonem dostačovalo pro ISA (EISA, VLB): Single word Mode 0 2.1MB/s first-party DMA zařízení si řídí přenos samo, tzv. bus mastering (MCA, PCI) Ult DMA M d MB/ Ultra DMA Mode 0 (ATA/ATAPI-4) 16.7MB/s Ultra DMA Mode 5 100MB/s

19 ATA/ATAPI AT Attachment /with Packet Interface 16bit, UltraDMA Vývoj: PIO 02,1MB/s-416,7MB/s, MultiwordDMA 04,2MB/s- 216,7MB/s,, UltraDMA016,7MB/s-5100MB/s PROBLÉM: ( AT ) Serial-ATA od 1,5 Gb/s pouze asynchronní není master/slave, daisychaining, termination problems

20 UltraDMA double transition clocking CRC ATA/ATAPI-4 Mode0-2 (16.7, 25, 33.3MB/s) ATA/ATAPI-5 Mode3-4 (44.4, 66.7MB/s) ATA/ATAPI-6 6Mode5 (100MB/s => Ultra ATA/100 )

21 SCSI Small Computer System Interface paralelní interface, od r.1986 ANSI standard inteligentní zařízení 8/16 bit data (narrow/wide) až 160 MB/s (SCSI Fast-80 Wide) zřetězení až 15 zařízení

22 PCI, PCI-X Periferal Component Interconnect Bus připojení k systémové sběrnici přes můstek 64bit data, 64bit adresy 1992 v1.0: 33MHz, 1995 v2.1: 66MHz burst mode multiplex l dat a adres synchronní PCI-X v1.0: 66 a 133 MTS, v2.0: 266 a 533 MTS + další vylepšení (např. ECC), zpětná kompatibilita HW i SW

23 point-to-point AGP Advanced Graphics Port 4x frekvence PCI, tj. 133MHz využita náběžná i sestupná hrana pipelining

24 PCI Express (PCIe) Seriová, paketový protokol 256 MB/s (PCIe x1) 8 GB/s (PCIe x16 duplex) QoS, power management, hot-plug... PCI-SIG

25 Motivace nové sběrnice Uživatel nenastavuje na zařízení žádné jumpery Uživatel nemusí otevřít počítač, č aby připojil novou periferii Jdiýkbl Jediný kabel na připojování všech typů ů zařízení í Zařízení napájena z tohoto kabelu Připojení velkého počtu zařízení Podpora real-time zařízení (zvuk, video) Instalace zařízení za chodu Bez nutnosti rebootu při instalaci saac zařízení Levné na výrobu

26 USB Universal Serial Bus 1,5/12/480 Mb/s Control, Bulk, Interrupt, t Isochronous přenosyř stromová struktura koncová zařízení / hub plug and play FireWire (IEEE 1394, ilink) i.link) synchronní i asynchronní 100/200/400 Mb/s (IEEE 1394b: ~800Mb/s) pakety

27

28 Sériová komunikace dvoubodové spoje vícebodové spoje Wired-OR OR jediný signál s dominantní úrovní dává dominantní úroveň na sběrnici.

29 RS-232C vysílaný signál je vztažený k zemnímu potenciálu vysílače, přijímaný signál vyhodnocován vzhledem k zemnímu potenciálu přijímače původní návrh určen pro přenos max. 19,2kb/s a vzdálenost 20m Vysílač: V V Přijímač: V V

30 RS-422 symetrizace vysílače i přijímače, charakteristická impedance vedení Vysílač: V+6V V Přijímač: +0,2..+6V 0,2.. 6V možnost připojení více přijímačů ů

31 RS-485 sériová sběrnice vznikla úpravami RS-422 (oboustranné zakončení vedení charakteristickou impedancí, změny mezních napětí)

32 Sériové sběrnice CAN - Bosch SPI - Motorola MicroWire - National Semiconductor I 2 C - Philips

33 CAN navržen firmou Bosch pro zařízení v automobilech modifikovaná sběrnice RS-485 řešení kolizí ve prospěch p dominantního vysílače 1SOF, 11Ident, 1RTR, 6Control, data, 15CRC, 1ACK, 7EOF zabezpečení 15-bit. BCH (zajistí až 112bitů, Hammingova vzdálenost 6, detekce 5 chyb v rámci a všechny chyby v lichém počtu bitů) po každých 5 stejných bitech vložen 1 opačnýč

34 Přenosové standardy

35 I 2 C definována včetně formátu dat, potvrzování a předávání řízení dvoudrátová SDA, SCL v klidovém stavu udržováno kladné napětí (pull-up) master/slave řízení možnost multi-master konfigurace 0-100/400/3400 kb/s

36 slave potvrzuje přijetí dat slave může kdykoli k pozdržet hodiny

37 Arbitrace I 2 C

38 Bezdrátové připojení IrDA 1993 point-to-point do 1 metru, 30 kužel vlnová délka 0,85 0,9 µm 9,6 kb/s 16 Mb/s Bluetooth do 10m (100m), nízká spotřeba (standby 0,3mA, voice 8-30mA, data 5mA), max 100mW rádiové spojení, 2,4 2,8 2 GHz ISM 433,9 kb/s symetricky nebo 723,2/57,6 kb/s asym.

39 Wi-fi 1999: IEEE (+ a,b,g) pásmo 2.4 a 5 GHz PHY, MAC layers DSSS, FHSS 2002: WiMAX (2004:( IEEE ) ) řešení last mile GHz, větší dosah, plánovaný přenos

40