Architektury počítačů skupina Identifyingvýzkumná the Interesting Points in Geometrical Figures of Certain Class Vysoké učení technické v Brně, Fakulta informačních technologií, Božetěchova 2, 612 66 Brno
Zaměření výzkumné skupiny Architektury počítačových a číslicových systémů včetně teorie a implementace v aplikačně specifických oblastech Algoritmy pro zpracování paketů síťové komunikace v prostředí obvodů FPGA, uplatnění dynamické rekonfigurace Urychlení výpočetně náročných úloh pro zpracování a přenos obecných, grafických a multimediálních dat Komprese a kódování dat (nové varianty kódů BCH, Interesting Points in Geometrical Figures of Certain Class kompreseidentifying 3D dat the z rozličných oblastí) Výzkum možností aplikace speciálních karet na bázi obvodů GPU (nvidia či AMD), multiprocesorů (např. IBM Cell) a FPGA pro obecné výpočty a realizaci praktických aplikací Akcelerace evolučních algoritmů a jejich aplikace v návrhu pro systémy na chipu (SoC) 2/14
Personální obsazení Vladimír Drábek (drabek@fit.vutbr.cz), vedoucí skupiny algoritmy komprese multimediálních dat, syntéza číslicových systémů Václav Dvořák (dvorak@fit.vutbr.cz) paralelní a distribuované výpočty, architektura počítačů Václav Šimek (simekv@fit.vutbr.cz) akcelerace výpočtu diferenciálních rovnic s GPU a Cell, komprese dat Jiří Jaroš (jarosjir@fit.vutbr.cz) vysoce náročné výpočty, paralelní a distribuované architektury, GPGPU Vít Tříska (itriska@fit.vutbr.cz) výzkum metod kódování a komprese dat (např. steganografie) Jiří Tobola (itobola@fit.vutbr.cz) hardwarové architektury pro oblast vysokorychlostních sítí 3/14
Technologie IBM Cell 4/14
Využití GPU pro obecné výpočty GPU umožňují dosáhnout výrazného zrychlení běhu (cca 10x) pro určité druhy úloh Fyzikální simulace (částicová systémy, dynamika kapalin) Kombinatorická a numerická optimalizace Umělá inteligence, zpracování multimediálních data,... 5/14
Vysoce náročné výpočty Realistické simulace vyžadují obrovský výpočetní výkon v řádech Peta-Exa Flops Paměťové nároky dosahují k řádu PB. Jak lze efektivně využít současné architektury k dosažení maximálního výkony? 6/14
Efektivní komunikační plány v SoC Evoluční návrh bezpečných kolektivních komunikačních vzorů Minimalizace komunikační režie při současném vyloučení uváznutí (deadlocku) Zavedeny speciální heuristiky pro urychlení konvergence evolučních algoritmů Prozkoumány možnosti speciálních topologogií (Kautz, Heawood, Petersen, Levi) Zaměření na fault-tolerant systémy (např. v oblasti letectví) Pomocí EA zjištěny přesnější dolní meze pro komunikace typu AAS 01 02 11010 03 10 30 10101 00111 13 31 11001 12 32 01011 21 20 00 01 02 03 10 11 12 13 20 21 22 23 30 31 32 33 01101 10110 01110 23 11100 10011 5 1 00 01 02 03 7 10 11 20 21 30 31 12 13 23 32 3 0 4 SC 2 6 33 7/14
Akcelerace řešení rovnic na GPU Transportní rovnice popisuje např. vývoj koncentrace znečišťující látky (či podobné substance) v průběhu času Rovnice může nabývat různých tvarů s ohledem na konkrétní situaci, obvykle však jde o variantu parciální diferenciální rovnice (PDE) Typická sekvence kroků a činnosti při zpracování dat na běžném GPU: 8/14
Komprese 3D dat Přímá komprese shlukových dat s využitím hierarchického dělení prostoru oktalový strom kontextovost (prostor i čas) Celočíselné aritmetické Identifying the Interesting Points in Geometrical Figures of Certain Class kódování 5 1 4 2 2 Odhad 3, 1: 4/(5+1)*5 = 3; 4/(5+1)*1 = 1 9/14
Platforma pro polymorfní elektroniku Evaluační platforma je určena pro experimenty s integrovaným obvodem, který obsahuje polymorfní hradla (vývoj obvodu ve spolupráci UMEL FEKT) CPLD obvod zajišťuje zpracování výstupních signálů obvodu s polymorfními hradly Možnost osazení speciální komory pro ohřev nebo chlazení obvodu, která je řízená na desce integrovaným mikrokontrolérem 10/14
Analýza síťových komunikací Ukázka pokročilé platformy pro flexibilní monitorování a analýzu síťových komunikací Implementace v podobě 12-vrstvé desky plošných spojů o rozměru 6 cm x 15 cm, kdy je využito přibližně 900 různých součástek Jádrem platformy je FPGA Spartan-6, 4 gigabitové porty s PHY obvody a rozhraní USB 3.0 Vývoj HW probíhal ve spolupráci se skupinou ANT 11/14
Laboratoř elektronických systémů Laboratoř s uceleným souborem vybavení pro návrh, implementaci a výrobu pokročilých elektronických zařízení, FPGA desek, atd. Několik různých pracovišť, které pokrývají celý proces výroby desek plošných spojů až do 8 vrstev (včetně prokovených otvorů) K osazování SMD komponent do pájecí pasty slouží stanice vybavená kamerkou a speciální optikou, kdy je možné pracovat i s QFN/BGA obvody Sada měřících přístrojů zahrnující mimo jiné 4-kanálový digitální osciloskop (do 2.5GHz), logické analyzátory, signálové generátory, protokolové analyzátory (PCI Epxress, paměťové systémy) 12/14
Plán na rok 2013 Pokračování v oblasti výzkumu akcelerace výpočtů diferenciálních rovnic pomocí GPU, implementace výpočetní metody ELLAM Výzkum algoritmů komprese v oblasti medicínských dat na s ohledem na uplatnění víceúrovňové dekompozice a metod estimace pohybu Akcelerace pokročilých algoritmů pomocí OpenCL pro oblasti aplikace evolučních metod Výzkum kódování, komprese a efektivní reprezentace rozsáhlých 3D dat (např. shluková data) Aktivity v oblasti automatizace návrhu obvodů na bázi tištěné elektroniky (mezinárodní projekt TDK4PE) 13/14
Čas na dotazy... 14/14