SYSTÉMY NAČIPU MI-SOC

Rozměr: px

Začít zobrazení ze stránky:

Download "SYSTÉMY NAČIPU MI-SOC"

Štefan Kovář
před 5 lety
Počet zobrazení:

1 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti SYSTÉMY NAČIPU MI-SOC doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze Hana Kubátová MI-SOC 2011/12 1

2 CO JE SOC SYSTEM ON CHIP? SoC, SOC, System-on-a-chip, system on chip Integruje všechny komponenty počítače (elektronického systému) do jednoho integrovaného obvodu Obsahuje číslicové, analogové, mixed-signal bloky, DSP součástky, periferie, paměti Typická aplikace ve vestavných systémech (embedded) Více procesorů (kontrast oproti mikrokontrolerům) multiprocessor System-on-Chip (MPSoC) Redukce ceny, optimalizace 2

3 STRUKTURA Procesor (nebo více procesorů) ASIP, DSP Paměťové bloky RAM, ROM, EEPROM, flash Zdroje časování (oscilátory, fázové smyčky) Čítače-časovače, real-timovéčasovače, power-on reset generátory Externí interface USB, FireWire, Ethernet, USART, SPL Analogový interface AD-DA převodníky Regulátory napětí a příkonu Propojení standardní průmyslové sběrnice AMBA (Advanced Microcontroller Bus Architecture, fy ARM) 3

4 STRUKTURA A NÁVRH SoC hardware i software SW řídí procesorová jádra, periferie a interface Návrh SoC paralelně HW i SW Často skládání HW bloků, jader, driverů problém CAD nástrojů Blok programovatelného hardwaru FPGA Verifikace funkční (HDL, SystemVerilog, SystemC, OpenVera 4

5 VÝROBA Různé technologie: ASIC plně zákaznický návrh Standardní bloky jádra Programovatelný HW FPGA Menší spotřeba Vyšší spolehlivost Nižší cena Kombinace více menších čipů (vyšší výtěžnost, nižší cena vývoje, návrhu a testování) 5

6 Hana Kubátová MI-SOC 2011/12 6 Zdroj:

7 Hana Kubátová MI-SOC 2011/12 7

8 Hana Kubátová MI-SOC 2011/12 8

9 OBSAH A CÍLE PŘEDMĚTU 1. Charakteristika, požadavky, granularita, možnosti realizace. 2. Komunikace na čipu, latence, propustnost, architektury. 3. Dekompozice na programové a technické vybavení, prozkoumávání návrhového prostoru. 4. Časování na úrovni systému, algoritmy plánování, architektury spouštěné časem. 5. Operační systémy reálného času, architektura, realizace synchronizačních primitiv, rozhraní. 6. Programování pro reálný čas, programové vybavení odolné proti následkům chyb. 7. Časování a synchronizace technického vybavení, modely přesné na takt komunikace, zjemňování modelů. 9

10 OBSAH A CÍLE PŘEDMĚTU 8. Sítě na čipu (NoC), realizace směrovacích algoritmů. 9. Opakovaná použitelnost, nakupované makrobloky, standardy provozních a testovacích rozhraní. 10. Metody verifikace systémů na čipu. Aserce, jazyky specifikace vlastností, kontrola modelu. Verifikace simulací, sledování ařízení pokrytí, náhodné stimuly. 11. Verifikace protokolů, automatů, rozhraní, datových cest. Verifikace kontrolou ekvivalence. Metody verifikace programového vybavení, souběžná verifikace programového a technického vybavení. 12. Testování SoC 13. Systémy odolné proti poruchám. zdroje: konference DATE, DAC, VLSI, ICCAD Část přednášek předmětu Ing. Schmidta X36MNO 10

11 TO JE ZVLÁŠTNÍ NA HARDWARU? Pracuje paralelně, pořád výkon, ale i komplikace návrhu Cílové prostředí není lineární sekvence instrukcí, ale 2,5D prostor (více 2D ploch navrstvených) výkon, ale i komplikace návrhu Prostorové vztahy hrají roli 11

12 NÁVRH OBVODŮ JAKO... Pracovní postup prostředí realizace (progr. obvody, platformy, zákaznické obvody) strategie, návrhové styly, potřebné kroky Předmět počítačové podpory EDA: Electronic Design Automation architektury SW algoritmy 12

13 JAK ZVLÁDÁME HW NÁVRH Odlišení domény chování, struktury a fyzické implementace Hierarchický popis Dekompozice obvodu (paralelně) Dekompozice algoritmů (sériově) Analytické a syntetické kroky Důkladnější algoritmy (jinak to prostě nejde) 13

14 HIERARCHICKÝ POPIS Celek je složen z částí, části z menších částí... úrovně hierarchie Složitost popisu na každé úrovni dána schopností lidí (a strojů) vnímat žádná funkce nemá mít víc jak 500 řádek, každé schéma se musí vejít na papír A2,... 14

15 DOMÉNY POPISU + HIERARCHIE = Y-DIAGRAM chování algoritmus automat log. výraz ALU hradlo CPU struktura fyzická realizace 15

16 O ČEM SE VLASTNĚ BAVÍME? Chování obvodu: co to dělá zápis algoritmu, automatový popis, logické rovnice a výrazy, diferenciální rovnice Struktura obvodu: jak je složen z částí popis zapojení schématem, textem ( netlist ) Fyzická realizace: jak je postaven v určené technologii popis geometrie prvků obvodu (např. Gerber, GDSII) 16

17 DEKOMPOZICE OBVODU nejčastější: funkční dekompozice dekompozice chování (funkce) podobná dekompozici software přiřazení struktury části chování sériový protokol jednotka UART (1:1) všechny operace násobení číslicového filtru 2 násobičky (m:n) volitelně: přiřazení části fyzického prostoru (floorplanning) 17

18 DEKOMPOZICE ALGORITMU Příklad: navrhnout plošný spoj pro dané schéma rozmístit součástky tak, aby se to pak dobře propojilo navrhnout propojení když se to dobře nepropojí, korigovat rozmístění 18

19 DEKOMPOZICE ALGORITMU POKRAČOVÁNÍ Většina úloh není zvládnutelná v jediném kroku Dekompozice na postupné zvládnutelné kroky. nezaručuje optimální výsledek Předchozí krok vyžaduje odhad obtížnosti kroku následujícího Možnost iterace 19

20 DEKOMPOZICE NÁVRHU algoritmus syntéza schéma z realizovatelných prvků fyzický (konstrukční) návrh realizační podklady chování struktura 20 fyzická realizace

21 SYNTÉZA algoritmus syntéza behaviorální, vyšší syntéza popis na úrovni meziregistrových přenosů (RTL) schéma z realizovatelných prvků logická, RTL syntéza 21

22 RT ÚROVEŇ popis chování: podmínka: rega op regb regc popis struktury: datová cesta registry, paměti operační jednotky (kombinační) řídící část automat 22

23 MAKROBLOKY, IP CORES (ČILI KÓRY ) Problém: jak dodat část návrhu, aby byla flexibilní bylo možno zaručit parametry chránila intelektuální vlastnictví Kompromisní řešení soft cores struktura, vyšší úroveň abstrakce hard cores struktura a fyzická realizace 23

Podobné dokumenty

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 9 SYSTÉMOVÝ NÁVRH, IP-CORES doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze