Registrový model HDD

Rozměr: px
Začít zobrazení ze stránky:

Download "Registrový model HDD"

Transkript

1 Registrový model HDD Charakteristika Pevný disk IDE v sestavě personálního počítače sestává z disku a jeho řadiče tyto dvě komponenty tvoří jeden mechanický celek. Procesor komunikuje s řadičem přes registry řadiče, registry jsou dostupné programově (např. instrukcí jazyka assembler). Každý registr má jedinečnou adresu. Do registrů je možné zapisovat a jejich obsah číst. Je to možné díky tomu, že do kabelu IDE je ze systémové sběrnice ISA přenesena jistá část signálů - taková, která právě umožňuje takové přenosy realizovat datové signály, adresové signály, řízení. Přes datovou sběrnici se přenáší různá informace např. stav disku adresací registru, v němž je stav uložen. 1

2 Odlišnost od jiných zařízení v nich jsou programově dostupné registry součástí řadičů umístěných v konektoru systémové sběrnice. Vyrovnávací paměť Čtení dat: data jsou přenášena z vyrovnávací paměti jednotky do paměti hostitelského zařízení. Zápis dat: data jsou přenášena z paměti hostitelského zařízení do vyrovnávací paměti zařízení. Směr je určen předchozími příkazy, které jednotka obdržela. Typy informace uložená v registrech V registrech jsou uloženy tyto informace: řídicí informace (kód příkazu, parametry příkazu) data stavová informace (informace o stavu disku) 2

3 Výběr registru obstarávají signály CS0, CS1 - rozlišení disku a DA(2:0) rozlišení jednoho z 8 registrů. - Signály CS0/CS1 jsou odvozeny z bitů adresové sběrnice A3 A9 (obdoba odvození adresy řadiče). Zápis/čtení dat do/z těchto registrů jsou realizovány pomocí signálů DIOW, DIOR. Adresy registrů: - registry primární brány obsazují adresy 1F0h-1F7h, - registry sekundární brány obsazují adresy 170h-177h. Typy a význam jednotlivých registrů Registry, do nichž se ukládá stavová informace Status registr (Stavový registr) - Registr obsahuje informace o aktuálním stavu jednotky. 3

4 - Obsah je obnovován po provedení jakéhokoli příkazu. - Pokud byla generována žádost o přerušení po skončení periferní operace, předpokládá se, že je stavový registr naplněn informací o průběhu právě skončené operace => přečtením stavového registru se nuluje aktivní žádost o přerušení. Adresování registru: CS(1:0)=2h, DA(2:0)=7h Softwarově ze strany procesoru: port 1X7h (177/1F7). Směr toku dat: registr je určen pouze pro čtení. Obsah registru musí být ignorován v případě, že BSY je nastaven na 1, což je stav, kdy ještě probíhá periferní operace. Význam jednotlivých bitů: BSY (busy) bit 7: - BSY nastaven => HDD provádí příkaz a využívá informaci uloženou ve vnitřních registrech. 4

5 - Provádění (realizace) příkazu - tzn. čas od zápisu do příkazového registru do doby ukončení příkazu => jednotka má nastaven signál BSY na 1. - Čtení stavového registru v okamžiku provádění příkazu => přečtený obsah je neplatný s výjimkou bitu BSY a DRQ ve stavovém a alternativním stavovém registru. - Bit BSY je nulový => jednotka může měnit obsah IDX, DRDY, DF, DSC a CORR bitů ve stavovém registru a obsah datového registru. Význam bitů stavového registru: - DRDY (device ready) bit 6 - indikuje připravenost jednotky přijímat příkazové kódy. Tento bit bude nastaven při zapnutí jednotky. - DF (device fault) bit 5 - indikuje, že byla zjištěna porucha jednotky. - DSC (Device seek complete) bit 4 - indikuje ukončení vystavení na požadovanou stopu. 5

6 - DRQ (Data request) bit 3 - indikuje připravenost jednotky pro přenos slova nebo slabiky dat (odlišovat od sběrnicového signálu se stejným označením - žádost o přenos DMA). - CORR (Corrected data) bit 2 - indikuje opravitelnou chybu v datech. - IDX (Index) bit 1 - je využit výrobcem jednotky. - ERR (Error) bit 0 - indikuje, že při provádění předchozího příkazu nastala chyba. Bity v registru chyby (Error register) poskytují doplňkovou informaci o chybě. Error register (chybový registr) - Registr obsahuje informaci o chybovém stavu po provedení příkazu. - Po provedení příkazu EXECUTE DEVICE DIAGNOSTICS obsahuje diagnostický kód. 6

7 - Na základě příkazu EXECUTE DEVICE DIAGNOSTICS se provede autonomní test disku, po skončení testu diagnostický kód pak indikuje stav disku (hardware). Adresace registru: CS(1:0)=2h, DA(2:0)=1h Softwarově ze strany procesoru: port 1X1h (171/1F1) Směr toku dat: registr je určen pouze pro čtení. Přístupová omezení: obsah registru je platný: při BSY a DRQ nulových a ERR nastaveném na jedničku, po provedení příkazu EXECUTE DEVICE DIAGNOSTICS. Význam jednotlivých bitů registru: bit 7 - je rezervován. UNC (Uncorrectable data error) - bit 6 - indikuje neopravitelnou datovou chybu. MC (media changed) - bit 5 - indikuje výměnu média u zařízení s vyměnitelným médiem. 7

8 IDNF (ID not found) - bit 4 - indikuje, že ID požadovaného sektoru nebylo nalezeno. MCR (Media change request) - bit 3 - indikuje požadavek výměny média u zařízení s vyměnitelným médiem. ABRT (Aborted command) - bit 2 - indikuje, že požadovaný příkaz byl zrušen, protože kód příkazu nebo parametry příkazu byly chybné, nebo nastala jiná chyba. Pokud měl příkaz pracovat s daty, data jsou neplatná. TK0NF (Track 0 not found) - bit 1- indikuje, že stopa 0 nebyla nalezena v průběhu příkazu RECALIBRATE. Pozn.: Příkaz RECALIBRATE (návrat na stopu 000) je využíván v situacích, kdy dojde k chybě vystavení. Návrat na stopu 000 zajistí výchozí stav, z něhož je možné se znovu pokusit o vystavení na požadovanou stopu. AMNF (Address mark not found) - bit 0 - indukuje nenalezení adresové značky sektoru, avšak nalezeno správné ID sektoru. 8

9 Logika využití stavového registru a chybového registru: - stavový registr obsahuje pouze indikaci o tom, že vznikla chyba, zatímco - chybový registr poskytuje bližší specifikaci chyby/poruchy. Registry, do nichž se ukládá příkaz a jeho parametry Command Register (registr příkazu) - Registr, do něhož se ukládá kód příkazu. - Zpracovávání příkazu začíná v okamžiku, kdy je do registru zapsán kód požadovaného příkazu. - Parametry příkazu - jsou uloženy v dalších registrech. - Zápisem do registru se ruší případná aktivní žádost o přerušení. Adresování registru: CS(1:0)=2h, DA(2:0)=7h 9

10 Softwarově ze strany procesoru: port 1X7h Směr toku dat: Registr je určen pouze pro zápis. Přístupová omezení: Do registru může být zapisováno pouze v případě, že BSY a DRQ jsou nulové a DMARQ není nastaven. Význam jednotlivých bitů registru: Kód příkazu Cylinder High Register (horní část čísla cylindru) - Informace zapsaná do registru se stává parametrem příkazu zapsaného do příkazového registru. - Bit LBA v Device/Head registru je nulový => registr obsahuje vyšší část čísla cylindru, který má být použit jako výchozí pro přístup k médiu. 10

11 - Bit LBA je nastaven na jedna => registr obsahuje bity lineárního čísla sektoru. Adresování registru: CS(1:0)=2h, DA(2:0)=5h Softwarově ze strany procesoru: port 1X5h Směr toku dat: Registr je určen pro čtení i zápis. Význam jednotlivých bitů registru: Mód CHS Cylindr(15:8) Mód LBA LBA(23:16) Cylinder Low Register (dolní část čísla cylindru) - Bit LBA je nulový => registr obsahuje dolní část čísla cylindru. 11

12 - Pokud je bit LBA nastaven na 1, registr obsahuje bit 15-8 lineárního čísla sektoru. Adresování registru: CS(1:0)=2h, DA(2:0)=4h Softwarově ze strany procesoru: port 1X4h (174h/1F4h) Směr toku dat: Registr je určen pro čtení i zápis. Přístupová omezení: Stejná jako v případě Cylinder High Register. Význam jednotlivých bitů registru: Mód CHS Cylindr (7:0) Mód LBA LBA (15:8) Device Control register (registr řízení zařízení) - Umožňuje realizovat jisté akce, jako např. nulování logiky HDD. 12

13 - Pomocí tohoto registru je možno ovládat přerušení od jednotky (povolení/zákaz). - Ihned po zápisu do registru je vykonána příslušná akce. - Umožňuje provedení softwarového resetu jednotky. Adresování registru: CS(1:0)=1h, DA(2:0)=6h Softwarově ze strany procesoru: 3X6h (oblast řadiče disket) Směr toku dat: Register je určen pouze pro zápis. Přístupová omezení: Do registru může být zapisováno pouze v případě neaktivního DMARQ. Význam jednotlivých bitů registru: R r r r r SRST nien 0 bity 7 až 3 jsou rezervované SRST je software reset bit 13

14 nien bit ovládá přerušení. Pokud je tento bit nulový a jednotka je vybraná, INTRQ bude povoleno. Device/Head Register (registr jednotky/hlavy) Registrem se vybírá hlava v módu CHS. V módu LBA se zde nastavují bity (27:24) lineární adresy sektoru. Adresování registru: CS(1:0)=2h, DA(2:0)=6h Softwarově ze strany procesoru: port 1X6h Směr toku dat: Registr je určen pro čtení i zápis. Přístupová omezení: Operace s registrem je platná, pokud BSY a DRQ jsou nulové a DMARQ není nastaven. Význam jednotlivých bitů: Mód CHS 1 LBA 1 DEV HS3 HS2 HS1 HS0 14

15 Mód LBA 1 LBA 1 DEV LBA(27:24) Bitem 6 se vybírá druh adresace jednotky: Bit nastaven na 0 => je použit mód CHS, bit nastaven na 1 => probíhá adresace v módu LBA. Bitem 4 se vybírá aktivní jednotka: Pokud je bit nulový, vybraná jednotka je Device 0, jinak je vybraná jednotka Device 1. Bity 3-0 udávají hlavu resp. část lineární adresy v LBA módu. Feature Register (registr parametrů) Hodnota zapsaná do registru může být použita jako parametr příkazu. Význam jednotlivých bitů je odvozen od kódu prováděného příkazu. Adresování registru: CS(1:0)=2h, DA(2:0)=1h 15

16 Softwarově ze strany procesoru: port 1X1h Směr toku dat: Registr je určen pouze pro zápis. Přístupová omezení: Zápis je platný pouze v případě nulovosti BSY a DRQ. Význam jednotlivých bitů: Záleží na příkazu Sector Count register (počet sektorů) Informace v registru je parametrem příkazů zapisovaných do příkazového registru. Registr obsahuje číslo, které udává, kolik sektorů se má přečíst (zapsat). V případě, že přenosový příkaz skončí chybou, registr obsahuje počet sektorů, které je nutné přenést, aby byl příkaz úspěšně dokončen. Význam registru může být u některých příkazů pozměněn. 16

17 Adresování registru: CS(1:0)=2h, DA(2:0)=2h Softwarově ze strany procesoru: port 1X2h Směr toku dat: Registr je určen pro čtení i zápis. Přístupová omezení: S registrem je možné pracovat pouze v případě nulovosti BSY a DRQ, DMARQ nesmí být nastaven. V ostatních případech jsou data zapisovaná či čtená neplatná. Význam jednotlivých bitů: Počet sektorů Sector Number register (registr čísla sektoru) Hodnota registru je parametrem příkazu zapisovaného do příkazového registru. V případě bitu LBA nulového, registr obsahuje číslo sektoru, pokud je LBA 17

18 nastaven na 1, obsahuje bity 7-0 lineárního čísla sektoru. Adresování registru: CS(1:0)=2h, DA(2:0)=3h Softwarově ze strany procesoru: port 1X3h Směr toku dat: Registr je určen pro čtení i zápis. Přístupová omezení: Neplatnost hodnot, když nejsou bity BSY a DRQ nulové a DMARQ je nastaven. Význam jednotlivých bitů: Mód CHS Sektor(7:0) Mód LBA LBA(7:0) 18

19 Registr pro ukládání dat Data Register (registr dat) PIO výstupní datový přenos je realizován sérií čtení tohoto registru. PIO vstupní datový přenos je realizován zápisy do datového registru. Datový registr je šestnáctibitový. Adresování registru: CS(1:0)=2h, DA(2:0)=0h Softwarově ze strany procesoru: port 1X0h Směr toku dat: Registr určen pro čtení i zápis. Přístupová omezení: Do registru může být zapisováno a čteno z něj, pokud je nastaven DRQ a není nastaven DMARQ (DMARQ je sběrnicový signál "žádost o přenos DMA", který bývá ale označován také jako DRQ - zde označen jinak kvůli nejednoznačnosti). 19

20 Význam jednotlivých bitů registru: Data(15:8) Data(7:0) Pozn. Přes tento registr je realizován také DMA přenos. Závěr: Byl popsán registrový model HDD. Obdobný model je možné prezentovat pro jiná zařízení, přičemž mezi těmito modely by bylo možné najít jistou analogii. Některé registry najdeme ve všech ostatních zařízeních (registr příkazu, datový registr, stavový a chybový registr), jiné jsou typické pouze pro diskovou paměť. 20

Rozhraní diskových pamětí

Rozhraní diskových pamětí Rozhraní diskových pamětí 1 Cíl přednášky Prezentovat vývoj rozhraní diskových pamětí. Na příkladech ukázat principy konstrukce diskových rozhraní. Na příkladech ukázat principy komunikace přes disková

Více

Rozhraní diskových pamětí

Rozhraní diskových pamětí Rozhraní diskových pamětí 1 Cíl přednášky Prezentovat vývoj rozhraní diskových pamětí. Na příkladech ukázat principy konstrukce diskových rozhraní. Na příkladech ukázat principy komunikace přes disková

Více

Principy komunikace s adaptéry periferních zařízení (PZ)

Principy komunikace s adaptéry periferních zařízení (PZ) Principy komunikace s adaptéry periferních zařízení (PZ) Několik možností kategorizace principů komunikace s externími adaptéry, např.: 1. Podle způsobu adresace registrů, které jsou součástí adaptérů.

Více

Řízení IO přenosů DMA řadičem

Řízení IO přenosů DMA řadičem Řízení IO přenosů DMA řadičem Doplňující text pro POT K. D. 2001 DMA řadič Při přímém řízení IO operací procesorem i při použití přerušovacího systému je rychlost přenosu dat mezi IO řadičem a pamětí limitována

Více

Rozhraní ATA a ATAPI. Rozhraní ATA a ATAPI. Koncepce ATA. Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA.

Rozhraní ATA a ATAPI. Rozhraní ATA a ATAPI. Koncepce ATA. Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA. 1 Koncepce ATA Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA. Registry řadiče Fyzická vrstva Systémová nebo specializovaná sběrnice Zařízení ATA/ATAPI 2 Rozsah specifikace

Více

Metody připojování periferií

Metody připojování periferií Metody připojování periferií BI-MPP Přednáška 3 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011

Více

Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.

Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic. Základní principy konstrukce systémové sběrnice - shrnutí Shrnout základní principy konstrukce a fungování systémových sběrnic. 1 Co je to systémová sběrnice? Systémová sběrnice je prostředek sloužící

Více

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. 25

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. 25 PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. 25 1 Periferní operace základní principy Na periferní operaci se podílejí: počítač systémová sběrnice adaptér V/V

Více

Periferní operace využívající přímý přístup do paměti

Periferní operace využívající přímý přístup do paměti Periferní operace využívající přímý přístup do paměti Základní pojmy Programová obsluha periferní operace řízení této činnosti procesorem. Periferní operace využívající přerušení řízení řadičem přerušení,

Více

Další koncepce realizace diskových rozhraní

Další koncepce realizace diskových rozhraní Další koncepce realizace diskových rozhraní 1 Základní informace 1.1 IDE a ATA IDE (Integrated Drive Electronics) mechanika s vestavěným řadičem, čímž se dosáhne: - vyšší spolehlivosti - snížení nákladů

Více

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322 PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L322 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice

Více

Vstupně - výstupní moduly

Vstupně - výstupní moduly Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní

Více

Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Přednáška Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského

Více

Pozice sběrnice v počítači

Pozice sběrnice v počítači SBĚRNICE - souhrn Pozice sběrnice v počítači Systémová sběrnice nebo vstup/výstupní sběrnice. Systémová sběrnice komunikace mezi procesorem a ostatními komponentami počítače Operace: zápis/čtení do/z registru,

Více

Vrstvy periferních rozhraní

Vrstvy periferních rozhraní Vrstvy periferních rozhraní Cíl přednášky Prezentovat, jak postupovat při analýze konkrétního rozhraní. Vysvětlit pojem vrstvy periferních rozhraní. Ukázat způsob využití tohoto pojmu na rozhraní RS 232.

Více

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor: Západočeská univerzita v Plzni Písemná zkouška z předmětu: Zkoušející: Katedra informatiky a výpočetní techniky Počítačová technika KIV/POT Dr. Ing. Karel Dudáček Akademický rok: 2004/05 Datum: Příjmení:

Více

Systém řízení sběrnice

Systém řízení sběrnice Systém řízení sběrnice Sběrnice je komunikační cesta, která spojuje dvě či více zařízení. V určitý okamžik je možné aby pouze jedno z připojených zařízení vložilo na sběrnici data. Vložená data pak mohou

Více

Paralelní rozhraní. Přehled standardů paralelního rozhraní Centronics

Paralelní rozhraní. Přehled standardů paralelního rozhraní Centronics Paralelní rozhraní Přehled standardů paralelního rozhraní Centronics Základní pojmy - Standard IBM LPT byl vytvořen pro komunikaci s tiskárnou. - Standardní paralelní port (dále jen SPP) je připojen na

Více

Principy činnosti sběrnic

Principy činnosti sběrnic Cíl přednášky: Ukázat, jak se vyvíjely architektury počítačů v souvislosti s architekturami sběrnic. Zařadit konkrétní typy sběrnic do vývojových etap výpočetních systémů. Ukázat, jak jsou tyto principy

Více

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L336

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L336 PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L336 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice

Více

Princip funkce počítače

Princip funkce počítače Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování

Více

Počítač jako elektronické, Číslicové zařízení

Počítač jako elektronické, Číslicové zařízení Počítač jako elektronické, Číslicové Autor: Ing. Jan Nožička SOŠ a SOU Česká Lípa VY_32_INOVACE_1135_Počítač jako elektrornické, číslicové _PWP Název školy: Číslo a název projektu: Číslo a název šablony

Více

Komunikace procesoru s okolím

Komunikace procesoru s okolím Komunikace procesoru s okolím Obvody umožňující komunikaci procesoru s okolím, zahrnujeme do tzv. podpůrných obvodů, které jsou součástí čipové sady základní desky. Ke komunikaci s okolím procesor používá

Více

Sběrnice SCSI a její využití

Sběrnice SCSI a její využití Sběrnice SCSI a její využití Úvod Obecné povědomí - rozhraní SCSI je viděno jako rychlé rozhraní pevných disků především pro serverové stanice. Správná představa - sběrnice pro připojení různých typů periferních

Více

Obsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic

Obsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic Obsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic 1 Cíl přednášky Zabývat se principy využití principů přerušení. Popsat, jak se tyto principy odrazily v konstrukci systémových

Více

CHARAKTERISTIKY PEVNÉHO DISKU A ŘADIČE 1 Vlastnosti a parametry disku a řadiče počet hlav disku, válců a sektorů na stopu mechanismus pohybu hlavy - krokovací motorek nebo vychylovací cívka rychlost vystavení

Více

Systémová sběrnice, souvislost architektury počítače a systémové

Systémová sběrnice, souvislost architektury počítače a systémové Systémová sběrnice, souvislost architektury počítače a systémové sběrnice, principy činnosti Některé aspekty V/V sběrnic Cíl přednášky: Ukázat, jak se vyvíjely architektury počítačů v souvislosti s architekturami

Více

Periferní operace využívající přerušení

Periferní operace využívající přerušení Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně

Více

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322 PERIFERNÍ ZAŘÍZENÍ Přednášející: Zdeněk Kotásek Ústav počítačových systémů, místnost č. L322 1 Charakteristika předmětu Předmět zaměřený na principy řízení periferních operací, sběrnice systémové, sběrnice

Více

Vysoké učení technické v Brně. Fakulta informačních technologií DIPLOMOVÁ PRÁCE. 2002 Hynek Urbiš

Vysoké učení technické v Brně. Fakulta informačních technologií DIPLOMOVÁ PRÁCE. 2002 Hynek Urbiš Vysoké učení technické v Brně Fakulta informačních technologií DIPLOMOVÁ PRÁCE 2002 Hynek Urbiš Prohlašuji, že jsem tuto diplomovou práci vypracoval samostatně pod vedením Doc. Ing. Zdeňka Kotáska, CSc.

Více

Souborové systémy. Architektura disku

Souborové systémy. Architektura disku Souborové systémy Architektura disku Disk je tvořen několika plotnami s jedním nebo dvěma povrchy, na každém povrchu je několik soustředných kružnic (cylindrů) a na každém několik úseků (sektorů). Příklad

Více

Vstupně výstupní moduly. 13.přednáška

Vstupně výstupní moduly. 13.přednáška Vstupně výstupní moduly 13.přednáška Vstupně-výstupn výstupní modul (I/O modul) Přídavná zařízení sloužící ke vstupu a výstupu dat nebo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo,

Více

Periferní operace využívající přerušení

Periferní operace využívající přerušení Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně

Více

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY FAKULTA INFORMAČNÍCH TECHNOLOGIÍ ÚSTAV INFORMAČNÍCH SYSTÉMŮ FACULTY OF INFORMATION TECHNOLOGY DEPARTMENT OF INFORMATION SYSTEMS ROZHRANÍ IDE

Více

Struktura a architektura počítačů (BI-SAP) 10

Struktura a architektura počítačů (BI-SAP) 10 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 10 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

zení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení

zení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení Připojení periferních zařízen zení 1 Koncepce připojení V/V zařízení V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče specializované (řadič disku) lze k nim připojit jen zařízení určitého

Více

Praktická cvičení- teoretická průprava

Praktická cvičení- teoretická průprava Praktická cvičení- teoretická průprava Struktura počítače odvozená z IBM compatible : Blokové schéma a vrstvový model, OS, účel a základní princip funkce, HW PC- zdroje, Základní deska, členění CPU, Typy

Více

Periferní operace využívající přerušení

Periferní operace využívající přerušení Periferní operace využívající přerušení Základní pojmy proč přerušení? PZ jsou ve velké většině případů elektromechanická zařízení. Mechanická část - vlastní realizace periferní operace (provádí se asynchronně

Více

SDRAM (synchronní DRAM) Cíl přednášky:

SDRAM (synchronní DRAM) Cíl přednášky: SDRAM (synchronní DRAM) Cíl přednášky: Shrnout předcházející techniky řízení pamětí. Prezentovat techniku SDRAM, postihnout její výrazné rysy a odlišnosti od předcházejících typů. Shrnout získané informace.

Více

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná

Více

frekvence 8 Mhz, přestože spolupracuje s procesori různe rychlými. 16 bitová ISA sběrnice je

frekvence 8 Mhz, přestože spolupracuje s procesori různe rychlými. 16 bitová ISA sběrnice je České vysoké učení technické Fakulta elektrotechnická, katedra počítačů Karlovo náměstí 13, 121 35 Praha 2 Měrení na sběrnici ISA Referát z předmětu Periférní zařízení autor: Perd och Michal, Ptáček Milan,

Více

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI 1 Architektura SCSI 2 ParalelnírozhraníSCSI Sběrnice typu multimaster. Max. 8 resp. 16 zařízení. Různé elektrické provedení SE (Single Ended) HVD (High Voltage Differential) LVD (Low Voltage Differential)

Více

Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto

Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Petr

Více

Albatros MultiV ALBATROS MultiV ALBATROS MultiV-R Datový převodník LG PI485 / MODBUS TCP LG PI485 / MODBUS RTU s možností rozpočítávání spotřeby elekt

Albatros MultiV ALBATROS MultiV ALBATROS MultiV-R Datový převodník LG PI485 / MODBUS TCP LG PI485 / MODBUS RTU s možností rozpočítávání spotřeby elekt ALBATROS MultiV ALBATROS MultiV-R Datový převodník LG PI485 / MODBUS TCP LG PI485 / MODBUS RTU s možností rozpočítávání spotřeby elektrické energie Ing. Pavel Lašťovka 1 Revize 1.5 Obsah: 1. Popis převodníku...

Více

MĚŘICÍ PŘÍSTROJ PRO PC. 4 VSTUPY: 0 10 V ZESÍLENÍ : 1x, 2x, 4x, 8x VÝSTUP: LINKA RS232 RS232 DRAK 4 U1 U2 U3 U4

MĚŘICÍ PŘÍSTROJ PRO PC. 4 VSTUPY: 0 10 V ZESÍLENÍ : 1x, 2x, 4x, 8x VÝSTUP: LINKA RS232 RS232 DRAK 4 U1 U2 U3 U4 MĚŘICÍ PŘÍSTROJ PRO PC 4 VSTUPY: 0 10 V ZESÍLENÍ : 1x, 2x, 4x, 8x VÝSTUP: LINKA RS232 U1 U2 U3 U4 DRAK 4 RS232 POPIS Měřicí přístroj DRAK 4 je určen pro měření napětí až čtyř signálů a jejich přenos po

Více

Metody připojování periferií BI-MPP Přednáška 1

Metody připojování periferií BI-MPP Přednáška 1 Metody připojování periferií BI-MPP Přednáška 1 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011

Více

Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.

Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. p 1 Koncepce DMA Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. Čekání na připravenost V/V Přenos paměť V/V nebo V/V paměť Posun pointeru

Více

Universal Serial Bus (USB)

Universal Serial Bus (USB) Universal Serial Bus (USB) Terminologie V sestavách se zařízeními USB se používá architektura master slave. Počítač je master. Oba konce kabelu nejsou kompatibilní downstream/upstream. počítač upstream

Více

Sběrnice SCSI a její využití

Sběrnice SCSI a její využití Osnova přednášky Sběrnice SCSI a její využití Zasazení sběrnice SCSI do architektury PC. Úrovně řízení periferních zařízení (PZ), univerzální rozhraní. Charakteristika vývojových stupňů rozhraní SCSI.

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy

Více

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010 Přednášky o výpočetní technice Hardware teoreticky Adam Dominec 2010 Rozvržení Historie Procesor Paměť Základní deska přednášky o výpočetní technice Počítací stroje Mechanické počítačky se rozvíjely už

Více

Obecné principy konstrukce systémové sběrnice

Obecné principy konstrukce systémové sběrnice Obecné principy konstrukce systémové sběrnice 1 Osnova přednášky Výčet funkcí systémové sběrnice implementace těchto funkcí ve sběrnici PCI. Cílem této prezentace je poskytnout studentům výčet funkcí systémové

Více

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv

Více

Přerušení POT POT. Přerušovací systém. Přerušovací systém. skok do obslužného programu. vykonávaný program. asynchronní událost. obslužný.

Přerušení POT POT. Přerušovací systém. Přerušovací systém. skok do obslužného programu. vykonávaný program. asynchronní událost. obslužný. 1 Přerušení Při výskytu určité události procesor přeruší vykonávání hlavního programu a začne vykonávat obslužnou proceduru pro danou událost. Po dokončení obslužné procedury pokračuje výpočet hlavního

Více

Mikrokontroléry. Doplňující text pro POS K. D. 2001

Mikrokontroléry. Doplňující text pro POS K. D. 2001 Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou

Více

Vrstvy periferních rozhraní

Vrstvy periferních rozhraní Vrstvy periferních rozhraní Úvod Periferní zařízení jsou k počítačům připojována přes rozhraní (interface). Abstraktní model periferního rozhraní sestává z vrstev, jejich hranice nejsou však vždy jasné

Více

Architektury počítačů a procesorů

Architektury počítačů a procesorů Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní

Více

FASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor

FASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor FASTPort Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům aneb Jak připojit koprocesor *) inteligentní karta = karta vybavená vlastním procesorem J. Němeček 12. 10. 2013 úvodní

Více

Disková pole (RAID) 1

Disková pole (RAID) 1 Disková pole (RAID) 1 Architektury RAID Důvod zavedení RAID: reakce na zvyšující se rychlost procesoru. Pozice diskové paměti v klasickém personálním počítači vyhovuje pro aplikace s jedním uživatelem.

Více

Fakulta informačních technologií VUT v Brně Ústav počítačových systémů Periferní zařízení, cvičení IPZ Analýza komunikace na sběrnici USB

Fakulta informačních technologií VUT v Brně Ústav počítačových systémů Periferní zařízení, cvičení IPZ Analýza komunikace na sběrnici USB Fakulta informačních technologií VUT v Brně Ústav počítačových systémů Periferní zařízení, cvičení IPZ Analýza komunikace na sběrnici USB Úloha č. 2. Zadání: 1. Seznamte se s principy komunikace na sériovém

Více

Integrovaná střední škola, Sokolnice 496

Integrovaná střední škola, Sokolnice 496 Integrovaná střední škola, Sokolnice 496 Název projektu: Moderní škola Registrační číslo: CZ.1.07/1.5.00/34.0467 Název klíčové aktivity: III/2 - Inovace a zkvalitnění výuky prostřednictvím ICT Kód výstupu:

Více

Architektura počítače

Architektura počítače Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích

Více

Strojový kód. Instrukce počítače

Strojový kód. Instrukce počítače Strojový kód Strojový kód (Machine code) je program vyjádřený v počítači jako posloupnost instrukcí procesoru (posloupnost bajtů, resp. bitů). Z hlediska uživatele je strojový kód nesrozumitelný, z hlediska

Více

Paměti Flash. Paměti Flash. Základní charakteristiky

Paměti Flash. Paměti Flash. Základní charakteristiky Paměti Flash K.D. - přednášky 1 Základní charakteristiky (Flash EEPROM): Přepis dat bez mazání: ne. Mazání: po blocích nebo celý čip. Zápis: po slovech nebo po blocích. Typická životnost: 100 000 1 000

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:

Více

Cíl přednášky: Obsah přednášky:

Cíl přednášky: Obsah přednášky: Cíl přednášky: Vysvětlit principy konstrukce a principy činnosti sběrnice PCI, dát je do relace s obecnými principy konstrukce systémových sběrnic. Upozornit na odlišnosti konstrukce sběrnice PCI od předcházejících

Více

Přerušovací systém s prioritním řetězem

Přerušovací systém s prioritním řetězem Přerušovací systém s prioritním řetězem Doplňující text pro přednášky z POT Úvod Přerušovací systém mikropočítače může být koncipován několika způsoby. Jednou z možností je přerušovací systém s prioritním

Více

Sběrnice SCSI a její využití

Sběrnice SCSI a její využití Sběrnice SCSI a její využití Úvod Obecné povědomí - rozhraní SCSI je viděno jako rychlé rozhraní pevných disků především pro serverové stanice. Správná představa - sběrnice pro připojení různých typů periferních

Více

PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6, s o f c o s o f c o n.

PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6,   s o f c o s o f c o n. PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT Příručka uživatele Střešovická 49, 162 00 Praha 6, e-mail: s o f c o n @ s o f c o n. c z tel./fax : (02) 20 61 03 48 / (02) 20 18 04 54, http :// w w w. s o f

Více

HW počítače co se nalézá uvnitř počítačové skříně

HW počítače co se nalézá uvnitř počítačové skříně ZVT HW počítače co se nalézá uvnitř počítačové skříně HW vybavení PC Hardware Vnitřní (uvnitř počítačové skříně) Vnější ( ) Základní HW základní jednotka + zobrazovací zařízení + klávesnice + (myš) Vnější

Více

Činnost počítače po zapnutí

Činnost počítače po zapnutí Projekt: Inovace oboru Mechatronik pro Zlínský kraj Registrační číslo: CZ.1.07/1.1.08/03.0009 Činnost počítače po zapnutí Paměť RWM(Read Write Memory - paměť pro čtení a zápis, označovaná také jako RAM)

Více

TECHNICKÝ POPIS MODULU GRAFIK =============================

TECHNICKÝ POPIS MODULU GRAFIK ============================= listů: 8 list : 1 TECHNICKÝ POPIS MODULU GRAFIK ============================= zpracoval: Nevoral schválil: Cajthaml ZPA, k.p. Nový Bor, listopad 1985 4-151-00342-4 list: 1 list: 2 1. VŠEOBECNĚ Obvody realizované

Více

Model ver SYSTEM EXCLUSIVE KOMUNIKACE CHD Elektroservis

Model ver SYSTEM EXCLUSIVE KOMUNIKACE CHD Elektroservis Model 8-462 ver. 2.00 SYSTEM EXCLUSIVE KOMUNIKACE 2012 CHD Elektroservis 7 Obsah strana 1. System Exclusive komunikace............................. 3 2. Struktura SysEx Messages...............................

Více

Grafické adaptéry a monitory

Grafické adaptéry a monitory Grafické adaptéry a monitory 1 Obsah přednášky Generace grafických adaptérů. Principy AGP. Rozhraní monitorů. Principy tvorby barev. Organizace video paměti. Nově technologie výroby monitorů. 2 Vývojové

Více

Inovace výuky prostřednictvím ICT v SPŠ Zlín, CZ.1.07/1.5.00/ Vzdělávání v informačních a komunikačních technologií

Inovace výuky prostřednictvím ICT v SPŠ Zlín, CZ.1.07/1.5.00/ Vzdělávání v informačních a komunikačních technologií VY_32_INOVACE_31_09 Škola Název projektu, reg. č. Vzdělávací oblast Vzdělávací obor Tematický okruh Téma Tematická oblast Název Autor Vytvořeno, pro obor, ročník Anotace Přínos/cílové kompetence Střední

Více

Modbus TCP. integrovaný ethernet přepínač umožňuje liniovou topologii 2x konektor M12, 4pinový, kódování D pro připojení na ethernet

Modbus TCP. integrovaný ethernet přepínač umožňuje liniovou topologii 2x konektor M12, 4pinový, kódování D pro připojení na ethernet programování dle IEC 61131-3 pomocí CODESYS V3 Ethernet a USB rozhraní stupeň krytí IP67 s integrovaným napájením LED pro indikaci stavu PLC, napájecího napětí, poruch signálů a sběrnice multiprotokolová

Více

Základní uspořádání pamětí MCU

Základní uspořádání pamětí MCU Základní uspořádání pamětí MCU Harwardská architektura. Oddělený adresní prostor kódové a datové. Používané u malých MCU a signálových procesorů. Von Neumannova architektura (Princetonská). Kódová i jsou

Více

PROTOKOL RDS. Dotaz na stav stanice " STAV CNC Informace o stavu CNC a radiové stanice FORMÁT JEDNOTLIVÝCH ZPRÁV

PROTOKOL RDS. Dotaz na stav stanice  STAV CNC Informace o stavu CNC a radiové stanice FORMÁT JEDNOTLIVÝCH ZPRÁV PROTOKOL RDS Rádiový modem komunikuje s připojeným zařízením po sériové lince. Standardní protokol komunikace je jednoduchý. Data, která mají být sítí přenesena, je třeba opatřit hlavičkou a kontrolním

Více

5. Čtení/zápis sektorů z/do USB paměťového média I

5. Čtení/zápis sektorů z/do USB paměťového média I BI-MPP Cvičení 5,6 - USB Mass Storage, Miroslav Skrbek (C)2010,2011 1 z 5 5. Čtení/zápis sektorů z/do USB paměťového média I Náplň cvičení V tomto cvičení se naučíte číst/zapisovat data z/na datovou USB

Více

Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto

Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu / Druh CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT

Více

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Tomáš Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Zjednodušené schéma systému z základ hardware pro mainframe tvoří: operační pamět - MAIN / REAL STORAGE jeden

Více

Seriové ATA, principy, vlastnosti

Seriové ATA, principy, vlastnosti Seriové ATA, principy, vlastnosti Snahy o zvyšování rychlosti v komunikaci s periferními zařízeními jsou velmi problematicky naplnitelné jedním z omezujících faktorů je fyzická konstrukce rozhraní a kabelů.

Více

4x vstup pro měření unifikovaného signálu 0 10 V, 0 20 ma, 4 20 ma. komunikace linkami RS232 nebo RS485

4x vstup pro měření unifikovaného signálu 0 10 V, 0 20 ma, 4 20 ma. komunikace linkami RS232 nebo RS485 měřící převodník 4x vstup pro měření unifikovaného signálu 0 10 V, 0 20 ma, 4 20 ma komunikace linkami RS232 nebo RS485 13. ledna 2017 w w w. p a p o u c h. c o m 0294.01.02 Katalogový list Vytvořen: 4.5.2007

Více

ŠESTNÁCTIKANÁLOVÝ A/D PŘEVODNÍK ±30 mv až ±12 V DC, 16 bitů

ŠESTNÁCTIKANÁLOVÝ A/D PŘEVODNÍK ±30 mv až ±12 V DC, 16 bitů ZÁKLADNÍ CHARAKTERISTIKA Připojení 16 analogových vstupů Měření stejnosměrných napěťových signálů Základní rozsahy ±120mV nebo ±12V Další rozsahy ±30mV nebo ±3V Rozlišení 16 bitů Přesnost 0,05% z rozsahu

Více

Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1

Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1 Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována

Více

Informační a komunikační technologie

Informační a komunikační technologie Informační a komunikační technologie 4. www.isspolygr.cz Vytvořil: Ing. David Adamovský Strana: 1 Škola Integrovaná střední škola polygrafická Ročník Název projektu 1. ročník SOŠ Interaktivní metody zdokonalující

Více

Technická data. Upozornění ohledně bezpečnosti

Technická data. Upozornění ohledně bezpečnosti Informace o výrobku Modul pro komunikaci MP-Bus určený pro vyčítání až čtyř prvků dále do řídicího systému po komunikaci MP rozhraní MP-Bus rozhraní MODBUS RU (RS485) aktivní nebo pasivní čidla, příp.

Více

Uživatelský manuál. KNXgal. řízení zabezpečovacích ústředen. Galaxy ze sběrnice KNX. napájeno ze sběrnice KNX. indikace komunikace na KNX

Uživatelský manuál. KNXgal. řízení zabezpečovacích ústředen. Galaxy ze sběrnice KNX. napájeno ze sběrnice KNX. indikace komunikace na KNX KNXgal Uživatelský manuál verze 1.2 řízení zabezpečovacích ústředen Galaxy ze sběrnice KNX napájeno ze sběrnice KNX indikace komunikace na KNX a s ústřednou Galaxy montáž na DIN lištu (1 modul) nastavitelné

Více

Vnější paměti. Vnější paměti. Dělení podle materiálu a fyzikálních principů

Vnější paměti. Vnější paměti. Dělení podle materiálu a fyzikálních principů Vnější paměti Cílem této kapitoly je seznámit s principy činnosti a základní stavbou vnějších pamětí, které jsou nezbytné pro práci počítače a dlouhodobé uchování dat. Klíčové pojmy: Paměťové médium, přenosová

Více

2.9 Vnitřní paměti. Střední průmyslová škola strojnická Vsetín. Ing. Martin Baričák. Název šablony Název DUMu. Předmět Druh učebního materiálu

2.9 Vnitřní paměti. Střední průmyslová škola strojnická Vsetín. Ing. Martin Baričák. Název šablony Název DUMu. Předmět Druh učebního materiálu Název školy Číslo projektu Autor Název šablony Název DUMu Tematická oblast Předmět Druh učebního materiálu Anotace Vybavení, pomůcky Ověřeno ve výuce dne, třída Střední průmyslová škola strojnická Vsetín

Více

AD4RS. měřící převodník. 4x vstup pro měření unifikovaného signálu 0 10 V, 0 20 ma, 4 20 ma. komunikace linkami RS232 nebo RS485

AD4RS. měřící převodník. 4x vstup pro měření unifikovaného signálu 0 10 V, 0 20 ma, 4 20 ma. komunikace linkami RS232 nebo RS485 měřící převodník 4x vstup pro měření unifikovaného signálu 0 10 V, 0 20 ma, 4 20 ma komunikace linkami RS232 nebo RS485. Katalogový list Vytvořen: 4.5.2007 Poslední aktualizace: 15.6 2009 09:58 Počet stran:

Více

Disková pole (RAID) 1

Disková pole (RAID) 1 Disková pole (RAID) 1 Architektury RAID Základní myšlenka: snaha o zpracování dat paralelně. Pozice diskové paměti v klasickém personálním počítači vyhovuje pro aplikace s jedním uživatelem. Řešení: data

Více

Knihovna EpsnetLib TXV 003 73.01 první vydání září 2012 změny vyhrazeny

Knihovna EpsnetLib TXV 003 73.01 první vydání září 2012 změny vyhrazeny Knihovna EpsnetLib TXV 003 73.01 první vydání září 2012 změny vyhrazeny 1 TXV 003 73.01 Historie změn Datum Vydání Popis změn Září 2012 1 První vydání, popis odpovídá EpsnetLib_v11 OBSAH 1 Úvod...3 2 Datové

Více

KONSTRUKCE SBĚRNICE PCI

KONSTRUKCE SBĚRNICE PCI KONSTRUKCE SBĚRNICE PCI 1 Osnova přednášky Pozice systémové sběrnice ve výpočetním systému (opakování). Výčet funkcí systémové sběrnice. Výčet funkcí sběrnice PCI, rozdělení signálů. Role signálů sběrnice

Více

Využití ICT pro rozvoj klíčových kompetencí CZ.1.07/1.5.00/

Využití ICT pro rozvoj klíčových kompetencí CZ.1.07/1.5.00/ Střední odborná škola elektrotechnická, Centrum odborné přípravy Zvolenovská 537, Hluboká nad Vltavou Využití ICT pro rozvoj klíčových kompetencí CZ.1.07/1.5.00/34.0448 CZ.1.07/1.5.00/34.0448 1 Číslo projektu

Více

DUM č. 6 v sadě. 31. Inf-7 Technické vybavení počítačů

DUM č. 6 v sadě. 31. Inf-7 Technické vybavení počítačů projekt GML Brno Docens DUM č. 6 v sadě 31. Inf-7 Technické vybavení počítačů Autor: Roman Hrdlička Datum: 28.11.2013 Ročník: 1A, 1B, 1C Anotace DUMu: přehled interních sběrnic a vstup-výstupních interface

Více

Jak studovat systémovou sběrnici

Jak studovat systémovou sběrnici Jak studovat systémovou sběrnici 1 Osnova přednášky Pozice systémové sběrnice ve výpočetním systému (opakování). Výčet funkcí systémové sběrnice. Výčet funkcí sběrnice PCI, rozdělení signálů. Role signálů

Více

Distribuované systémy a počítačové sítě

Distribuované systémy a počítačové sítě Distribuované systémy a počítačové sítě Universal Serial Bus - USB Komunikační principy Enumerace Standardní třídy zařízení Obecné charakteristiky distribuovaná datová pro připojení počítačových periferií

Více

INFORMAČNÍ A KOMUNIKAČNÍ TECHNOLOGIE

INFORMAČNÍ A KOMUNIKAČNÍ TECHNOLOGIE Název školy: Střední odborná škola stavební Karlovy Vary Sabinovo náměstí 16, 360 09 Karlovy Vary Autor: Ing. Hana Šmídová Název materiálu: VY_32_INOVACE_12_HARDWARE_S1 Číslo projektu: CZ 1.07/1.5.00/34.1077

Více

Přerušovací systém 12.přednáška

Přerušovací systém 12.přednáška Přerušovací systém 12.přednáška Přerušovací systém Pomocí přerušení procesor reaguje na asynchronní události. Přerušení znamená přechod na vykonávání obsluhy přerušení (součást OS). Po vykonání ošetření

Více