Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.

Rozměr: px
Začít zobrazení ze stránky:

Download "Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW."

Transkript

1 p 1 Koncepce DMA Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW. Čekání na připravenost V/V Přenos paměť V/V nebo V/V paměť Posun pointeru do paměti Test konce přenosu Konec 2

2 Blokové schéma V/V systému s DMA registr 3 Průběh DMA přenosu V/V řadič indikuje požadavek na přenos dat signálem (Data Request). DMA řadič žádá o uvolnění sběrnice signálem (Bus Request). inikuje uvolnění sběrnice signálem (Bus Acknowledge). DMA řadič požaduje přenos dat do/z V/V signálem (DMA Acknowledge). Čtení/zápis dat z/do paměti se řídí obvyklými signály na sběrnici. 4

3 Přenos DMA vstup dat (1) 1. Datový registr V/V řadiče je plný. 2. V/V řadič generuje. 3. DMA řadič generuje. 3 2 registr 1 5 Přenos DMA vstup dat (2) 4. Procesor dokončí probíhající sběrnicový cyklus. Potom se odpojí od sběrnice a aktivuje registr 1 6

4 Přenos DMA vstup dat (3) 5. DMA řadič aktivuje a vysílá na sběrnici adresu a povel zápis. 6. V/V řadič vysílá na datovou sběrnici obsah datového registru registr Adr. Write Data 7 Přenos DMA vstup dat (4) 7. V/V řadič zruší. 8. DMA řadič zruší a, přestane vysílat adresu a povel zápis. Registr adresy se inkrementuje, registr délky se dekrementuje. 8 registr 7 8 8

5 Přenos DMA vstup dat (5) 9. zruší. 10. se připojí na sběrnici. 9 registr 10 9 DMA řadič se dvěma cykly Jednodušší návrh V/V řadiče. Univerzální použití, lze provádět přenosy paměť paměť. Adresa zdroje dat Adresa cíle dat Datový registr 10

6 Funkce DMA řadiče se dvěma cykly 1. Čtení ze zdroje dat do interního datového registru. 2. Zápis dat z interního datového registru do cíle. Adresa zdroje dat Adresa cíle dat Datový registr Data Adr. Read Adresa zdroje dat Adresa cíle dat Datový registr Adr. Write Data Poznámka: Komunikace s procesorem a jeho odpojení od sběrnice probíhá podobně jako v předchozím případě. 11 Procesor ve funkci DMA řadiče Některé procesory mají speciální instrukci pro blokový přenos. Během přenosu se obvykle instrukce opakovaně čte z paměti pomalejší než samostatný DMA. Synchronizace s periferním řadičem pomocí signálu WAIT. Příklad: Intel IA-32 Instrukce INSB s prefixem REP: REP INSB IN String Byte Prefix Repeat EAX EBX ECX EDX AH BH CH DH SP BP SI DI AL BL CL DL 0 Počet opakování Adresa IO portu Adresa cíle dat 12

7 Charakteristika DMA přenosu Velmi rychlý přenos dat (nejrychlejší způsob přenosu). Vhodný pro blokové přenosy. Vyžaduje speciální HW prostředky. Komplikovaný provoz na sběrnici. 13 First Party DMA Third Party DMA: DMA řadič je samostatný prvek na sběrnici. First Party DMA: DMA řadič je součástí adaptéru SATA (nebo jiného periferního řadiče). Adaptér SATA Registry ATA Adaptér SATA Registry ATA DMA řadič DMA řadič Sběrnice Sběrnice Third Party DMA First Party DMA 14

8 Sdílení sběrnice (1) a DMA mohou sdílet sběrnici dvěma způsoby: 1. DMA uvolňuje sběrnici po každém přenosu (cycle stealing). Procesor není trvale blokován, zpoždění před přidělením sběrnice DMA řadiči. Sběrnice obsazena procesorem Sběrnice obsazena DMA řadičem DMA řadič čeká na uvolnění sběrnice t 15 Sdílení sběrnice (2) a DMA mohou sdílet sběrnici dvěma způsoby: 1. DMA drží obsazenou sběrnici po celou dobu přenosu bloku (burst mode). Procesor ve stavu HOLD po celou dobu přenosu, nejvyšší rychlost DMA přenosu. Sběrnice obsazena DMA řadičem t Sběrnice obsazena procesorem Probíhá přenos řízený DMA řadičem DMA řadič čeká na uvolnění sběrnice 16

9 Sběrnice typu MULTIMASTER Master má schopnost řídit přenosy na sběrnici (, DMA). Slave nemá schopnost řídit přenosy (paměť, V/V řadič). Před každým přenosem musí proběhnout arbitrace: Arbiter povolí přístup na sběrnici jen Masteru s nejvyšší prioritou. Ostatní Mastery musí počkat. DMA DMA RQ GT RQ GT RQ GT RQ GT Arbiter nízká Priorita vysoká 17 Připojení masteru a datové vodiče a signály /RD a /HWR jsou na sdílenou sběrnici připojeny prostřednictvím třístavových budičů. Má-li master povolen přístup na sběrnici, jsou budiče v aktivním stavu. Nemá-li master povolen přístup na sběrnici, jsou budiče ve stavu HiZ. Master čeká na sběrnici ve stavu WAIT. Master Addr. Data RD HWR WAIT Master Addr. Data RD HWR WAIT HiZ RQ GT RQ GT Přístup na sběrnici povolen Přístup na sběrnici odmítnut 18

10 Decentralizovaný arbiter Každý master ovládá jeden arbitrační vodič. Současně sleduje aktivitu ostatních vodičů a porovnává prioritu aktivních vodičů se svou prioritou. MASTER MASTER MASTER MASTER RD RD RD RD Poznámka Bus Fairness : Vítězný master si pamatuje, že zablokoval přístup na sběrnici jinému masteru (s nižší prioritou). Příště mu dá ve stejné situaci přednost nízká Priorita vysoká = decentralizovaný arbiter 19 Složitější architektura Každý procesor může používat nezávislou lokální sběrnici a lokální paměť. Pro sdílená data je určena sdílená paměť, přístupná oběma (všem) procesorům. Lokální paměť Lokální paměť Lokální sběrnice Adaptér bus/bus Sdílená paměť Lokální sběrnice Adaptér bus/bus Systémová (sdílená) sběrnice 20

11 prostor systému s lokální a sdílenou pamětí Lokální a sdílená paměť leží ve stejném adresním prostoru. Každá z pamětí pokrývá jiný rozsah adres. Při adresování sdílené paměti žádá adaptér bus-bus o přístup na sdílenou sběrnici. prostor Sdílená paměť Lokální paměť 21 Architektura PC 22

12 Architektura PC 23 Architektura PC 24

13 Samostatné studium 1. Přerušovací systém s prioritním řetězem. 2. Mikrokontroléry. 25

zení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení

zení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení Připojení periferních zařízen zení 1 Koncepce připojení V/V zařízení V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče specializované (řadič disku) lze k nim připojit jen zařízení určitého

Více

Systémová sběrnice, souvislost architektury počítače a systémové

Systémová sběrnice, souvislost architektury počítače a systémové Systémová sběrnice, souvislost architektury počítače a systémové sběrnice, principy činnosti Některé aspekty V/V sběrnic Cíl přednášky: Ukázat, jak se vyvíjely architektury počítačů v souvislosti s architekturami

Více

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor: Západočeská univerzita v Plzni Písemná zkouška z předmětu: Zkoušející: Katedra informatiky a výpočetní techniky Počítačová technika KIV/POT Dr. Ing. Karel Dudáček Akademický rok: 2004/05 Datum: Příjmení:

Více

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI 1 Architektura SCSI 2 ParalelnírozhraníSCSI Sběrnice typu multimaster. Max. 8 resp. 16 zařízení. Různé elektrické provedení SE (Single Ended) HVD (High Voltage Differential) LVD (Low Voltage Differential)

Více

Vstupně - výstupní moduly

Vstupně - výstupní moduly Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní

Více

Procesor z pohledu programátora

Procesor z pohledu programátora Procesor z pohledu programátora Terminologie Procesor (CPU) = řadič + ALU. Mikroprocesor = procesor vyrobený monolitickou technologií na čipu. Mikropočítač = počítač postavený na bázi mikroprocesoru. Mikrokontrolér

Více

Metody připojování periferií BI-MPP Přednáška 1

Metody připojování periferií BI-MPP Přednáška 1 Metody připojování periferií BI-MPP Přednáška 1 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011

Více

FASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor

FASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor FASTPort Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům aneb Jak připojit koprocesor *) inteligentní karta = karta vybavená vlastním procesorem J. Němeček 12. 10. 2013 úvodní

Více

Rozhraní ATA a ATAPI. Rozhraní ATA a ATAPI. Koncepce ATA. Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA.

Rozhraní ATA a ATAPI. Rozhraní ATA a ATAPI. Koncepce ATA. Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA. 1 Koncepce ATA Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA. Registry řadiče Fyzická vrstva Systémová nebo specializovaná sběrnice Zařízení ATA/ATAPI 2 Rozsah specifikace

Více

Mikrokontroléry. Doplňující text pro POS K. D. 2001

Mikrokontroléry. Doplňující text pro POS K. D. 2001 Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou

Více

Obvody a architektura počítačů. Jednoprocesorové počítače

Obvody a architektura počítačů. Jednoprocesorové počítače Obvody a architektura počítačů Jednoprocesorové počítače Josef Voltr, 2013 Modulární sestava počítače s jedním procesorem Postup činnosti počítače 1. procesor vyšle adresu pamětové buňky 2. paměť vyšle

Více

Jak studovat systémovou sběrnici

Jak studovat systémovou sběrnici Jak studovat systémovou sběrnici 1 Osnova přednášky Pozice systémové sběrnice ve výpočetním systému (opakování). Výčet funkcí systémové sběrnice. Výčet funkcí sběrnice PCI, rozdělení signálů. Role signálů

Více

Metody připojování periferií

Metody připojování periferií Metody připojování periferií BI-MPP Přednáška 8 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:

Více

Sběrnice, připojování periferních zařízení a RAID. INP 2008 FIT VUT v Brně

Sběrnice, připojování periferních zařízení a RAID. INP 2008 FIT VUT v Brně Sběrnice, připojování periferních zařízení a RAID INP 2008 FIT VUT v Brně 1 Přehled přednášky Sběrnice Vývoj sběrnicová hierarchie Varianty sběrnic Arbitrace na sběrnici Periferní zařízení Připojování

Více

Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto

Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Petr

Více

Dekódování adres a návrh paměťového systému

Dekódování adres a návrh paměťového systému Dekódování adres a návrh paměťového systému K.D. 2004 Tento text je určen k doplnění přednášek z předmětu POT. Je zaměřen jen na některé body probírané na přednáškách bez snahy o úplné vysvětlení celé

Více

PRINCIPY POČÍTAČŮ Metodický list číslo 1

PRINCIPY POČÍTAČŮ Metodický list číslo 1 Metodický list číslo 1 Téma č.1: Historie, vývoj počítačů, architektura počítače. historický přehled, předpoklady pro vývin a rozvoj počítačů nejvýznamnější osoby, vynálezy a stroje von Neumannova architektura

Více

Cíl přednášky: Obsah přednášky:

Cíl přednášky: Obsah přednášky: Cíl přednášky: Vysvětlit principy konstrukce a principy činnosti sběrnice PCI, dát je do relace s obecnými principy konstrukce systémových sběrnic. Upozornit na odlišnosti konstrukce sběrnice PCI od předcházejících

Více

Architektura počítače

Architektura počítače Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích

Více

Přerušení POT POT. Přerušovací systém. Přerušovací systém. skok do obslužného programu. vykonávaný program. asynchronní událost. obslužný.

Přerušení POT POT. Přerušovací systém. Přerušovací systém. skok do obslužného programu. vykonávaný program. asynchronní událost. obslužný. 1 Přerušení Při výskytu určité události procesor přeruší vykonávání hlavního programu a začne vykonávat obslužnou proceduru pro danou událost. Po dokončení obslužné procedury pokračuje výpočet hlavního

Více

Sériová rozhraní SPI, Microwire, I 2 C a CAN

Sériová rozhraní SPI, Microwire, I 2 C a CAN Sériová rozhraní SPI, Microwire, I 2 C a CAN K.D. 2002 1 Úvod Sériová komunikační rozhraní se v mikropočítačové technice používají ke dvěma základním účelům: 1. Ke komunikaci mezi jednotlivými mikropočítačovými

Více

Přidělování paměti I Mgr. Josef Horálek

Přidělování paměti I Mgr. Josef Horálek Přidělování paměti I Mgr. Josef Horálek = Paměť = operační paměť je paměť, kterou přímo využívají procesory při zpracováni instrukci a dat; Paměť Funkce modulu přidělování paměti = Sledování stavu každého

Více

Sběrnice PCI, PCI-X, PCI Express

Sběrnice PCI, PCI-X, PCI Express Sběrnice PCI, PCI-X, PCI Express Přehled PCI, PCI-X Meze paralelních sběrnic. Důvody pro zavedení vysokorychlostních sériových protokolů do systémových sběrnic. Vlastnosti sběrnice PCI Express. Zobecnění

Více

Principy počítačů a operačních systémů

Principy počítačů a operačních systémů Principy počítačů a operačních systémů Systémová architektura, připojení a komunikace s externími zařízeními Zimní semestr 2011/2012 Uspořádání na úrovni systému Funkční bloky procesory, paměti periferní

Více

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů). Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis

Více

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií Autor: Tomáš Válek, xvalek02@stud.fit.vutbr.cz Login: xvalek02 Datum: 21.listopadu 2012 Obsah 1 Úvod do rozhraní I 2 C (IIC) 1 2 Popis funkčnosti

Více

Architektury CISC a RISC, uplatnění v personálních počítačích

Architektury CISC a RISC, uplatnění v personálních počítačích Architektury CISC a RISC, uplatnění v personálních počítačích 1 Cíl přednášky Vysvětlit, jak pracují architektury CISC a RISC, upozornit na rozdíly. Zdůraznit, jak se typické rysy obou typů architektur

Více

Rozhraní mikrořadiče, SPI, IIC bus,..

Rozhraní mikrořadiče, SPI, IIC bus,.. Rozhraní mikrořadiče, SPI, IIC bus,.. Přednáška A3B38MMP 2013 kat. měření, ČVUT - FEL, Praha J. Fischer A3B38MMP, 2013, J.Fischer, kat. měření, ČVUT - FEL, Praha 1 Rozhraní SPI Rozhraní SPI ( Serial Peripheral

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:

Více

Sběrnicová struktura PC Interní počítačové paměti PC

Sběrnicová struktura PC Interní počítačové paměti PC Technické prostředky počítačové techniky Obsah: Sběrnicová struktura PC Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informatika 2 04 Zemřel otec e-mailu Aplikace Záchranka

Více

Profilová část maturitní zkoušky 2015/2016

Profilová část maturitní zkoušky 2015/2016 Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2015/2016 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika

Více

INFORMAČNÍ A KOMUNIKAČNÍ TECHNOLOGIE

INFORMAČNÍ A KOMUNIKAČNÍ TECHNOLOGIE Název školy: Střední odborná škola stavební Karlovy Vary Sabinovo náměstí 16, 360 09 Karlovy Vary Autor: Ing. Hana Šmídová Název materiálu: VY_32_INOVACE_12_HARDWARE_S1 Číslo projektu: CZ 1.07/1.5.00/34.1077

Více

Technické prostředky počítačové techniky

Technické prostředky počítačové techniky Počítač - stroj, který podle předem připravených instrukcí zpracovává data Základní části: centrální procesorová jednotka (schopná řídit se posloupností instrukcí a ovládat další části počítače) zařízení

Více

Principy operačních systémů. Lekce 8: Ovladače periferií

Principy operačních systémů. Lekce 8: Ovladače periferií Principy operačních systémů Lekce 8: Ovladače periferií Vstupní a výstupní zařízení I/O zařízení, V/V zařízení Systém vstupních a výstupních zařízení je subsystémem operačního systému, který zprostředkovává

Více

Operační systémy 2. Přednáška číslo 1. Úvod do OS

Operační systémy 2. Přednáška číslo 1. Úvod do OS Operační systémy 2 Přednáška číslo 1 Úvod do OS Co je to operační systém (definice) Operační systém jsou ty programové moduly ve výpočetním systému, jež ovládají řízení prostředku, jimiž je tento výpočetní

Více

Operační paměti počítačů PC

Operační paměti počítačů PC Operační paměti počítačů PC Dynamické paměti RAM operační č paměť je realizována čipy dynamických pamětí RAM DRAM informace uchovávána jako náboj na kondenzátoru nutnost náboj pravidelně obnovovat (refresh)

Více

Inovace bakalářského studijního oboru Aplikovaná chemie. Reg. č.: CZ.1.07/2.2.00/15.0247

Inovace bakalářského studijního oboru Aplikovaná chemie. Reg. č.: CZ.1.07/2.2.00/15.0247 Inovace bakalářského studijního oboru Aplikovaná chemie Reg. č.: CZ.1.07/2.2.00/15.0247 APLIKACE POČÍTAČŮ V MĚŘÍCÍCH SYSTÉMECH PRO CHEMIKY s využitím LabView 2. Číslicové počítače a jejich využití pro

Více

Architektura vnějších pamětí

Architektura vnějších pamětí Architektura vnějších pamětí Standardizace rozhraní, SAN-NAS, RAID a jiní, X36PZA Periferní zařízení M. Šnorek Obsah přednášky Rozhraní diskových jednotek. ST 506/412, IDE/ATA, PATA, SATA. SCSI vývoj rozhraní,

Více

Sériové komunikace KIV/PD Přenos dat Martin Šimek

Sériové komunikace KIV/PD Přenos dat Martin Šimek Sériové komunikace KIV/PD Přenos dat Martin Šimek O čem přednáška je? 2 Konfigurace datového spoje Sériová rozhraní RS-232, RS-485 USB FireWire Konfigurace datového spoje 3 Topologie datového spoje 4 Rozhraní

Více

PROTOKOL O LABORATORNÍM CVIČENÍ

PROTOKOL O LABORATORNÍM CVIČENÍ STŘEDNÍ PRŮMYSLOVÁ ŠKOLA V ČESKÝCH BUDĚJOVICÍCH, DUKELSKÁ 13 PROTOKOL O LABORATORNÍM CVIČENÍ Provedl: Jan Kotalík Datum: 3.1. 2010 Číslo: Kontroloval/a Datum: 1. ÚLOHA: Návrh paměti Pořadové číslo žáka:

Více

Paměti SDRAM (synchronní DRAM)

Paměti SDRAM (synchronní DRAM) Paměti SDRAM (synchronní DRAM) 1 Paměti SDRAM Cíl přednášky: - Shrnout předcházející techniky řízení pamětí. - Prezentovat techniku SDRAM, postihnout její výrazné rysy a odlišnosti od předcházejících typů.

Více

PRINCIPY POČÍTAČŮ. Schopnost logického uvažování a rešeršní práce v prostředí Internetu.

PRINCIPY POČÍTAČŮ. Schopnost logického uvažování a rešeršní práce v prostředí Internetu. Metodický list číslo 1 3. Paměti, mikroprocesory, mikrokontroléry Schopnost logického uvažování a rešeršní práce v prostředí u. 1. Téma: Historie, architektura počítače historický přehled, předpoklady

Více

Sběrnice. Parametry sběrnic: a. Přenosová rychlost - určuje max. počet bitů přenesených za 1 sekundu [b/s]

Sběrnice. Parametry sběrnic: a. Přenosová rychlost - určuje max. počet bitů přenesených za 1 sekundu [b/s] Sběrnice Sběrnice je soustava vodičů, které zajišťují propojení jednotlivých obvodů počítače. Používají se k přenosu dat, adres, řídicích a stavových signálů. Sběrnice v PC jsou uspořádaný hierarchicky

Více

Témata profilové maturitní zkoušky

Témata profilové maturitní zkoušky Střední průmyslová škola elektrotechniky, informatiky a řemesel, Frenštát pod Radhoštěm, příspěvková organizace Témata profilové maturitní zkoušky Obor: Elektrotechnika Třída: E4A Školní rok: 2010/2011

Více

Disková pole (RAID) 1

Disková pole (RAID) 1 Disková pole (RAID) 1 Architektury RAID Základní myšlenka: snaha o zpracování dat paralelně. Pozice diskové paměti v klasickém personálním počítači vyhovuje pro aplikace s jedním uživatelem. Řešení: data

Více

2007/2008 ZS. operačních systémů

2007/2008 ZS. operačních systémů Principy počítačů a operačních systémů SBĚRNICOVÉ SYSTÉMY Struktura sběrnice datové linky adresové linky řídící linky Sběrnicové systémy Výhody: přidávání zařízení nízká cena lehké zvládnutí komplexity

Více

Modbus TCP. integrovaný ethernet přepínač umožňuje liniovou topologii 2x konektor M12, 4pinový, kódování D pro připojení na ethernet

Modbus TCP. integrovaný ethernet přepínač umožňuje liniovou topologii 2x konektor M12, 4pinový, kódování D pro připojení na ethernet programování dle IEC 61131-3 pomocí CODESYS V3 Ethernet a USB rozhraní stupeň krytí IP67 s integrovaným napájením LED pro indikaci stavu PLC, napájecího napětí, poruch signálů a sběrnice multiprotokolová

Více

Vrstvy periferních rozhraní

Vrstvy periferních rozhraní Vrstvy periferních rozhraní Cíl přednášky Prezentovat, jak postupovat při analýze konkrétního rozhraní. Vysvětlit pojem vrstvy periferních rozhraní. Ukázat způsob využití tohoto pojmu na rozhraní RS 232.

Více

Rozhraní mikrořadiče, SPI, IIC bus,.. Přednáška 11 (12)

Rozhraní mikrořadiče, SPI, IIC bus,.. Přednáška 11 (12) Rozhraní mikrořadiče, SPI, IIC bus,.. Přednáška 11 (12) A438NVS, kat. měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 1 Náplň přednášky Sériová rozhraní rozhraní

Více

Základní deska (motherboard, mainboard)

Základní deska (motherboard, mainboard) Základní deska (motherboard, mainboard) Jedná se o desku velkou cca 30 x 25 cm s plošnými spoji s množstvím konektorů a slotů připravených pro vložení konkrétních komponent (operační paměť, procesor, grafická

Více

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010

Přednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010 Přednášky o výpočetní technice Hardware teoreticky Adam Dominec 2010 Rozvržení Historie Procesor Paměť Základní deska přednášky o výpočetní technice Počítací stroje Mechanické počítačky se rozvíjely už

Více

Základní normalizované datové přenosy

Základní normalizované datové přenosy Základní normalizované datové přenosy Ing. Lenka Kretschmerová, Ph.D. TECHNICKÁ UNIVERZITA V LIBERCI Fakulta mechatroniky, informatiky a mezioborových studií Tento materiál vznikl v rámci projektu ESF

Více

Cíl přednášky: Obsah přednášky:

Cíl přednášky: Obsah přednášky: Architektury počítačů na bázi sběrnice PCI Cíl přednášky: Vysvětlit principy architektur PC na bázi sběrnice PCI. Obsah přednášky: Základní architektury PC na bázi PCI. Funkce northbridge a southbridge.

Více

Paměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3)

Paměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3) Paměti EEPROM (1) EEPROM Electrically EPROM Mají podobné chování jako paměti EPROM, tj. jedná se o statické, energeticky nezávislé paměti, které je možné naprogramovat a později z nich informace vymazat

Více

Miroslav Flídr Počítačové systémy LS 2006-1/21- Západočeská univerzita v Plzni

Miroslav Flídr Počítačové systémy LS 2006-1/21- Západočeská univerzita v Plzni Počítačové systémy Vnitřní paměti Miroslav Flídr Počítačové systémy LS 2006-1/21- Západočeská univerzita v Plzni Hierarchire pamětí Miroslav Flídr Počítačové systémy LS 2006-2/21- Západočeská univerzita

Více

Pohled do nitra mikroprocesoru Josef Horálek

Pohled do nitra mikroprocesoru Josef Horálek Pohled do nitra mikroprocesoru Josef Horálek Z čeho vycházíme = Vycházíme z Von Neumannovy architektury = Celý počítač se tak skládá z pěti koncepčních bloků: = Operační paměť = Programový řadič = Aritmeticko-logická

Více

Další aspekty architektur CISC a RISC Aktuálnost obsahu registru

Další aspekty architektur CISC a RISC Aktuálnost obsahu registru Cíl přednášky: Vysvětlit principy práce s registry v architekturách RISC a CISC, upozornit na rozdíly. Vysvětlit možnosti využívání sad registrů. Zabývat se principy využívanými v procesorech Intel. Zabývat

Více

Paměti a jejich organizace

Paměti a jejich organizace Kapitola 5 Paměti a jejich organizace 5.1 Vnitřní a vnější paměti, vlastnosti jednotlivých typů Vnější paměti Jsou umístěny mimo základní jednotku. Lze je zařadit mezi periferní zařízení. Zápis a čtení

Více

Architektura a koncepce OS OS a HW (archos_hw) Architektura a koncepce OS Jádro OS (archos_kernel) Architektura a koncepce OS Typy OS (archos_typy)

Architektura a koncepce OS OS a HW (archos_hw) Architektura a koncepce OS Jádro OS (archos_kernel) Architektura a koncepce OS Typy OS (archos_typy) Architektura a koncepce OS OS a HW (archos_hw) Aby fungoval OS s preemptivním multitaskingem, musí HW obsahovat: 1. (+2) přerušovací systém (interrupt system) 2. (+2) časovač Při používání DMA: 1. (+1)

Více

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv

Více

Rozhraní diskových pamětí

Rozhraní diskových pamětí Rozhraní diskových pamětí 1 Cíl přednášky Prezentovat vývoj rozhraní diskových pamětí. Na příkladech ukázat principy konstrukce diskových rozhraní. Na příkladech ukázat principy komunikace přes disková

Více

Sériové rozhraní IDE (ATA)

Sériové rozhraní IDE (ATA) Sériové rozhraní IDE (ATA) 1 Nevýhody paralelních rozhraní Paralelní přenosy se dostaly do stavu, kdy další zvyšování rychlosti bylo nemožné. Důvody: Při vyšších rychlostech vzniká problém dodržení časové

Více

PROCESOR. Typy procesorů

PROCESOR. Typy procesorů PROCESOR Procesor je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Primárním úkolem procesoru je řídit činnost ostatních částí počítače včetně

Více

Zemní ochrana rotoru generátoru ve spojení proudové injektážní jednotky PIZ 50V a ochrany REJ 521

Zemní ochrana rotoru generátoru ve spojení proudové injektážní jednotky PIZ 50V a ochrany REJ 521 Zemní ochrana rotoru generátoru ve spojení proudové injektážní jednotky PIZ 50V a ochrany REJ 521 Číslo dokumentu: 1MCZ300045 CZ Datum vydání: Září 2005 Revize: Copyright Petr Dohnálek, 2005 ISO 9001:2000

Více

Modul LCD displeje se čtyřmi tlačítky. Milan Horkel

Modul LCD displeje se čtyřmi tlačítky. Milan Horkel LCDL4P0A Modul LCD displeje se čtyřmi tlačítky Milan Horkel Modul LCDL4P obsahuje dvouřádkový LCD displej s obvyklým Hitachi řadičem a čtveřici tlačítek. Používá se jako univerzální uživatelský interfejs

Více

Fakulta informačních technologií, VUT v Brně Ústav počítačových systémů Personální počítače, technická péče, cvičení. Sběrnice ISA

Fakulta informačních technologií, VUT v Brně Ústav počítačových systémů Personální počítače, technická péče, cvičení. Sběrnice ISA Fakulta informačních technologií, VUT v Brně Ústav počítačových systémů Personální počítače, technická péče, cvičení Sběrnice ISA Úloha č. 7 Zadání: 1. Seznamte se s rozmístěním signálů sběrnice ISA na

Více

Hardware PC Interní a externí interface

Hardware PC Interní a externí interface Informační systémy 2 Hardware PC Interní a externí interface IS2-2015-05 24.3.2015 1 Sběrnice (anglicky bus) je skupina signálových vodičů, kterou lze rozdělit na skupiny řídicích, adresních a datových

Více

2 Hardware a operační systémy

2 Hardware a operační systémy Operační systémy 2 Hardware a operační systémy Obsah: 2.1 Procesor CPU, 2.1.1 Zpracování instrukcí, 2.1.2 Zvyšování výkonu CPU, 2.1.3 Režimy CPU, 2.2 Paměť, 2.2.1 Cache, 2.3 Vstupně výstupní zařízení,

Více

1.1 Schema zapojení pro MODBUS. 1.2 Zapojení desky DMS2 T3 a uživatelských vstupů. Binární vstup A1/N. Binární vstup A1/N. Binární vstup B1/P

1.1 Schema zapojení pro MODBUS. 1.2 Zapojení desky DMS2 T3 a uživatelských vstupů. Binární vstup A1/N. Binární vstup A1/N. Binární vstup B1/P Obsah 1. Úvod 3 1.1 Schema zapojení pro MODBUS 3 1.2 Zapojení desky DMS2 T3 a uživatelských vstupů 3 2. Sběrnice modbus RTU 4 2.1 Základní vlastnosti 4 2.2 Přenos dat 4 2.3 Funkční možnosti (provedení)

Více

Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1

Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1 Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována

Více

Principy operačních systémů. Lekce 2: Správa paměti

Principy operačních systémů. Lekce 2: Správa paměti Principy operačních systémů Lekce 2: Správa paměti Funkce správce paměti Správce (operační) paměti je součástí kernelu. Jeho implementace může být různá, ale základní funkce jsou obdobné ve všech OS: Udržovat

Více

IPZ laboratoře. Analýza komunikace na sběrnici USB L305. Cvičící: Straka Martin, Šimek Václav, Kaštil Jan. Cvičení 2

IPZ laboratoře. Analýza komunikace na sběrnici USB L305. Cvičící: Straka Martin, Šimek Václav, Kaštil Jan. Cvičení 2 IPZ laboratoře Analýza komunikace na sběrnici USB L305 Cvičení 2 2008 Cvičící: Straka Martin, Šimek Václav, Kaštil Jan Obsah cvičení Fyzická struktura sběrnice USB Rozhraní, konektory, topologie, základní

Více

Procesory, mikroprocesory, procesory na FPGA. 30.1.2013 O. Novák, CIE 11 1

Procesory, mikroprocesory, procesory na FPGA. 30.1.2013 O. Novák, CIE 11 1 Procesory, mikroprocesory, procesory na FPGA 30.1.2013 O. Novák, CIE 11 1 Od sekvenčních automatů k mikroprocesorům 30.1.2013 O. Novák, CIE 11 2 30.1.2013 O. Novák, CIE 11 3 Architektura počítačů Von Neumannovská,

Více

Základní deska (1) Parametry procesoru (2) Parametry procesoru (1) Označována také jako mainboard, motherboard

Základní deska (1) Parametry procesoru (2) Parametry procesoru (1) Označována také jako mainboard, motherboard Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený

Více

Výpočet v módu jádro. - přerušení (od zařízení asynchronně) - výjimky - softvérové přerušení. v důsledku událostí

Výpočet v módu jádro. - přerušení (od zařízení asynchronně) - výjimky - softvérové přerušení. v důsledku událostí Výpočet v módu jádro v důsledku událostí - přerušení (od zařízení asynchronně) - výjimky - softvérové přerušení řízení se předá na proceduru pro ošetření odpovídající události část stavu přerušeného procesu

Více

Zobrazovací jednotky a monitory

Zobrazovací jednotky a monitory Zobrazovací jednotky a monitory Zobrazovací jednotka - karta, která se zasunuje do jednoho z konektorů na sběrnici uvnitř počítače. Dva režimy činnosti: Textový režim - zobrazuje znaky uvedené v tabulce

Více

Úvod do architektur personálních počítačů

Úvod do architektur personálních počítačů Úvod do architektur personálních počítačů 1 Cíl přednášky Popsat principy proudového zpracování informace. Popsat principy zřetězeného zpracování instrukcí. Zabývat se způsoby uplatnění tohoto principu

Více

MATURITNÍ OTÁZKY ELEKTROTECHNIKA - POČÍTAČOVÉ SYSTÉMY 2003/2004 TECHNICKÉ VYBAVENÍ POČÍTAČŮ

MATURITNÍ OTÁZKY ELEKTROTECHNIKA - POČÍTAČOVÉ SYSTÉMY 2003/2004 TECHNICKÉ VYBAVENÍ POČÍTAČŮ MATURITNÍ OTÁZKY ELEKTROTECHNIKA - POČÍTAČOVÉ SYSTÉMY 2003/2004 TECHNICKÉ VYBAVENÍ POČÍTAČŮ 1) INFORMACE VE VÝPOČETNÍ TECHNICE 3 2) POČÍTAČOVÉ ARCHITEKTURY, POČÍTAČ JAKO ČÍSLICOVÝ STROJ 3 3) SIGNÁLY 3

Více

Počítačové systémové sběrnice

Počítačové systémové sběrnice Počítačové systémové sběrnice Co je sběrnice pojem sběrnice má dva odlišné významy: soustava logických prvků a vodičů, spojujících jednotlivé části počítače a sloužících k vzájemné výměně dat mezi nimi

Více

MCP BIOS řídicí jednotky Kit386EXR

MCP BIOS řídicí jednotky Kit386EXR MCP BIOS řídicí jednotky Kit386EXR ZÁKLADNÍ PROGRAMOVÉ VYBAVENÍ Příručka uživatele a programátora SofCon spol. s r.o. Střešovická 49 162 00 Praha 6 tel/fax: +420 220 180 454 E-mail: sofcon@sofcon.cz www:

Více

Pokročilé architektury počítačů

Pokročilé architektury počítačů Pokročilé architektury počítačů Architektura paměťového a periferního podsystému České vysoké učení technické, Fakulta elektrotechnická A4M36PAP Pokročílé architektury počítačů Ver.1.00 2010 1 Motivace

Více

Komunikace mikroprocesoru s okolím Josef Horálek

Komunikace mikroprocesoru s okolím Josef Horálek Komunikace mikroprocesoru s okolím Josef Horálek Základní deska (mainboard) = Fyzicky jde o desku plošného spoje s mnoha elektronickými obvody a konektory připojení dalších periferií = Obvody desky určeny

Více

Uplatnění sériových protokolů ve V/V sběrnici

Uplatnění sériových protokolů ve V/V sběrnici Uplatnění sériových protokolů ve V/V sběrnici Co víme o sběrnicích? V počítači existují 2 klíčové sběrnice: systémová sběrnice a vstup/výstupní sběrnice (V/V sběrnice) Z hlediska hierarchie má každá sběrnice

Více

Jak do počítače. aneb. Co je vlastně uvnitř

Jak do počítače. aneb. Co je vlastně uvnitř Jak do počítače aneb Co je vlastně uvnitř Po odkrytí svrchních desek uvidíme... Von Neumannovo schéma Řadič ALU Vstupně/výstupní zař. Operační paměť Počítač je zařízení, které vstupní údaje transformuje

Více

Vážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího

Více

Management procesu I Mgr. Josef Horálek

Management procesu I Mgr. Josef Horálek Management procesu I Mgr. Josef Horálek Procesy = Starší počítače umožňovaly spouštět pouze jeden program. Tento program plně využíval OS i všechny systémové zdroje. Současné počítače umožňují běh více

Více

Charakteristika dalších verzí procesorů v PC

Charakteristika dalších verzí procesorů v PC Charakteristika dalších verzí procesorů v PC 1 Cíl přednášky Poukázat na principy tvorby architektur nových verzí personálních počítačů. Prezentovat aktuální pojmy. 2 Úvod Zvyšování výkonu cestou paralelizace

Více

Architektura a princip funkce počítačů

Architektura a princip funkce počítačů Architektura a princip funkce počítačů Co je architektura obecně: souhrn znalostí o prvcích, ze kterých se skládá nebo dá složit nějaký celek o způsobech, kterými lze tyto prvky využít pro dosažení požadovaných

Více

Logické vs. geografické adresování. Lokální sběrnice (VME, ISA)

Logické vs. geografické adresování. Lokální sběrnice (VME, ISA) Logické vs. geografické adresování Logické adresování se řídí adresou (logické hodnoty signálů na vodičích), zatímco geografické bere v potaz umístění zařízení na chipu (geografická adresa je dána konektorem

Více

Logická organizace paměti Josef Horálek

Logická organizace paměti Josef Horálek Logická organizace paměti Josef Horálek Logická organizace paměti = Paměť využívají = uživatelské aplikace = operační systém = bios HW zařízení = uloženy adresy I/O zařízení atd. = Logická organizace paměti

Více

Roline USB 2.0 elektronický přepínač 2:1 (4:1)

Roline USB 2.0 elektronický přepínač 2:1 (4:1) Roline USB 2.0 elektronický přepínač 2:1 (4:1) Katalogové číslo: 14.01.2335, 14.01.2336 Balení 1x 2-portový (14.01.2335) nebo 4-portový (14.01.2336) USB 2.0 elektronický přepínač 1x 1,8 m USB kabel typ

Více

Využití ICT pro rozvoj klíčových kompetencí CZ.1.07/1.5.00/34.0448

Využití ICT pro rozvoj klíčových kompetencí CZ.1.07/1.5.00/34.0448 Střední odborná škola elektrotechnická, Centrum odborné přípravy Zvolenovská 537, Hluboká nad Vltavou Využití ICT pro rozvoj klíčových kompetencí CZ.1.07/1.5.00/34.0448 CZ.1.07/1.5.00/34.0448 1 Hardware

Více

UC485. Převodník linky RS232 na RS485 nebo RS422 s galvanickým oddělením

UC485. Převodník linky RS232 na RS485 nebo RS422 s galvanickým oddělením Převodník linky RS232 na RS485 nebo RS422 s galvanickým oddělením. Katalogový list Vytvořen: 22.6.2004 Poslední aktualizace: 5.listopadu 2007 08:30 Počet stran: 20 2007 Strana 2 OBSAH Základní informace...

Více

Principy operačních systémů. Lekce 6: Synchronizace procesů

Principy operačních systémů. Lekce 6: Synchronizace procesů Principy operačních systémů Lekce 6: Synchronizace procesů Kritická sekce Při multitaskingu (multithreadingu) různé procesy často pracují nad společnou datovou strukturou (např. zápis a čtení do/z fronty)

Více

Procesor. Procesor FPU ALU. Řadič mikrokód

Procesor. Procesor FPU ALU. Řadič mikrokód Procesor Procesor Integrovaný obvod zajišťující funkce CPU Tvoří srdce a mozek celého počítače a do značné míry ovlivňuje výkon celého počítače (čím rychlejší procesor, tím rychlejší počítač) Provádí jednotlivé

Více

HW počítače co se nalézá uvnitř počítačové skříně

HW počítače co se nalézá uvnitř počítačové skříně ZVT HW počítače co se nalézá uvnitř počítačové skříně HW vybavení PC Hardware Vnitřní (uvnitř počítačové skříně) Vnější ( ) Základní HW základní jednotka + zobrazovací zařízení + klávesnice + (myš) Vnější

Více

Architektury počítačů a procesorů

Architektury počítačů a procesorů Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní

Více

DUM č. 6 v sadě. 31. Inf-7 Technické vybavení počítačů

DUM č. 6 v sadě. 31. Inf-7 Technické vybavení počítačů projekt GML Brno Docens DUM č. 6 v sadě 31. Inf-7 Technické vybavení počítačů Autor: Roman Hrdlička Datum: 28.11.2013 Ročník: 1A, 1B, 1C Anotace DUMu: přehled interních sběrnic a vstup-výstupních interface

Více

Strojový kód. Instrukce počítače

Strojový kód. Instrukce počítače Strojový kód Strojový kód (Machine code) je program vyjádřený v počítači jako posloupnost instrukcí procesoru (posloupnost bajtů, resp. bitů). Z hlediska uživatele je strojový kód nesrozumitelný, z hlediska

Více