Pamět ová hierarchie, virtuální pamět. doc. Ing. Róbert Lórencz, CSc.
|
|
- Pavlína Holubová
- před 7 lety
- Počet zobrazení:
Transkript
1 Architektura počítačových systémů Pamět ová hierarchie, virtuální pamět doc. Ing. Róbert Lórencz, CSc. České vysoké učení technické v Praze Fakulta informačních technologií Katedra počítačových systémů Příprava studijních programů Informatika pro novou fakultu ČVUT je spolufinancována Evropským sociálním fondem a rozpočtem Hlavního města Prahy v rámci Operačního programu Praha adaptabilita (OPPA) projektem CZ.2.17/3.1.00/31952 Příprava a zavedení nových studijních programů Informatika na ČVUT v Praze. Praha & EU: Investujeme do vaší budoucnosti R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
2 Obsah přednášky CPU výkonnostní rovnice virtuální pamět stránkování TLB segmentace R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
3 CPU výkonnostní rovnice s cache 1 Průměrný čas CPU T CPU pro vykonání programu s použitím cache T CPU = (Cyc CPU + Cyc MEM ) T CLK = IC (CPI + MAPI MR MP) T CLK Cyc MEM # pamět ových čekacích (stall) taktů programu. Cyc MEM = IC MAPI MR MP průměrný # čekajících taktů na jeden přístup do paměti MAPI # pamět ových přístupů na instrukci programu. MAPI = # přístupů do paměti # instrukcí AMAT = HT + MR MP [takty] R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
4 CPU výkonnostní rovnice s cache 2 Instrukční, datová a unifikovaná (společná, sjednocená) cache Průměrná doba přístupu do paměti rozdělená na čtení instrukcí a dat AMAT = F I (HT I + MR I MP I ) + F D (HT D + HT LS + MR D MP D ) HT LS extra hit pro load a store pro unifikovanou cache jenom pro jednoportovou cache F I = # instr. přístupů do MEM celkový # přístupů do MEM F D = # datových přístupů do MEM celkový # přístupů do MEM HT I, MR I, MP I jsou hit time, miss rate a miss penalty pro instrukce HT D, MR D, MP D jsou hit time, miss rate a miss penalty pro data Celkový miss rate MR S pro rozdělenou cache MR S = F I MR I + F D MR D R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
5 CPU výkonnostní rovnice s cache 3 Příklad: F I = 75%, F D = 25%, HT I = HT D = HT U = HT LS = 1 16 KB instrukční cache s 16 KB datovou cache MR I = 0.64 %, MP I = 50 taktů MR D = 6.47 %, MP D = 50 taktů 32 KB unifikovaná cache MR U = 1.99 %, MP U = 50 taktů Která cache má menší miss rate? Řešení: MR S = F I MR I + F D MR D = ( ) + ( ) = 2.10 % MR S > MR U AMAT S = F I (HT I + MR I MP I ) + F D (HT D + MR D MP D ) = 0.75 ( ) ( ) = AMAT U = F I (HT U + MR I MP I ) + F D (HT U + HT LS + MR D MP D ) = 0.75 ( ) ( ) = AMAT S < AMAT U R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
6 CPU výkonnostní rovnice s cache 4 Příklad 2: 8 KB unifikovaná cache s 32 B blok, 33 % L/S CPI = 2 takty, MAPI = 1.33, MP = 50 taktů, MR = 2% O kolik je výkonnost systému s cache větší než bez ní? Řešení: S cache T CPU+CACHE = IC (CPI + MAPI MR MP) T CLK = IC ( ) T CLK = IC 3.33 T CLK Bez cache T CPU = IC (CPI + MAPI MP) T CLK = IC ( ) T CLK = IC 68.5 T CLK S CACHE = T CPU T CPU+CACHE = IC 68.5 T CLK IC 3.33 T CLK = 20.6 R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
7 Virtuální pamět principy 1 Virtuální pamìt Registry L1 Cache L2 Cache Memory Disk Tape Instrukce Operandy Bloky Bloky Stránky Soubory Velikost 1 16 B B B KB» MB Øídí prog./poè. cache kon. cache kon. OS Principů lokalit lze podobně jako u pamět ových systémů s cache využít dále pro pamět ové systémy rozšířené o diskové jednotky. R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
8 Virtuální pamět principy 2 Virtuální pamět Virtual memory umožňuje sdílení paměti (OS) vzájemná ochrana programů v současnosti je důležitější ochrana dat, než využití principů lokalit Program pracuje se svým virtuálním adresním prostorem VA virtuální adresa HW mapování PA fyzická adresa Fyzická pamìt (+caches) každý běžící program pracuje se svým virtuálním adresním prostorem OS rozhoduje o umístění v paměti daných běžících programů HW provádí VA PA mapování R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
9 Virtuální pamět principy 3 V = {0, 1,..., n 1} VA prostor (n m) M = {0, 1,..., m 1} PA prostor MAP: V M {Z } zobrazovací mapovací funkce adres MAP(a) = a, když data na adrese a VA jsou reprezentována daty fyzické paměti PA na adrese a M = Z když data na místě VA a nejsou obsažena ve fyzické paměti Chybìjící polozka Procesor a Virtuální adresa Pøevod adres Z a' Fyzická adresa Spolupráce hardwaru a softwaru Zpracování chybìjících stránek Hlavní pamìt Vedlejší pamìt OS vykonává pøesun R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
10 Virtuální pamět stránkování 1 Virtuální adresní prostor 1. procesu Rámce stránek Virtuální adresní prostor 2. procesu Fyzická pamìt Disk Velikost stránky = velikost rámce Virtuální prostor je rozdělen na stejně velké stránky (pages), které se přiřazují jednotlivým běžícím procesům. Fyzická pamět je rozdělená do stějně velkých rámců (frames) R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
11 Virtuální pamět stránkování 2 Tabulka stránek Page table Stránky jsou mapované do rámců Stránky tvorí souvislý VA prostor, ale korespondující rámce jsou libovolně umístěné ve fyzické paměti ne všechny stránky jsou mapované do rámců Stránky jsou jednotkou mapování a současně jedna stránka je jednotkou přenosu mezi diskem a hlavní pamětí fyzickou pamětí Protože je nemožné mít jednoduchou funkci pro libovolný převod VA na PA je pro tento účel používána Lookup table Page table (vyhledávací tabulka tabulka stránek). Použití tabulky stránek pro mapování prostoru VA do prostoru PA: offset VA = offset PA = velikost stránky číslo rámce = Tabulka stránek (číslo virtuální strány) R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
12 Virtuální pamět stránkování 3 VA virtuální adresa Page # Offset Page Table Base Reg.- PTBR Index do page table Page table... V Access rights - AR Frame # + PA Fyzická adresa Kdyz bit platnosti V = 0, stránka není v pamìti (page fault).... Page table je umístìná ve fyzické pamìti R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
13 Virtuální pamět stránkování 4 Formát položky tabulky stránek tabulka stránek je dána struk. OS obsahuje mapování VA PA každý proces běžící v OS má vlastní tabulku stránek stav procesu: PC, všechny registry a tabulka stránek OS mění tabulky stránek se změnou PTBR obsahuje začátek tabulky stránek Formát položky tabulky stránek Page table entry format (PTE) bud číslo rámce, nebo indikaci, že stránka není v hlavní paměti když V = 0, potom OS přenese stránku z disku do hlavní paměti když je stránka platná a je přítomná v hlavní paměti, potom se ověří ještě práva použití této stránky daným procesem: Access rights AR přístupová práva: V AR Frame # Read Only, Read/Write, Executable R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
14 Virtuální pamět stránkování 5 Porovnání 2 úrovní pamět ové hierarchie Cache Virtuální pamět Blok/řádek Stránka Miss Page fault Velikost bloku: 8 128B Velikost stránky: 512B 8KB Typ: DM, N-way, asociativní asociativní Výběr oběti: LRU/Random Výběr oběti: LRU Write Thru/Write back Write back Poznámky k stránkování fragmentace: stránky mají stejnou velikost každý rámec je využit OS rezervuje Swap space na disku pro každý proces když proces narůstá potom: pokud nějaké stránky nejsou používané, jsou vyměněné jako první když ne, potom OS swapuje starší stránky na disk LRU vybírá stránky k swapování každý proces má vlastní tabulku stránek R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
15 Virtuální pamět stránkování 6 Výpadek stránky page fault Když data jsou na disku načte se žádaná stránka z disku do prázdného rámce paměti přenos prostřednictvím DMA a přepnutí na proces, který čeká když DMA je ukončen přerušení a update tabulky stránek procesu při přepnutí zpět na původní úlohu jsou požadovaná data v hl. paměti načtené stránce Když je nedostatek paměti uvolníme rámec tak, že stránku s dirty bitem náležící programu zapíšeme na disk uvolníme rámec obsazen stránkou pomocí LRU aktualizuje se tabulka stránek programu (procesu) R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
16 Virtuální pamět stránkování 7 Problem 1 Je málo fyzické paměti mějme 64 MB fyzické paměti N procesů a každý z nich má 4 GB virtuální paměti můžeme mít až 1000 virtuálních stránek na 1 fyzickou stránku Řešení: Princip prostorové lokality velikost stránky 4 KB množství blízkých referencí i veliký program požaduje v určitém čase jen málo stránek pracovmí set: "právě"používané stránky mapování každé adresy další přístup do paměti navíc pozorování: platí princíp lokality uvnitř stránky musí platit ve virtuálních adresách těchto stránek proč nepoužít "cache TLB"pro převod VA PA pro urychlení převodu? R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
17 Virtuální pamět stránkování 8 Cache a virtuální pamět : Procesor VA PA miss Translation hit Cache data Hlavní pamìt cache typicky pracuje s fyzickými adresami tabulka stránek představuje další přístup do paměti pro každý programový přístup do paměti jak řešit tento problém? R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
18 Translation Lookaside Buffer TLB 1 Valid VA PA AR Dirty Ref ASID 1 0xFA00 0x0003 R/W TLB je cache pro položky tabulky stránek TLB přístupový čas je srovnatelný s cache Ref: používá se pro výpočet LRU Dirty: protože TLB pracuje Write back, musíme vědět jestli se má/nemá stránka při odstranění zapsat na disk AR: přístup ASID: který uživatel Co když je miss TLB? 1 HW se podívá do tabulky stránek a načte nové PTE do TLB 2 HW s OS rozhodne co dál R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
19 TLB 2 VA Hit PA Miss Procesor TLB Hit Cache Miss Translation Data Hlavní pamìt TLB obvykle malá, typicky položek TLB jako cache, může být DM, s omezeným stupněm asociativity a plně asociativní R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
20 Stránkování Problem 2 Tabulka stránek je příliš velká! 4 GB virtuální paměti, 4 KB stránka 1 milión PTE 4 MB jen pro tabulku stránek jednoho procesu 25 procesů 100 MB pro tabuky stránek Pokud proces běží, tak jeho tabulka stránek musí být celá ve fyzické paměti. Řešení: víceúrovňové stránkování inverzní tabulka stránek segmentace R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
21 Víceúrovňové stránkování 1 Jednoúrovňová tabulka stránek: Číslo stránky p = 20 b Offset d = 12 b Víceúrovňová tabulka stránek: Super Číslo stránky p 1 = 10 b Offset p 2 = 10 b Offset d = 12 b Tabulky stránek 2. úrovně máme jenom pro platné položky super tabulky stránek Pokud máme jenom 10 % platných vstupů super tabulky stránek, potom pro všechny tabulky stránek potřebujeme přibližně 1/10 prostoru stránek jednoduchého stránkovaní! R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
22 Víceúrovňové stránkování 2 Při víceúrovňovém stránkování jsou jednotlivé tabulky menší než při jednoúrovňovém a mohou být různě umístěny v paměti dvouúrovňové stránkování vyžaduje 3 přístupy do paměti VA p 1 p 2 d p 1 { Super Page Table 2nd Level Page Tables p 2 { Fyzická pamìt PA d { R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
23 Inverzní tabulka stránek hashing 1 VA p d i d Page Table Hash Table (Hash) Page # PTE Chain PA Fyzická pamìt Linked list Frame # jeden vstup pro každý rámec hledání pomocí hašovací tabulky/funkce vzhledem k tomu, že více VA mohou být mapovány do stejného vstupu, je pro nalezení správné položky použito "chaining"techniky, typický počet kroků je 1 až 2 R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
24 Inverzní tabulka stránek asociatívní pamět 2 VA pid p d PA i d Page table } i pid p Hledání Fyzická pamìt Asociat vní pamìt R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
25 Segmentace Původně není vztažené k stránkování, ale v mnoha systémech je segmentace spojená se stránkováním. R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
26 Segmentace se stránkováním 1 Jednotlivé segmenty jsou implementované jako stránkovaný virtuální adresní prostor. R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
27 Segmentace se stránkováním 2 Ochrana může být specifikována lépe přes segment než přes stránku (sdílení). R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
28 Segmentace vs. stránkování Externí fragmentace typická pro segmentci, absolutní pamět ový prostor je k dispozici pro splnění požadavků, ale není souvisle obsazován. Interní fragmentace typická pro stránkování, alokovaná část paměti může být větší než je požadováno. R. Lórencz (ČVUT FIT) Pamět ová hierarchie, virtuální pamět BI-APS, 2011, Předn / 28
Pokročilé architektury počítačů
Pokročilé architektury počítačů Architektura paměťového a periferního podsystému České vysoké učení technické, Fakulta elektrotechnická A4M36PAP Pokročílé architektury počítačů Ver.1.00 2010 1 Motivace
VícePamět ová hierarchie, návrh skryté paměti 2. doc. Ing. Róbert Lórencz, CSc.
Architektura počítačových systémů Pamět ová hierarchie, návrh skryté paměti 2 doc. Ing. Róbert Lórencz, CSc. České vysoké učení technické v Praze Fakulta informačních technologií Katedra počítačových systémů
VícePřednáška. Správa paměti II. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012
Přednáška Správa paměti II. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského
VíceOperační systémy. Jednoduché stránkování. Virtuální paměť. Příklad: jednoduché stránkování. Virtuální paměť se stránkování. Memory Management Unit
Jednoduché stránkování Operační systémy Přednáška 8: Správa paměti II Hlavní paměť rozdělená na malé úseky stejné velikosti (např. 4kB) nazývané rámce (frames). Program rozdělen na malé úseky stejné velikosti
VícePaměťový podsystém počítače
Paměťový podsystém počítače typy pamětových systémů počítače virtuální paměť stránkování segmentace rychlá vyrovnávací paměť 30.1.2013 O. Novák: CIE6 1 Organizace paměťového systému počítače Paměťová hierarchie...
VíceOperační systémy. Přednáška 8: Správa paměti II
Operační systémy Přednáška 8: Správa paměti II 1 Jednoduché stránkování Hlavní paměť rozdělená na malé úseky stejné velikosti (např. 4kB) nazývané rámce (frames). Program rozdělen na malé úseky stejné
VíceStruktura a architektura počítačů (BI-SAP) 11
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 11 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
VícePamět ová hierarchie, návrh skryté paměti cache 2
Architektura počítačových systémů Róbert Lórencz 8. přednáška Pamět ová hierarchie, návrh skryté paměti cache 2 http://service.felk.cvut.cz/courses/36aps lorencz@fel.cvut.cz Róbert Lórencz (ČVUT FEL, 2005)
Více2010/2011 ZS P i r i nc č py po ít č čů a PAMĚŤOVÝ ĚŤ SUBSYSTÉM z pohledu OS OS
Pi Principy i počítačů čů PAMĚŤOVÝ SUBSYSTÉM z pohledu OS Správa paměti OS je správcem prostředků, tedy i paměti přidělování procesům zajištění ochrany systému i procesů zajištění požadavků aniž by došlo
VícePřednáška. Správa paměti I. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012
Přednáška Správa paměti I. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského
VícePaměťová hierarchie. INP 2008 FIT VUT v Brně
Paměťová hierarchie INP 2008 FIT VUT v Brně 000 Výkonová mezera mezi CPU a pamětí Moorův zákon CPU CPU 60% za rok (2X/.5roku) výkonnost 00 0 980 98 DRAM 982 983 984 985 986 987 988 989 990 99 992 993 994
VíceSystém adresace paměti
Systém adresace paměti Základní pojmy Adresa fyzická - adresa, která je přenesena na adresní sběrnici a fyzicky adresuje hlavní paměť logická - adresa, kterou má k dispozici proces k adresaci přiděleného
VíceArchitektury počítačů
Architektury počítačů Virtuální paměť České vysoké učení technické, Fakulta elektrotechnická B35APO Architektura počítačů Ver.3.5 - odpřednášená 1 * B35APO Architektura počítačů 2 Přímo mapovaná cache
VíceArchitektury počítačů
Architektury počítačů Paměť část druhá 1. virtuální paměť, celkový pohled 2. sekundární paměť České vysoké učení technické, Fakulta elektrotechnická A0B36APO Architektura počítačů Ver.1.00 1 Na minulé
VícePřidělování paměti II Mgr. Josef Horálek
Přidělování paměti II Mgr. Josef Horálek Techniky přidělování paměti = Přidělování jediné souvislé oblasti paměti = Přidělování paměti po sekcích = Dynamické přemisťování sekcí = Stránkování = Stránkování
VíceOperační systémy. Přednáška 7: Správa paměti I
Operační systémy Přednáška 7: Správa paměti I 1 Správa paměti (SP) Memory Management Unit (MMU) hardware umístěný na CPU čipu např. překládá logické adresy na fyzické adresy, Memory Manager software, který
VícePrincipy počítačů a operačních systémů
Principy počítačů a operačních systémů Operační systémy Správa paměti Zimní semestr 2011/2012 Správa paměti OS jako správce paměti specializovaný subsystém OS spravuje hlavní paměť systému přidělování
VíceOperační systémy. Správa paměti (SP) Požadavky na SP. Spojování a zavedení programu. Spojování programu (linking) Zavádění programu (loading)
Správa paměti (SP) Operační systémy Přednáška 7: Správa paměti I Memory Management Unit (MMU) hardware umístěný na CPU čipu např. překládá logické adresy na fyzické adresy, Memory Manager software, který
VíceMemory Management vjj 1
Memory Management 10.01.2018 vjj 1 10.01.2018 vjj 2 sledování stavu paměti free used správa paměti strategie přidělování paměti techniky přidělování paměti realizace uvolňování paměti 10.01.2018 vjj 3
VíceMemory Management vjj 1
Memory Management 30.11.2016 vjj 1 30.11.2016 vjj 2 sledování stavu paměti free used správa paměti strategie přidělování paměti techniky přidělování paměti realizace uvolňování paměti 30.11.2016 vjj 3
VíceÚVOD DO OPERAČNÍCH SYSTÉMŮ. Správa paměti. Přímý přístup k fyzické paměti, abstrakce: adresový prostor, virtualizace, segmentace
ÚVOD DO OPERAČNÍCH SYSTÉMŮ Správa paměti Přímý přístup k fyzické paměti, abstrakce: adresový prostor, virtualizace, segmentace České vysoké učení technické Fakulta elektrotechnická Y38ÚOS Úvod do operačních
VícePetr Krajča. Katedra informatiky Univerzita Palackého v Olomouci. Petr Krajča (UP) KMI/YOS: Přednáška IV. 18. listopad, / 41
Operační systémy Pamět Petr Krajča Katedra informatiky Univerzita Palackého v Olomouci Petr Krajča (UP) KMI/YOS: Přednáška IV. 18. listopad, 2016 1 / 41 Operační pamet zásadní část počítače uložení kódu
VícePetr Krajča. 25. listopad, 2011
Operační systémy Pamět Petr Krajča Katedra informatiky Univerzita Palackého v Olomouci 25. listopad, 2011 Petr Krajča (UP) KMI/YOS: Přednáška IV. 25. listopad, 2011 1 / 35 Operační pamet zásadní část počítače
VíceMetody připojování periferií BI-MPP Přednáška 2
Metody připojování periferií BI-MPP Přednáška 2 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
Více09. Memory management. ZOS 2006, L.Pešička
09. Memory management ZOS 2006, L.Pešička Správa paměti paměťová pyramida absolutní adresa relativní adresa počet bytů od absolutní adresy fyzický prostor adres fyzicky k dispozici výpočetnímu systému
VíceKatedra informatiky a výpočetní techniky. 10. prosince Ing. Tomáš Zahradnický doc. Ing. Róbert Lórencz, CSc.
Katedra informatiky a výpočetní techniky České vysoké učení technické, fakulta elektrotechnická Ing. Tomáš Zahradnický doc. Ing. Róbert Lórencz, CSc. 10. prosince 2007 Pamět ové banky S výhodou používáme
VíceStrojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).
Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis
VícePár odpovědí jsem nenašla nikde, a tak jsem je logicky odvodila, a nebo jsem ponechala odpověď z pefky, proto je možné, že někde bude chyba.
Odpovědi jsem hledala v prezentacích a na http://www.nuc.elf.stuba.sk/lit/ldp/index.htm Pár odpovědí jsem nenašla nikde, a tak jsem je logicky odvodila, a nebo jsem ponechala odpověď z pefky, proto je
VíceManagement procesu I Mgr. Josef Horálek
Management procesu I Mgr. Josef Horálek Procesy = Starší počítače umožňovaly spouštět pouze jeden program. Tento program plně využíval OS i všechny systémové zdroje. Současné počítače umožňují běh více
VíceTéma 6 Správa paměti a její virtualizace
Téma 6 Obsah. Požadavky a problémy správy paměti. Překlad LA FA. Stránkování a stránkovací tabulky. Segmentace. Segmentace se stránkováním 6. Princip virtuální paměti 7. Stránkování na žádost 8. Nahrazování
VícePrincipy operačních systémů. Lekce 3: Virtualizace paměti
Principy operačních systémů Lekce 3: Virtualizace paměti Virtuální paměť Adresní prostor paměti je uspořádán logicky jinak, nebo je dokonce větší než je fyzická operační paměť RAM Rozšíření vnitřní paměti
VíceZákladní deska (1) Parametry procesoru (2) Parametry procesoru (1) Označována také jako mainboard, motherboard
Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený
VícePřednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012
Přednáška Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského
VíceRychlá vyrovnávací paměť v architektuře PC
Rychlá vyrovnávací paměť v architektuře PC 1 Cíl přednášky Prezentovat důvody, které vedly k zavedení rychlé vyrovnávací paměti (RVP) do architektury počítače. Vysvětlit principy činnosti RVP. Ukázat vývoj
VícePokročilé architektury počítačů
Pokročilé architektury počítačů Přednáška 3 Hierarchické uspořádání pamětí počítače Martin Milata Obsah Paměťový subsystém Obvyklé chování programů při přístupu do paměti Cache paměti princip činnosti
VícePaměti a jejich organizace
Kapitola 5 Paměti a jejich organizace 5.1 Vnitřní a vnější paměti, vlastnosti jednotlivých typů Vnější paměti Jsou umístěny mimo základní jednotku. Lze je zařadit mezi periferní zařízení. Zápis a čtení
VíceStruktura a architektura počítačů (BI-SAP) 10
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 10 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii
VíceFaculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague
Tomáš Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Správa paměti v zos 1 2 3 4 5 6 7 Data se ukládají do: REAL STORAGE = "rychlá" pamět např. RAM AUXILIARY
VíceHelenOS ARM port. Pavel Jančík Michal Kebrt Petr Štěpán
HelenOS ARM port Pavel Jančík Michal Kebrt Petr Štěpán HelenOS experimentální operační systém (MFF) multiplatformní microkernel amd64, ia32, ia32xen, ia64, mips32, ppc32, ppc64, sparc64 plánování správa
VíceAdresování paměti. Adresní prostor. Adresní módy (v instrukcích) T.Mainzer
Adresování paměti T.Mainzer Adresní prostor Logický adresní prostor - Adresní prostor se kterým může pracovat/může adresovat daný procesor. Pracuje li procesor s 16-bitovou adresou má log.adresní prostor
VíceAdresní mody procesoru
Adresní mody procesoru K.D. - přednášky 1 Obecně o adresování Různé typy procesorů mohou mít v instrukci 1, 2 nebo více adres. Operandy mohou ležet v registrech nebo v paměti. Adresní mechanismus procesoru
VíceAdresace paměti. 11.přednáška
Adresace paměti 11.přednáška Adresace paměti základní pojmy Adresa fyzická - adresa, která je přenesena na adresní sběrnici a fyzicky adresuje hlavní paměť logická - adresa, kterou má k dispozici proces
Vícepožadovan adované velikosti a vlastností Interpretace adresy POT POT
požadovan adované velikosti a vlastností K.D. - přednášky 1 Interpretace adresy Ve kterémkoliv místě lze adresu rozdělit na číslo bloku a offset uvnitř bloku. Velikost bloku je dána délkou příslušné části
VíceOperační systémy a sítě
Operační systémy a sítě Petr Štěpán, K13133 KN-E-129 stepan@fel.cvut.cz Téma 7. Stránkování Virtuální paměť A4B33OSS 2015/2016 Hardwarová podpora segmentace s limit base Tabulka segmentů CPU s d base d
VíceVstupně - výstupní moduly
Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní
VícePrincip funkce počítače
Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování
VíceZákladní deska (1) Označována také jako mainboard, motherboard. Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje:
Základní deska (1) Označována také jako mainboard, motherboard Deska plošného spoje tvořící základ celého počítače Zpravidla obsahuje: procesor (mikroprocesor) patici pro numerický koprocesor (resp. osazený
VíceŘízení IO přenosů DMA řadičem
Řízení IO přenosů DMA řadičem Doplňující text pro POT K. D. 2001 DMA řadič Při přímém řízení IO operací procesorem i při použití přerušovacího systému je rychlost přenosu dat mezi IO řadičem a pamětí limitována
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
VíceFakulta informačních technologií Božetěchova 2, BRNO 26. dubna 2011
Správa paměti Tomáš Vojnar vojnar@fit.vutbr.cz Vysoké učení technické v Brně Fakulta informačních technologií Božetěchova 2, 612 66 BRNO 26. dubna 2011 Operační systémy Správa paměti Aby program mohl být
VíceMS WINDOWS II. Jádro. Správa objektů. Správa procesů. Zabezpečení. Správa paměti
MS WINDOWS II Jádro Správa objektů Správa procesů Zabezpečení Správa paměti JÁDRO I ntoskrnl.exe napsán v C (příp. assembler) základní mechanismy poskytované executivám trap dispečink synchronizace přístupů
VíceČinnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus
Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná
VíceKvantitativní principy návrhu počítačů. doc. Ing. Róbert Lórencz, CSc.
Architektura počítačových systémů Kvantitativní principy návrhu počítačů doc. Ing. Róbert Lórencz, CSc. České vysoké učení technické v Praze Fakulta informačních technologií Katedra počítačových systémů
VíceProcesor. Procesor FPU ALU. Řadič mikrokód
Procesor Procesor Integrovaný obvod zajišťující funkce CPU Tvoří srdce a mozek celého počítače a do značné míry ovlivňuje výkon celého počítače (čím rychlejší procesor, tím rychlejší počítač) Provádí jednotlivé
VícePřednášky o výpočetní technice. Hardware teoreticky. Adam Dominec 2010
Přednášky o výpočetní technice Hardware teoreticky Adam Dominec 2010 Rozvržení Historie Procesor Paměť Základní deska přednášky o výpočetní technice Počítací stroje Mechanické počítačky se rozvíjely už
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:
VíceVstupně výstupní moduly. 13.přednáška
Vstupně výstupní moduly 13.přednáška Vstupně-výstupn výstupní modul (I/O modul) Přídavná zařízení sloužící ke vstupu a výstupu dat nebo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo,
VíceFaculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague
Tomáš Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Správa paměti v z/os 1 2 3 4 5 6 7 8 Data se ukládají do: REAL STORAGE = "rychlá" pamět např. RAM AUXILIARY
VícePřednáška 1. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012
Přednáška 1 Úvod do HW a OS. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského
Víceasociativní paměti Ing. Jakub Št astný, Ph.D. 1 Katedra teorie obvodů FEL ČVUT Technická 2, Praha 6,
Pamět ové obvody, řadiče a implementace, asociativní paměti AČS Ing. Jakub Št astný, Ph.D. 1 1 FPGA Laboratoř Katedra teorie obvodů FEL ČVUT Technická 2, Praha 6, 166 27 http://amber.feld.cvut.cz/fpga
VícePaměti cache. Cache může být realizována softwarově nebo hardwarově.
Paměti cache Cache je označení pro vyrovnávací paměť nacházející se mezi dvěma subsystémy s rozdílnou přenosovou rychlostí, a jak již její název vypovídá, tak tuto rychlost vyrovnává. Cache může být realizována
VíceArchitektury VLIW M. Skrbek a I. Šimeček
Architektury VLIW M. Skrbek a I. Šimeček xsimecek@fit.cvut.cz Katedra počítačových systémů FIT České vysoké učení technické v Praze Ivan Šimeček, 2011 MI-PAP, LS2010/11, Predn.3 Příprava studijního programu
VícePAMĚŤOVÝ SUBSYSTÉM. Principy počítačů I. Literatura. Parametry paměti. Parametry paměti. Dělení pamětí podle funkce. Kritéria dělení pamětí
Principy počítačů I PAMĚŤOVÝ SUBSYSTÉM Literatura http://www.tomshardware.com http://www.play-hookey.com/digital/ 6 kb ought to be enough for anybody. Bill Gates, 98 Parametry paměti kapacita objem informace,
VícePokročilé architektury počítačů
Pokročilé architektury počítačů Přednáška 5 Virtualizace Martin Milata Obsah Typy virtualizace (připomenutí) Tři třídy virtualizace VM s vlastním OS Softwarová úplná virtualizace Paravirtualizace Úplná
VíceMezipaměti počítače. L2 cache. L3 cache
Mezipaměti počítače Cache paměť - mezipaměť Hlavní paměť procesoru je typu DRAM a je pomalá. Proto se mezi pomalou hlavní paměť a procesor vkládá menší, ale rychlá vyrovnávací (cache) paměť SRAM. Rychlost
VíceAkademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:
Západočeská univerzita v Plzni Písemná zkouška z předmětu: Zkoušející: Katedra informatiky a výpočetní techniky Počítačová technika KIV/POT Dr. Ing. Karel Dudáček Akademický rok: 2004/05 Datum: Příjmení:
VíceTechnické prostředky počítačové techniky
Počítač - stroj, který podle předem připravených instrukcí zpracovává data Základní části: centrální procesorová jednotka (schopná řídit se posloupností instrukcí a ovládat další části počítače) zařízení
VíceSběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC
Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy
VíceGymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto
Gymnázium Vysoké Mýto nám. Vaňorného 163, 566 01 Vysoké Mýto Registrační číslo projektu Šablona Autor Název materiálu CZ.1.07/1.5.00/34.0951 III/2 INOVACE A ZKVALITNĚNÍ VÝUKY PROSTŘEDNICTVÍM ICT Mgr. Petr
VíceOperační systémy 2. Přednáška číslo 2. Přidělování paměti
Operační systémy 2 Přednáška číslo 2 Přidělování paměti Základní pojmy Paměť = operační paměť paměť, kterou přímo využívají procesory při zpracování instrukcí a dat Funkce modulu přidělování paměti: Sledování
VíceB4B35OSY: Operační systémy
B4B35OSY: Operační systémy Lekce 6. Správa paměti Petr Štěpán stepan@fel.cvut.cz 7. listopadu, 2018 1 / 50 Outline 1 Správa paměti 2 Virtualizace paměti 2 / 50 Obsah 1 Správa paměti 2 Virtualizace paměti
VíceSběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.
Systémov mová sběrnice 1 Sběrnicová architektura Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry. Single master jeden procesor na sběrnici, Multi master více
VíceArchitektura počítačů Paměťová hierarchie
Architektura počítačů Paměťová hierarchie http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics Paměťová
VíceCílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností, budoucností a hlavními parametry.
Paměti Cílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností, budoucností a hlavními parametry. Klíčové pojmy: paměť, RAM, rozdělení pamětí, ROM, vnitřní paměť, vnější paměť. Úvod
VícePřednáška. Systémy souborů. FAT, NTFS, UFS, ZFS. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012
Přednáška Systémy souborů. FAT, NTFS, UFS, ZFS. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem
VícePrincipy operačních systémů. Lekce 2: Správa paměti
Principy operačních systémů Lekce 2: Správa paměti Funkce správce paměti Správce (operační) paměti je součástí kernelu. Jeho implementace může být různá, ale základní funkce jsou obdobné ve všech OS: Udržovat
VíceProcesor. Základní prvky procesoru Instrukční sada Metody zvýšení výkonu procesoru
Počítačové systémy Procesor Miroslav Flídr Počítačové systémy LS 2006-1/17- Západočeská univerzita v Plzni Víceúrovňová organizace počítače Digital logic level Microarchitecture level Processor Instruction
VícePočítač jako prostředek řízení. Struktura a organizace počítače
Řídicí počítače - pro řízení technologických procesů. Specielní přídavná zařízení - I/O, přerušovací systém, reálný čas, Č/A a A/Č převodníky a j. s obsluhou - operátorské periferie bez obsluhy - operátorský
VíceVYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY
VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY FAKULTA INFORMAČNÍCH TECHNOLOGIÍ ÚSTAV INFORMAČNÍCH SYSTÉMŮ FACULTY OF INFORMATION TECHNOLOGY DEPARTMENT OF INFORMATION SYSTEMS EFEKTIVNÍ SPRÁVA
VícePřidělování zdrojů (prostředků)
Přidělování zdrojů (prostředků) Proces potřebuje zdroje (prostředky) hardware (I/O zařízení, paměť) software (data, programy) Klasifikace zdrojů (z hlediska multitaskingového režimu) Násobně použitelné
VíceOperační systémy a databáze. Petr Štěpán, K13133 KN-E-129 Téma 5. Správa paměti
Operační systémy a databáze Petr Štěpán, K13133 KN-E-129 stepan@fel.cvut.cz Téma 5. Správa paměti Základní fakta FAP fyzická adresa je adresa vnitřní paměti počítače Rozsah FAP je dán architekturou počítače
VíceDatové struktury 2: Rozptylovací tabulky
Datové struktury 2: Rozptylovací tabulky prof. Ing. Pavel Tvrdík CSc. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze c Pavel Tvrdík, 2010 Efektivní algoritmy
VíceI. Dalšívnitřní paměti
BI-JPO (Jednotky počítače) I. Dalšívnitřní paměti c doc. Ing. Alois Pluháček, CSc. 2010 Katedra číslicového návrhu Fakulta informačních technologií České vysoké učení technické v Praze Evropský sociální
VíceÚvod. Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace POT POT
Úvod Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace K.D. - přednášky 2 Pevná a proměnná délka instrukce (1) Pevná délka instrukce
VíceDekódování adres a návrh paměťového systému
Dekódování adres a návrh paměťového systému K.D. 2004 Tento text je určen k doplnění přednášek z předmětu POT. Je zaměřen jen na některé body probírané na přednáškách bez snahy o úplné vysvětlení celé
VícePrincipy komunikace s adaptéry periferních zařízení (PZ)
Principy komunikace s adaptéry periferních zařízení (PZ) Několik možností kategorizace principů komunikace s externími adaptéry, např.: 1. Podle způsobu adresace registrů, které jsou součástí adaptérů.
VícePRINCIPY OPERAČNÍCH SYSTÉMŮ
Metodický list č. 1 Název tématického celku: Přehled operačních systémů a jejich funkcí Základním cílem tohoto tematického celku je seznámení se s předmětem (vědním oborem) Operační systémy (OS) a se základními
VícePROTOKOL O LABORATORNÍM CVIČENÍ
STŘEDNÍ PRŮMYSLOVÁ ŠKOLA V ČESKÝCH BUDĚJOVICÍCH, DUKELSKÁ 13 PROTOKOL O LABORATORNÍM CVIČENÍ Provedl: Jan Kotalík Datum: 3.1. 2010 Číslo: Kontroloval/a Datum: 1. ÚLOHA: Návrh paměti Pořadové číslo žáka:
VícePaměti. Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje
Paměti Paměť je zařízení, které slouží k ukládání programů a dat, s nimiž počítač pracuje Paměti počítače lze rozdělit do tří základních skupin: registry paměťová místa na čipu procesoru jsou používány
VíceCílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností a hlavnímu parametry.
Paměti Cílem kapitoly je seznámit studenta s pamětmi. Jejich minulostí, současností a hlavnímu parametry. Klíčové pojmy: paměť, RAM, rozdělení pamětí, ROM, vnitřní paměť, vnější paměť. Úvod Operační paměť
VíceOsobní počítač. Zpracoval: ict Aktualizace: 10. 11. 2011
Osobní počítač Zpracoval: ict Aktualizace: 10. 11. 2011 Charakteristika PC Osobní počítač (personal computer - PC) je nástroj člověka pro zpracovávání informací Vyznačuje se schopností samostatně pracovat
VíceCache paměť - mezipaměť
Cache paměť - mezipaměť 10.přednáška Urychlení přenosu mezi procesorem a hlavní pamětí Hlavní paměť procesoru je typu DRAM a je pomalá. Proto se mezi pomalou hlavní paměť a procesor vkládá menší, ale rychlá
VíceMetody připojování periferií
Metody připojování periferií BI-MPP Přednáška 3 Ing. Miroslav Skrbek, Ph.D. Katedra počítačových systémů Fakulta informačních technologií České vysoké učení technické v Praze Miroslav Skrbek 2010,2011
VícePROCESOR. Typy procesorů
PROCESOR Procesor je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Primárním úkolem procesoru je řídit činnost ostatních částí počítače včetně
VíceDIPLOMOVÁ PRÁCE. Jiří Tlach Moderní operační systém bez MMU
Univerzita Karlova v Praze Matematicko-fyzikální fakulta DIPLOMOVÁ PRÁCE Jiří Tlach Moderní operační systém bez MMU Katedra softwarového inženýrství Vedoucí diplomové práce: Mgr. Martin Děcký Studijní
VíceAplikovaná numerická matematika - ANM
Aplikovaná numerická matematika - ANM 3 Řešení soustav lineárních rovnic iterační metody doc Ing Róbert Lórencz, CSc České vysoké učení technické v Praze Fakulta informačních technologií Katedra počítačových
VíceProcesy. Procesy Přepínání kontextu (proc_ctxsw) Postup:
Procesy Procesy Přepínání kontextu (proc_ctxsw) 1. spočítáme si kolikrát ve sledovaném čase (50 ms) byl součet časové kvantum (11ms) + context-switch (2ms) -> (11 + 2) + (11 + 2) + (11 + 2) -> 3x 2. context-switch
VíceAlgoritmizace a programování
Algoritmizace a programování Struktura počítače - pokračování České vysoké učení technické Fakulta elektrotechnická Ver.1.10 J. Zděnek 2015 Systémová struktura počítače pokrač. Systém přerušení A8B14ADP
VíceFaculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague
Tomáš Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Zjednodušené schéma systému z základ hardware pro mainframe tvoří: operační pamět - MAIN / REAL STORAGE jeden
VícePaměť počítače. 0 (neprochází proud) 1 (prochází proud)
Paměť počítače Paměť je nezbytnou součástí jakéhokoli počítače. Slouží k uložení základních informací počítače, operačního systému, aplikačních programů a dat uživatele. Počítače jsou vybudovány z bistabilních
Více