AD Core Funkční vzorek řadiče A/D převodníku se sběrnicí SPI. Jiří Kadlec, Leoš Kafka, Jiří Svozil
|
|
- Bohuslav Bárta
- před 9 lety
- Počet zobrazení:
Transkript
1 Application Note AD Core Funkční vzorek řadiče A/D převodníku se sběrnicí SPI Jiří Kadlec, Leoš Kafka, Jiří Svozil Obsah 1. Úvod Popis systému Parametry funkčního vzorku ad_core Použité/Potřebné vybavení a nástroje Funkční vzorek A/D převodníku Poděkování AD_CORE demo Licensing and availability (anglicky) Disclaimer (anglicky) Reference Revize Revize Datum Autor Popis změn v dokumentu Jiří Svozil Vytvoření dokumentu Jiří Svozil Revize dokumentu Jiří Kadlec Verze pro ISE 11.3 s popisem příkladu Jiří Kadlec Verze pro ISE 12.4 s popisem příkladu Jiří Kadlec Verze pro ISE 13.2 s popisem příkladu.
2 1. Úvod Tento dokument popisuje funkční vzorek HW modulu řadiče dvoukanálového A/D převodníku a programovatelného zesilovače. Jádro řadiče je založeno na UPB (Universal PicoBlaze Wrapper). UPB je konfigurovatelný wrapper procesoru PicoBlaze [1]. Modul řadiče je vytvořen tak, aby uživateli umožnil práci s A/D převodníkem na vyšší úrovni, tzn. i bez rozsáhlých znalostí použitého hardware. Uživatel může tento modul zařazovat do složitějších systémů, kde tento modul pouze připojí a nemusí se zabývat samotným procesem řízení A/D převodníku. Řadič je nakonfigurován pro dvoukanálový A/D převodník LTC1407A-1 [4] a dvoukanálový programovatelný zesilovač LTC6912-1, které jsou na přípravku S3E1600 [2]. A/D převodník i programovatelný zesilovač jsou řízeny pomocí sběrnice SPI. Testovací příklad ověřující funkční vzorek HW modulu vychází z příkladu [6c], jehož autorem je Ken Chapman. 2. Popis systému Univerzální řadič displeje je založen na konfigurovatelném wrapperu UPB jehož autorem je Ing. Leoš Kafka. V e funkčním vzorku ADCORE wrapper obsahuje výstupní FIFO o volitelné délce (standardně 16B), 5 vstupních a 3 výstupní registry. Blokové schéma znázorňuje Obr. 1. Obrázek 1 Blokové schéma modulu A/D řadiče Do paměti FIFO jsou ukládána data odečítaná z A/D převodníků. Protože převodníky jsou 14bitové, data jsou do FIFO ukládány po bytech. Nejprve je do FIFO uloženo 8 nižších bitů a poté 6 vyšších. Data jsou do paměti ukládána vždy pouze pro aktivní kanál (channel_en). Jsou-li aktivní oba kanály, jsou nejprve uloženy data z Channel 0 a poté z Channel 1. Tento systém je znázorněn na obrázku Obrázek 2. 2/13
3 Obrázek 2 Systém ukládání dat do FIFO (aktivní oba kanály) Odběr vzorků je řízen signály read_one a read_cont, přičemž aktivní může být vždy pouze jeden. Signál read_one slouží k odebrání jednoho vzorku z každého aktivního kanálu. Signál read_cont pak k měření v intervalech zadaných frekvencí SAMPLE_FREQ. Způsob jak používat read_one je držet signál vystavený dokud není nastaven výstupní signál modulu ad_busy, ten v tomto případě slouží jako potvrzení přijetí požadavku. Příklad algoritmu využívajícího signál read_one znázorňuje Obrázek 3. 3/13
4 Obrázek 3 Příklad algoritmu využívajícího řídící signál read_one K určení, zda mají být data odebírána z obou převodníků, či pouze z jednoho slouží řídící signál channel_en. Jeho velikost je dvoubitová, kde nižší bit slouží k aktivaci kanálu 0, vyšší bit k aktivaci kanálu 1. Signály spi_request a spi_ready slouží k řízení sběrnice SPI v případě připojení více zařízení na tuto sběrnici. Signál spi_request vysílá požadavek na uvolnění sběrnice SPI a teprve po potvrzení pomocí signálu spi_ready je zahájena komunikace s A/D převodníkem nebo zesilovačem. Příklad 4/13
5 zapojení více SPI modulů znázorňuje Obrázek 4. Zde jsou všechny moduly k sběrnici SPI připojeny pomocí tzv. SPI arbitru, který na základě definovaných pravidel řídí jejich komunikaci. Obrázek 4 Ukázka možnosti řízení sběrnice SPI při použití více modulů Zesílení obou kanálů je nastavováno pomocí 8bitového signálu amp_gain. Čtyři nižší bity jsou rezervovány pro kanál 0, vyšší čtyři pro kanál 1. Rozložení bitů v registru zobrazuje Obrázek 5. Obrázek 5 Nastavení zesílení kanálů Příznak ad_busy signalizuje dobu, kdy modul provádí nastavování a čtení hodnot z A/D převodníku. Během doby, kdy je tento signál v log. 1, nesmějí být měněny vstupy nastavující parametry modulu amp_gain a channel_en. Dalšími vstupními porty jsou hodinový vstup clk a vstup pro aktivování modulu en. Seznam portů a jejich popis je v tabulce Tabulka 1. 5/13
6 Tabulka 1 - Přehled portů modulu A/D Core Port Vstup/Výstup Šířka [bit] Význam clk Vstup 1 Hodinový signál en Vstup 1 Povolení funkce modulu (aktivní v log.1) spi_sdo Vstup 1 Vstup SPI dat spi_ready Vstup 1 Potvrzení požadavku spi_request read_one Vstup 1 Přečtení jednoho vzorku A/D read_cont Vstup 1 Kontinuální čtení A/D amp_gain Vstup 8 Nastavení zesílení channel_en Vstup 2 Povolení kanálů fifo_rd Vstup 1 Čtení FIFO spi_clk Výstup 1 Hodinový signál SPI spi_sdi Výstup 1 Datový výstup SPI spi_amp_cs Výstup 1 AMP chip-select (aktivní v log. 0) spi_amp_conv Výstup 1 Odběr vzorků z obou kanálů A/D spi_amp_shdn Výstup 1 Reset a vypnutí (aktivní v log. 1) spi_request Výstup 1 Žádost o SPI sběrnici ad_busy Výstup 1 Příznak signalizující, kdy modul pracuje fifo_dout Výstup 8 Výstupní data FIFO paměti fifo_empty Výstup 1 Příznak prázdné FIFO fifo_full Výstup 1 Příznak plné FIFO 3. Parametry funkčního vzorku ad_core Velikost funkčního vzorku ad_core v ISE 13.2 je uvedena v Tabulce 2. Tabulka 2 Velikost AD_CORE XC3S1600E-4 ad_core Number of Slices 151 Number of Slice Flip Flop 160 Number of 4 input LUTs 285 Number of BRAMs 1 6/13
7 Obrázek 6 Modul ad_core v ISE Použité/Potřebné vybavení a nástroje Modul A/D převodníku byl napsán v programovacím jazyce VHDL ve vývojovém prostředí Xilinx ISE verze 13.2 [3]. Program procesoru PicoBlaze byl napsán v assembleru a k překladu byl použit assembler KCPSM3.exe, který je součástí balíčku procesoru PicoBlaze [1]. Testovací příklad byl vytvořeny pro vývojový kit Xilinx 3S1600E, viz přiložené CD. 7/13
8 5. Funkční vzorek A/D převodníku. Funkční vzorek HW modulu řadiče dvoukanálového A/D převodníku a programovatelného zesilovače je realizován pro kartu Xilinx S3E1600. Funkční vzorek demonstruje funkčnost modulu a umožňuje nastavení zesílení obou předzesilovačů a odečítání aktuálních hodnot z obou převodníků. Veškera data jsou zobrazována na LCD. Ovládaní je prováděno pomocí tlačítek a přepínačů. Blokové schéma funkčního vzorku zachycuje Obr. 7. A Dual AD LTC1407A ad_core ad_to_lcd lcd_core B Dual Amp LTC6912 PicoBlaze 1x BRAM PicoBlaze 1x BRAM PicoBlaze 1x BRAM SW0, SW1 BTN W, E BTN N, Rotarty Xilinx S3E1600 LED Ch-A G=-5 FFF7 Ch-B G= Dvouřádkový LCD Obrázek 7: Blokové schéma funkčního vzorku s AD_CORE Dvouřádkový LCD : - první řádek displeje odpovídá kanálu A, druhý kanálu B Nastavení Předzesilovačů: - nastavení zesílení předzesilovače kanálu A = BTN North a BTN potenciometru - nastavení zesílení předzesilovače kanálu B = BTN West a BTN East Čtení hodnot: - READ_ONE (odečti jeden vzorek z obou kanálů) ~ SW0 - READ_CONT (s genericky nastavenou frekvencí odečítá vzorky z obou kanálů) ~ SW1 - signál BUSY (ad_core) je přiveden na LED - LD0 Hodnot zesílení jsou nastavitelné na hodnoty -1x, -2x, -5x, -10x, -20x, -50x a -100x. Rozsah dovolených analogových vstupů je uveden v tabulce 3. 8/13
9 Tabulka 3 Rozsah dovolených analogových vstupů Rozsah dovolených analogových vstupů a odpovídající výstupní hodnoty (14 bit ) Min Střed Max Rozsah Min Max Gain [V] [V] [V] [mv] Výstup ve dvojkovém doplňku -1x / xFFFFC x00003FFF -2x / xFFFFC x00003FFF -5x / xFFFFC x00003FFF -10x / xFFFFC x00003FFF -20x / xFFFFC x00003FFF -50x / xFFFFC x00003FFF -100x / xFFFFC x00003FFF Hodiny systému 75 MHz jsou generovány v FPGA z hodinového signálu desky 50 MHz pomocí modulu dcm_mhz. Maximální vzorkovací frekvence modulu je 50 khz a to pro měření oběma kanály současně. Velikost a proudový odběr implementovaného demonstrátoru funkčního vzorku v ISE 13.2 je uvedena v tabulce 4. Tabulka 4 Příklad ADC_CORE velikost a odběr celého HW XC3S1600E-4 top_3s1600e Number of Slices 422 Number of Slice Flip Flop 368 Number of 4 input LUTs 701 Number of BRAMs 3 VCCINT 1,2V (FPGA) Odběr na 5,0V zdroji 60mA 510mA 9/13
10 Vstupy a výstupy funkčního vzorku modulu řadiče dvoukanálového A/D převodníku a programovatelného zesilovače na desce S3E1600 Tabulka 5 Vstupy a výstupy funkčního vzorku AD_CORE na desce S3E1600 NET clk LOC = C9 IOSTANDARD = LVCMOS33; NET led LOC = D4 IOSTANDARD =LVCMOS33 SLEW = SLOW DRIVE = 8; NET spi_sck LOC = U16 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 8; NET spi_sdi LOC = T4 I OSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 8; NET spi_sdo LOC = N10 IOSTANDARD = LVCMOS33; NET spi_rom_cs LOC = U3 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 8; NET spi_amp_cs LOC = N7 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 8; NET spi_adc_conv LOC = P11 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 8; NET spi_dac_cs LOC = N8 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 8; NET spi_amp_shdn LOC = P7 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 8; NET spi_amp_sdo LOC = E18 IOSTANDARD = LVCMOS33; NET spi_dac_clr LOC = P8 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 8; NET strataflash_oe LOC = C18 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 2; NET strataflash_ce LOC = D16 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 2; NET strataflash_we LOC = D17 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 2; NET platformflash_oe LOC = T3 IOSTANDARD = LVCMOS33 SLEW = SLOW DRIVE = 2; NET lcd_rs LOC=L18 IOSTANDARD = LVCMOS33; NET lcd_rw LOC=L17 IOSTANDARD = LVCMOS33; NET lcd_e LOC=M18 PULLDOWN IOSTANDARD = LVCMOS33; NET lcd_d<4> LOC=M16 IOSTANDARD = LVCMOS33; NET lcd_d<5> LOC=P6 IOSTANDARD = LVCMOS33; NET lcd_d<6> LOC=R8 IOSTANDARD = LVCMOS33; NET lcd_d<7> LOC=T8 IOSTANDARD = LVCMOS33; NET sf_d_12 LOC=R15 IOSTANDARD = LVCMOS33; NET sf_d_13 LOC=R16 IOSTANDARD = LVCMOS33; NET sf_d_14 LOC=P17 IOSTANDARD = LVCMOS33; NET sf_d_15 LOC=M15 IOSTANDARD = LVCMOS33; NET LCD_RET LOC=E3 IOSTANDARD = LVCMOS33; NET LCD_CS1 LOC=P3 IOSTANDARD = LVCMOS33; NET LCD_CS2 LOC=P4 IOSTANDARD = LVCMOS33; NET switch<0> LOC = L13 IOSTANDARD = LVCMOS33 PULLUP; NET switch<1> LOC = L14 IOSTANDARD = LVCMOS33 PULLUP; NET btn_north LOC = V4 IOSTANDARD = LVCMOS33 PULLDOWN; NET btn_east LOC = H13 IOSTANDARD = LVCMOS33 PULLDOWN; NET btn_west LOC = D18 IOSTANDARD = LVCMOS33 PULLDOWN; NET rotary_hw_press LOC = V16 IOSTANDARD = LVCMOS33 PULLDOWN; Funkční vzorek modulu řadiče dvoukanálového A/D převodníku a programovatelného zesilovače na desce S3E1600 je zobrazen na obr /13
11 Obrázek 8: Funkční vzorek modulu řadiče dvoukanálového A/D převodníku a programovatelného zesilovače na desce S3E Poděkování Návrh a realizace tohoto funkčního vzorku byla podpořena projektem ministerstva školství a tělovýchovy číslo 2C06008, 11/13
12 7. AD_CORE demo S3E1600\ impl\ ad_core\ Modul převodníku ad_core.ngc ad_to_lcd\ Modul převádí výstup z ad_core na text ad_to_lcd.ngc dcm_mhz\ Modul generující hodinový signál dcm_mhz.ngc 75 MHz lcd_core\ Modul LCD dvouřádkového zobrazovače lcd_core.ngc top_3s1600e\ Projekt pro překlad funkčního vzorku... pomocí Xilinx ISE 13.2 top_3s1600e_bit\ Konfigurační data funkčního vzorku top_3s1600e_mcf\ Konfigurační data pro platform flash src\ ucf\ Definice vstupů a výstupů pro 3s1600e top_3s1600e.ucf vhdl\ Zdrojový kód ve VHDL (top level) top_3s1600e.vhd 8. Licensing and availability (anglicky) This functional sample is provided in form of netlist compiled by Xilinx ISE 13.2 [3] for the Xilinx xc3s1600e-4fg320 [2]. If you plan to use this functional sample netlist for education purposes, you can contact UTIA AV CR, v.v.i. for support. The contact person in UTIA is Jiri Kadlec kadlec@utia.cas.cz tel fax If you consider commercial use of this functional sample in form of netlist compiled by Xilinx ISE 13.2 [3] for the Xilinx xc3s1600e-4fg320 FPFA or if you need the source code of this functional sample, please contact UTIA AV CR v.v.i. Commercial End User License Agreement (Commercial EULA) between you and UTIA AV CR, v.v.i. needs to be signed. The contact person in UTIA is Jiri Kadlec kadlec@utia.cas.cz tel fax Disclaimer (anglicky) This disclaimer is not a license and does not grant any rights to the materials distributed herewith. Except as otherwise provided in a valid license issued to you by UTIA AV CR v.v.i., and to the maximum extent permitted by applicable law: (1) THIS APPLICATION NOTE AND RELATED MATERIALS LISTED IN THE PACKAGE CONTENT ARE MADE AVAILABLE "AS IS" AND WITH ALL FAULTS, AND UTIA AV CR V.V.I. HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) UTIA AV CR v.v.i. shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under or in connection with these materials, including for any direct, or any indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if 12/13
13 such damage or loss was reasonably foreseeable or UTIA AV CR v.v.i. had been advised of the possibility of the same. Critical Applications: UTIA AV CR v.v.i. products are not designed or intended to be fail-safe, or for use in any application requiring fail-safe performance, such as life-support or safety devices or systems, Class III medical devices, nuclear facilities, applications related to the deployment of airbags, or any other applications that could lead to death, personal injury, or severe property or environmental damage (individually and collectively, "Critical Applications"). Customer assumes the sole risk and liability of any use of UTIA AV CR v.v.i. products in Critical Applications, subject only to applicable laws and regulations governing limitations on product liability. 10. Reference [1] PicoBlaze 8-bit Embedded Processor UG129 June 22, [2] MicroBlaze Development Kit Spartan-3E 1600E Edition User Guide UG257 (v1.1) December 5, [3] Xilinx ISE 13.2, [4] řadič HD [5] Spartan3 datasheet [6] Xillinx Spartan-3E FPGA Starter Kit Board Design Examples [6a] Ken Chapman, Initial Design for Spartan-3E Starter Kit (LCD Display Control), ISE 8.1i, Xilinx Ltd16th, February [6b] Ken Chapman, Rotary Encoder Interface for Spartan-3E Starter Kit, ISE 8.1i, Xilinx Ltd, 20th February [6c] Ken Chapman, Amplifier and A/D Converter Control for Spartan-3E Starter Kit, ISE 8.1i, Xilinx Ltd, 23rd February [6d] Ken Chapman, D/A Converter Control for Spartan-3E Starter Kit, ISE 8.1i, Xilinx Ltd, 21st February [6e] Ken Chapman, NOR FLASH Programmer for Spartan-3E Starter Kit, ISE 8.1i, Xilinx Ltd, March [6f] Ken Chapman, SPI FLASH Programmer for Spartan-3E Starter Kit ISE 7.1i, Xilinx Ltd, November [6g] Ken Chapman, Frequency Generátor for Spartan-3E Starter Kit, ISE 8.2i, Xilinx Ltd, 18th July [6h] Ken Chapman, Frequency Counter for Spartan-3E Starter Kit (with test oscillators), ISE 8.1i, Xilinx Ltd, 7th March [6i] Ken Chapman, Software Implementation of Pulse Width Modulation (PWM). A reference design using the Spartan-3E Starter Kit, ISE 8.1i, Xilinx Ltd, 24th May /13
LCD Core - Funkční vzorek řadiče LCD displeje. Jiří Kadlec, Leoš Kafka, Jiří Svozil kadlec@utia.cas.cz
Application Note LCD Core - Funkční vzorek řadiče LCD displeje Jiří Kadlec, Leoš Kafka, Jiří Svozil kadlec@utia.cas.cz Obsah 1. Úvod... 2 2. Popis systému... 2 3. Použité/Potřebné vybavení a nástroje...
DA Core - Funkční vzorek řadiče D/A převodníku se sběrnicí SPI. Jiří Kadlec, Leoš Kafka, Jiří Svozil
Application Note DA Core - Funkční vzorek řadiče D/A převodníku se sběrnicí SPI Jiří Kadlec, Leoš Kafka, Jiří Svozil kadlec@utia.cas.cz Obsah 1. Úvod... 2 2. Popis systému... 2 3. Parametry modulu DA_CORE...
FC Core - funkční vzorek čítače frekvence. Jiří Kadlec, Leoš Kafka, Jiří Svozil
Application Note FC Core - funkční vzorek čítače frekvence Jiří Kadlec, Leoš Kafka, Jiří Svozil kadlec@utia.cas.cz Obsah 1. Úvod... 2 2. Popis systému... 2 3. Parametry modulu... 3 4. Použité/Potřebné
SPI FLASH Core Funkční vzorek řadiče paměti SPI Serial Flash. Jiří Kadlec, Leoš Kafka, Jiří Svozil kadlec@utia.cas.cz
Application Note SPI FLASH Core Funkční vzorek řadiče paměti SPI Serial Flash Jiří Kadlec, Leoš Kafka, Jiří Svozil kadlec@utia.cas.cz Obsah 1. Úvod... 2 2. Popis systému... 2 3. Parametry modulu... 6 4.
Řadiče periferií pro vývojovou desku Spartan3E Starter Kit Jaroslav Stejskal, Jiří Svozil, Leoš Kafka, Jiří Kadlec. leos.kafka@utia.cas.
Technická zpráva Řadiče periferií pro vývojovou desku Spartan3E Starter Kit Jaroslav Stejskal, Jiří Svozil, Leoš Kafka, Jiří Kadlec leos.kafka@utia.cas.cz Obsah 1. Úvod... 2 2. Popis modulů... 2 2.1 LCD...
FG Core - funkční vzorek generátoru kmitočtu. Jiří Kadlec, Leoš Kafka, Jiří Svozil
Application Note FG Core - funkční vzorek generátoru kmitočtu Jiří Kadlec, Leoš Kafka, Jiří Svozil kadlec@utia.cas.cz Obsah 1. Úvod... 2 2. Popis systému... 2 3. Parametry modulu... 3 4. Použité/Potřebné
Vzorový příklad. Postup v prostředí ISE. Zadání: x 1 x 0 y Rovnicí y = x 1. Přiřazení signálů:
Vzorový příklad. Zadání: Na přípravku realizujte kombinační obvod představující funkci logického součinu dvou vstupů. Mající následující pravdivostní tabulku. x 1 x 0 y 0 0 0 0 1 0 1 0 0 1 1 1 Rovnicí
Stáhněte soubory HamCap.zip a itshfbc.exe a instalujte je podle poskytnutých instrukcí. V tomto okamžiku bude Ham CAP pracovat v samostatném módu.
1 Podpora pro Ham CAP Geoff Anderson G3NPA 1.0 Všeobecně Logger32 může podporovat Ham Cap - software pro predikci podmínek šíření. Kopii této volně šiřitelné aplikace můžete získat z webové stránky Ham
Jak na podporu koncových uživatelů SAP Workforce Performance Builder. Roman Bláha Head of Education (Czech Republic) Customer
Jak na podporu koncových uživatelů SAP Workforce Performance Builder Roman Bláha Head of Education (Czech Republic) Customer Úsilí Změna je klíčem k inovaci a ovlivňuje firemní řešení Business faktory
METRA BLANSKO a.s. LLRP PŘEVODNÍK RFI21.1. KOMPAKTNÍ UHF RFID ČTEČKA EU 865 868 MHz US 902 928 MHz. www.metra.cz
METRA BLANSKO a.s. LLRP PŘEVODNÍK RFI21.1 KOMPAKTNÍ UHF RFID ČTEČKA EU 865 868 MHz US 902 928 MHz www.metra.cz Kompaktní RFID čtečka RFI21.1 OBSAH Aplikace LLRP Converter...3 SW a HW požadavky...3 Spuštění
DATA SHEET. BC516 PNP Darlington transistor. technický list DISCRETE SEMICONDUCTORS Apr 23. Product specification Supersedes data of 1997 Apr 16
zákaznická linka: 840 50 60 70 DISCRETE SEMICONDUCTORS DATA SHEET book, halfpage M3D186 Supersedes data of 1997 Apr 16 1999 Apr 23 str 1 Dodavatel: GM electronic, spol. s r.o., Křižíkova 77, 186 00 Praha
PicoBlaze lekce 4: Aplikace pro výuku asembleru procesoru PicoBlaze Jiří Svozil, Jaroslav Stejskal, Leoš Kafka, Jiří Kadlec
Technická zpráva PicoBlaze lekce 4: Aplikace pro výuku asembleru procesoru PicoBlaze Jiří Svozil, Jaroslav Stejskal, Leoš Kafka, Jiří Kadlec svozil@utia.cas.cz, kafkal@utia.cas.cz Obsah 1. Úvod... 2 2.
Vzorový příklad. Postup v prostředí ISE. Zadání: x 1 x 0 y. Rovnicí y = x 1. x 0. Přiřazení signálů: ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
Vzorový příklad. Zadání: Na přípravku realizujte kombinační obvod představující funkci logického součinu dvou vstupů. Mající následující pravdivostní tabulku. x 1 x 0 y 0 0 0 0 1 0 1 0 0 1 1 1 Rovnicí
Od Czech POINTu k vnitřní integraci
Od Czech POINTu k vnitřní integraci Radek Novák Direct Account Manager Co mají společné??? - Czech POINT - Datové schránky (ISDS) - Vnitřní integrace úřadu 2 Projekt Czech POINT - 28.3.2007 zahájen pilotní
PicoBlaze lekce 1: assembler, C překladač a simulační prostředí Jiří Svozil, Leoš Kafka, Jiří Kadlec svozil@utia.cas.cz
Technická zpráva PicoBlaze lekce 1: assembler, C překladač a simulační prostředí Jiří Svozil, Leoš Kafka, Jiří Kadlec svozil@utia.cas.cz Obsah 1. Úvod... 2 2. Xilinx PicoBlaze... 2 2.1 Architektura procesoru...
Jak dobře vám to myslí?
Jak dobře vám to myslí? Prosím, vyplňte tento formulá ř perem bez pomoci druhé osoby. Jméno Datum narození / / Jaké je vaše nejvyšší dosažené vzdělání? Jsem muž žena Jsem Asiat černoch Hispánec běloch
Mobilní počítač Dolphin TM 6100. Stručný návod k použití
Mobilní počítač Dolphin TM 6100 Stručný návod k použití Mobilní počítač Dolphin 6100 Pro začátek Ověřte si, že balení obsahuje následující položky: Mobilní počítač Dolphin 6100 (terminál) Hlavní bateriový
Microchip. PICmicro Microcontrollers
Microchip PICmicro Microcontrollers 8-bit 16-bit dspic Digital Signal Controllers Analog & Interface Products Serial EEPROMS Battery Management Radio Frequency Device KEELOQ Authentication Products Návrh
ŠESTNÁCTIKANÁLOVÝ A/D PŘEVODNÍK ±30 mv až ±12 V DC, 16 bitů
ZÁKLADNÍ CHARAKTERISTIKA Připojení 16 analogových vstupů Měření stejnosměrných napěťových signálů Základní rozsahy ±120mV nebo ±12V Další rozsahy ±30mV nebo ±3V Rozlišení 16 bitů Přesnost 0,05% z rozsahu
Potřebujete mít vaše IS ve shodě s legislativou? Bc. Stanislava Birnerová
Potřebujete mít vaše IS ve shodě s legislativou? Bc. Stanislava Birnerová Direct Account Manager sbirnerova@novell.com Komplexnost, Nátlak, Nulová tolerance Nařízení Business Continuity Interní hrozby
aktuality, novinky Ing. Martin Řehořek
CzechPOINT@office aktuality, novinky Ing. Martin Řehořek Novell Professional Services ČR, s.r.o. mrehorek@novell.com Agenda CzechPOINT@office Aktuality z provozu KzMU statistiky Mám zájem o konverzi Kde
... sekvenční výstupy. Obr. 1: Obecné schéma stavového automatu
Předmět Ústav Úloha č. 10 BDIO - Digitální obvody Ústav mikroelektroniky Komplexní příklad - návrh řídicí logiky pro jednoduchý nápojový automat, kombinační + sekvenční logika (stavové automaty) Student
CzechPOINT@office a konverze na úřadech Martin Řehořek
CzechPOINT@office a konverze na úřadech Martin Řehořek Novell Professional Services ČR, s.r.o. mrehorek@novell.com Agenda CzechPOINT@office Lokální administrátor Autorizovaná konverze na žádost Autorizovaná
IBM Security. Trusteer Apex. Michal Martínek 23.9.2015. 2014 IBM Corporation. 2014 1 IBM Corporation
Trusteer Apex Michal Martínek 23.9.2015 2014 1 IBM Corporation Proč útočit na koncová zařízení? Anti Virus Zaměstnanec Jednoduché Firewall IPS Antivirus Śifrování Jednoduché Malware Ukradené přihlašovací
Technická zpráva. Zpracování akustických signálů pomocí FPGA. stejskal@utia.cas.cz. Revize Datum Autor Popis změn v dokumentu
Technická zpráva Zpracování akustických signálů pomocí FPGA Jaroslav Stejskal stejskal@utia.cas.cz Obsah 1. Úvod... 2 2. Obecný popis aplikace... 2 2.1 Příklad HW řešení systému Audio Processor... 3 2.2
Inteligentní termostat otopného tělesa EasyControl
6720881883 (2017/10) CZ Návod k instalaci a obsluze Inteligentní termostat otopného tělesa EasyControl Obsah Obsah 1 Vysvětlení symbolů a bezpečnostní pokyny 1 Vysvětlení symbolů a bezpečnostní pokyny..............
DESKA ANALOGOVÝCH VSTUPŮ ±24mA DC, 16 bitů
ZÁKLADNÍ CHARAKTERISTIKA Připojení analogových vstupů Doba převodu A/D ms Vstupní rozsah ±ma, ±ma DC Rozlišení vstupů bitů Přesnost vstupů 0,0% z rozsahu Galvanické oddělení vstupů od systému a od sebe
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti
Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 9 SYSTÉMOVÝ NÁVRH, IP-CORES doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze
EduKit84. Výuková deska s programátorem pro mikrokontroléry PIC16F84A firmy Microchip. Uživatelská příručka
EduKit84 Výuková deska s programátorem pro mikrokontroléry PIC16F84A firmy Microchip Uživatelská příručka OBSAH 1. EduKit84 3 2. Popis zařízení 3 3. Provozní režimy 3 4. Mikrokontrolér PIC16F84A 4 5. Tabulka
CCD 90 MV Cameras (Firewire) CCD 90 MV Cameras (GigE) CCD 90 MV Cameras (USB 2.0)
CCD 90 MV Cameras (Firewire) PL-B952F-R PL-B953F-R PL-B954F-R PL-B954HF-R PL-B955F-R PL-B955HF-R PL-B956F-R PL-B957F-R PL-B958F-R PL-B959F-R CCD 90 MV Cameras (GigE) PL-B954G-R PL-B954HG-R PL-B955G-R PL-B955HG-R
Návod k obsluze výukové desky CPLD
Návod k obsluze výukové desky CPLD FEKT Brno 2008 Obsah 1 Úvod... 3 2 Popis desky... 4 2.1 Hodinový signál... 5 2.2 7- Segmentový displej... 5 2.3 LED zobrazení... 6 2.4 Přepínače... 6 2.5 PORT 1 - Externí
Mikrokontroléry. Doplňující text pro POS K. D. 2001
Mikrokontroléry Doplňující text pro POS K. D. 2001 Úvod Mikrokontroléry, jinak též označované jako jednočipové mikropočítače, obsahují v jediném pouzdře všechny podstatné části mikropočítače: Řadič a aritmetickou
Víte, kdo pracuje s vašimi dokumenty? Stanislava Birnerová
Víte, kdo pracuje s vašimi dokumenty? Stanislava Birnerová Direct Account Manager sbirnerova@novell.com Agenda Proč elektronické originály? Kdo pracuje s elektronickými originály? Proč Novell? 2 Rok 2010
Martin Chmelař Competence leader Finance Solutions. Finanční plánování v prostředí S4/HANA
8.9.2016 Martin Chmelař Competence leader Finance Solutions Finanční plánování v prostředí S4/HANA 2 Agenda 1. Nové plánovací datově systémové prostředí 2. Case study plánu prodeje a vazba na finanční
Amp1.
Amp1 www.evolveo.com Vážený zákazníku, děkujeme, že jste si vybral produkt EVOLVEO Amp 1. Adaptér: DC 5 V 550 ma AC 220-240 V Funkce zesilovače: Zesílení přijímaného signálu až o 20dB pro všechny pasivní
Cíle. Teoretický úvod. BDIO - Digitální obvody Ústav mikroelektroniky Základní logická hradla, Booleova algebra, De Morganovy zákony Student
Předmět Ústav Úloha č. DIO - Digitální obvody Ústav mikroelektroniky Základní logická hradla, ooleova algebra, De Morganovy zákony Student Cíle Porozumění základním logickým hradlům NND, NOR a dalším,
Zprovoznění kitu Xilinx Spartan-6 FPGA Industrial Video Processing Kit
Zprovoznění kitu Xilinx Spartan-6 FPGA Industrial Video Processing Kit Technická zpráva - FI - VG20102015006-2011 03 Ing. Filip Orság, Ph.D. Fakulta informačních technologií, Vysoké učení technické v Brně
MODERNÍ TRENDY V PROGRAMOVATELNÉ LOGICE, APLIKACE V AUTOMATIZAČNÍ A MĚŘICÍ TECHNICE
MODERNÍ TRENDY V PROGRAMOVATELNÉ LOGICE, APLIKACE V AUTOMATIZAČNÍ A MĚŘICÍ TECHNICE Soběslav Valach UAMT FEEC VUT Brno, Kolejní 2906/4, 612 00 Brno, valach@feec.vutbr.cz Abstract: Článek popisuje základní
SZIF - Evropské dotace s plnou elektronickou podporou a kontrolou
SZIF - Evropské dotace s plnou elektronickou podporou a kontrolou Charakteristiky řešení IS SZIF SAP Realizace platební agentury SZIF je řešení: o A komplexní, o B integrované, o C podporující standardizaci
A/D a D/A PŘEVODNÍK 0(4) až 24 ma DC, 16 bitů
ZÁKLADNÍ CHARAKTERISTIKA Připojení 6 analogových vstupů Připojení 2 analogových výstupů Měření a simulace stejnosměrných proudových signálů Vstupní rozsahy 0 ma, 0 ma Výstupní rozsah 0 24mA Rozlišení vstupů
A/D a D/A PŘEVODNÍK 0(4) až 24 ma DC, 16 bitů
Deska obsahuje osm samostatných galvanicky oddělených vstupních A/D převod-níků pro měření stejnosměrných proudových signálů 0(4) 20 ma z technologických převodníků a snímačů a čtyři samostatné galvanicky
PK Design. MB-ATmega16/32 v2.0. Uživatelský manuál. Základová deska modulárního vývojového systému MVS. Verze dokumentu 1.0 (21.12.
MB-ATmega16/32 v2.0 Základová deska modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (21.12.2004) Obsah 1 Upozornění... 3 2 Úvod... 4 2.1 Vlastnosti základové desky...4 2.2 Vlastnosti
Microcat Authorisation Server (MAS ) Uživatelská příručka
Microcat Authorisation Server (MAS ) Uživatelská příručka Obsah Úvod... 2 Instalace Microcat Authorisation Server (MAS)... 3 Konfigurace MAS... 4 Licenční přípojka... 4 Opce internetu... 5 Licenční manažer...
2N LiftIP. IO Extender. Communicator for Lifts. Version
2N LiftIP Communicator for Lifts IO Extender Version 2.4.0 www.2n.cz Description The IO extender helps you extend 2N LiftIP with 1 input and 2 outputs. The purpose of the input is to cancel the rescue
Mechanika Teplice, výrobní družstvo, závod Děčín TACHOGRAFY. Číslo Servisní Informace Mechanika: 5-2013
Mechanika Teplice, výrobní družstvo, závod Děčín TACHOGRAFY Servisní Informace Datum vydání: 20.2.2013 Určeno pro : AMS, registrované subj.pro montáž st.měř. Na základě SI VDO č./datum: Není Mechanika
Fitbit--Aria (scale) Safety & Limited Warranty Regulatory Information To setup, go to: www.fitbit.com/setup. Warning Do not use this product if you have a pacemaker or other implanted medical device, or
Mezinárodní licenční smlouva pro programy IBM
Mezinárodní licenční smlouva pro programy IBM Část 1 Obecné podmínky PŘED POUŽITÍM PROGRAMU SI PROSÍM PEČLIVĚ PŘEČTĚTE TUTO SMLOUVU. IBM VÁM POSKYTNE LICENCI PRO PROGRAM POUZE NA ZÁKLADĚ VAŠEHO SOUHLASU
Samsung Universal Print Driver Uživatelská příručka
Samsung Universal Print Driver Uživatelská příručka představte si ty možnosti Copyright 2009 Samsung Electronics Co., Ltd. Všechna práva vyhrazena. Tato příručka správce je poskytována pouze pro informativní
Vaše uživatelský manuál SAMSUNG CLX-3185FW
Můžete si přečíst doporučení v uživatelské příručce, technickém průvodci, nebo průvodci instalací pro. Zjistíte si odpovědi na všechny vaše otázky, týkající se v uživatelské příručce (informace, specifikace,
DESKA ANALOGOVÝCH VSTUPŮ A VÝSTUPŮ ±24mA DC, 16 bitů
ZÁKLADNÍ CHARAKTERISTIKA Připojení 8 analogových vstupů Připojení 4 analogových výstupů Měření a simulace stejnosměrných proudových signálů Vstupní rozsah ±20mA, ±5mA Výstupní rozsah 0 24mA Rozlišení vstupů
EduKitBeta Uživatelská příručka
EduKitBeta Uživatelská příručka Výuková deska pro mikrokontroléry Microchip PIC v pouzdře DIL18 OBSAH EduKitBeta 3 Popis zařízení 3 Periférie mikrokontroléru 3 Tabulka zapojení portů na desce Udukit Beta
- 1 2 1 2 3 4 3 4 5 5 For further information please contact your local Epson office or visit www.epson-europe.com EPSON Europe B.V. Otto-Hahn-Str. 4 D-40670 Meerbusch Tel. +49 (0)1805/377661 All features
Rozšiřující desce s dalšími paralelními porty Rozšiřující desce s motorkem Elektrickém zapojení Principu činnosti Způsobu programování
8. Rozšiřující deska Evb_IO a Evb_Motor Čas ke studiu: 2-3 hodiny Cíl Po prostudování tohoto odstavce budete něco vědět o Výklad Rozšiřující desce s dalšími paralelními porty Rozšiřující desce s motorkem
Programovatelný kanálový procesor ref. 5179
Programovatelný kanálový procesor Programovatelný kanálový procesor je určen ke zpracování digitálního (COFDM, QAM) nebo analogového TV signálu. Procesor může být naprogramován jako kanálový konvertor
Práce v návrhovém prostředí Xilinx ISE WebPack 10.1 BDOM UMEL FEKT Šteffan Pavel
Práce v návrhovém prostředí Xilinx ISE WebPack 10.1 BDOM 17.3.2009 UMEL FEKT Šteffan Pavel Obsah 1 Spuštění návrhového prostředí... 3 2 Otevření projektu... 3 3 Tvorba elektrického schématu... 6 4 Přiřazení
Instalace Pokyny pro instalaci v operačním systému Windows XP / Vista / Win7 / Win8
Instalace Pokyny pro instalaci v operačním systému Windows XP / Vista / Win7 / Win8 1. Stáhněte si instalační program HOST makro engine z oficiálního webu IABYTE. 2. Spusťte instalační program a postupujte
Manuál přípravku FPGA University Board (FUB)
Manuál přípravku FPGA University Board (FUB) Rozmístění prvků na přípravku Obr. 1: Rozmístění prvků na přípravku Na obrázku (Obr. 1) je osazený přípravek s FPGA obvodem Altera Cyclone III EP3C5E144C8 a
Návrh konstrukce odchovny 2. dil
1 Portál pre odborné publikovanie ISSN 1338-0087 Návrh konstrukce odchovny 2. dil Pikner Michal Elektrotechnika 19.01.2011 V minulem dile jsme si popsali návrh konstrukce odchovny. senzamili jsme se s
USER'S MANUAL FAN MOTOR DRIVER FMD-02
USER'S MANUAL FAN MOTOR DRIVER FMD-02 IMPORTANT NOTE: Read this manual carefully before installing or operating your new air conditioning unit. Make sure to save this manual for future reference. FMD Module
Virtuální instrumentace v experimentech jaderné fyziky - Seznam přístrojů zakoupených z projektu FRVŠ č. 1516/2011
Jiří Pechoušek, Milan Vůjtek Virtuální instrumentace v experimentech jaderné fyziky - Seznam přístrojů zakoupených z projektu FRVŠ č. 1516/2011 V tomto dokumentu je uveden seznam přístrojů, které byly
UŽIVATELSKÁ PŘÍRUČKA
UŽIVATELSKÁ PŘÍRUČKA Plni víry a naděje míříme kupředu. S odhodláním zlepšujeme své dovednosti. Zapomeňte na zklamání, ale nikoli na svůj nevyužitý potenciál. Touha překonat sám sebe a dosáhnout hranice
Microcat Authorisation Server (MAS ) Uživatelská příručka
Microcat Authorisation Server (MAS ) Uživatelská příručka Obsah Úvod... 2 Instalace Microcat Authorisation Server (MAS)... 3 Konfigurace MAS... 4 Nastavení licence... 4 Opce internetu... 5 Licenční manažer...
Vypsání závodu / Notice of Race strana/page 1/5. Compotech Cup. v lodních třídách / in classes. D-One, 7P CTL 161315
Vypsání závodu / Notice of Race strana/page 1/5 Compotech Cup v lodních třídách / in classes D-One, 7P CTL 161315 Datum / date: 04.06.2016 05.06.2016 místo konání : Kemp Jestřábí 1, Lipno Černá v Pošumaví
Práce v návrhovém prostředí Xilinx ISE WebPack 12 BDOM UMEL FEKT Šteffan Pavel
Práce v návrhovém prostředí Xilinx ISE WebPack 12 BDOM 12.3.2011 UMEL FEKT Šteffan Pavel Obsah 1 Spuštění návrhového prostředí...3 2 Otevření projektu...3 3 Tvorba elektrického schématu...6 4 Přiřazení
Série Voyager 1400g. Stručný návod k použití. Kabelový skener. VG1400-CZ-QS Rev A 10/12
Série Voyager 1400g Kabelový skener Stručný návod k použití VG1400-CZ-QS Rev A 10/12 Poznámka: Informace o čištění zařízení najdete v uživatelské příručce. Lokalizované verze tohoto dokumentu si můžete
Číslicové multimetry. základním blokem je stejnosměrný číslicový voltmetr
Měření IV Číslicové multimetry základním blokem je stejnosměrný číslicový voltmetr Číslicové multimetry VD vstupní dělič a Z zesilovač slouží ke změně rozsahů a úpravu signálu ST/SS usměrňovač převodník
Příručka online. Příručka pro Quick Utility Toolbox. čeština (Czech)
Příručka online Příručka pro Quick Utility Toolbox čeština (Czech) Obsah Použití této příručky online.......................................... 3 Ochranné známky a licence.........................................
1-AYKY. Instalační kabely s Al jádrem. Standard TP-KK-133/01, PNE 347659-3. Konstrukce. Použití. Vlastnosti. Installation cables with Al conductor
Instalační kabely s Al jádrem Installation cables with Al conductor Standard TP-KK-133/01, PNE 347659-3 4 3 2 1 Konstrukce Construction 1 Hliníkové jádro Aluminium conductor 2 Izolace PVC 3 Výplňový obal
Modul LCD displeje se čtyřmi tlačítky. Milan Horkel
LCDL4P0A Modul LCD displeje se čtyřmi tlačítky Milan Horkel Modul LCDL4P obsahuje dvouřádkový LCD displej s obvyklým Hitachi řadičem a čtveřici tlačítek. Používá se jako univerzální uživatelský interfejs
PROVEN PERFORMER PROVĚŘENÝ BUSINESS
PROVEN PERFORMER PROVĚŘENÝ BUSINESS SPEED UVOLNĚTE QUEEN SE. THE BUSINESS LAUNDRY MODEL STORE SPEED MODEL QUEEN THAT PRACUJE MEANS BUSINESS ZA VÁS. SPEED QUEEN. WORLD SVĚTOVÁ NO.1 JEDNIČKA IN COMMERCIAL
Granit 1981i. Stručný návod k použití. Průmyslový bezdrátový skener. Crdlss-GRNT1981-CZ-QS Rev A 1/15
Granit 1981i Průmyslový bezdrátový skener Stručný návod k použití Crdlss-GRNT1981-CZ-QS Rev A 1/15 Poznámka: Informace o čištění zařízení najdete v uživatelské příručce. Lokalizované verze tohoto dokumentu
Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus
Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná
PRESTO. USB programátor. Uživatelská příručka
PRESTO USB programátor Uživatelská příručka OBSAH 1. PRESTO 3 1.1. Použití 3 2. Obsah dodávky 3 3. Instalace 3 3.1. Instalace ovladačů 3 3.2. Instalace programu UP 4 4. Popis programovacího konektoru 5
Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů )
Vysoká škola báňská Technická univerzita Ostrava Fakulta elektrotechniky a informatiky Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů ) Führer Ondřej, FUH002 1. AVR procesory obecně
Granit 1280i. Stručný návod k použití. Industrial Full Range Laser Scanner CZ-QS Rev A 1/14
Granit 1280i Industrial Full Range Laser Scanner Stručný návod k použití 1280-CZ-QS Rev A 1/14 Poznámka: Informace o čištění zařízení najdete v uživatelské příručce. Lokalizované verze tohoto dokumentu
W3500, W3600. Parts Catalogue Seznam dílù
PØEDNÍ ZÁVÌS FORE HANGINGS W3500, W3600 Parts Catalogue Seznam dílù 10-2009 WISCONSIN Engineering CZ s.r.o. Vrahovická 41, 796 01 PROSTÌJOV CZECH REPUBLIC Tel: +420 582 401 915 Fax: +420 582 401 919 E-mail:
Průvodce rychlým nastavením
Průvodce rychlým nastavením Cisco Small Business Switche Série 200 Obsah balení Switch série 200 Kit pro uchycení do racku (rackové modely) Napájecí adaptér / Napájecí kabel Ethernetový kabel Průvodce
FVZ K13138-TACR-V004-G-TRIGGER_BOX
TriggerBox Souhrn hlavních funkcí Synchronizace přes Ethernetový protokol IEEE 1588 v2 PTP Automatické určení možnosti, zda SyncCore zastává roli PTP master nebo PTP slave dle mechanizmů standardu PTP
karet Analogové výstupy (AO) (DIO) karty Zdroje informací
Ústav fyziky a měřicí techniky 4. 10. 2009 Obsah Měřicí Měřicí Zařízení sloužící pro přímé měření či generování signálu počítačem. Měřicí umožňují zapojení počítače přímo do procesu a spolu s vhodným programovacím
Virtualizace pomocí Novell Open Enterprise Server 2
Virtualizace pomocí Novell Open Enterprise Server 2 Jana Dvořáková Direct Account Manager JDvorakova@novell.cz ISSS Hradec Králové 7. - 8. dubna 2008 Obsah prezentace Virtualizace obecně Termíny - virtualizace
Zadání semestrálního projektu PAM
P ř evaděč RS485 Navrhněte s procesorem AT89C2051 převaděč komunikační sběrnice RS485 s automatickým obracením směru převodníku po přenosu bytu. Převaděč vybavte manuálním nastavením přenosové rychlosti
Práce v návrhovém prostředí Xilinx ISE WebPack 9.2i
Práce v návrhovém prostředí Xilinx ISE WebPack 9.2i 1 Spuštění návrhového prostředí Spusťte návrhové prostředí Xilinx ISE 9.2 pomoci ikony na ploše Xilinx ISE 9.2. 2 Otevření projektu a. Klikněte na položku
APLIKACE ŘÍDICÍCH SYSTÉMŮ S DSC
APLIKACE ŘÍDICÍCH SYSTÉMŮ S DSC Ing. Petr Hudeček, Ing. Jan Michalík, Ing. Jan Pumr, Ing. Martin Sobek, Ing. Jan Vaněk VŠB-Technická univerzita Ostrava, Fakulta elektrotechniky a informatiky Katedra elektroniky
Správa identit a bezpečnosti - cesta k bezpečnému IS. Stanislava Birnerová Direct Account Manager Novell-Praha, s.r.o.
Správa identit a bezpečnosti - cesta k bezpečnému IS Stanislava Birnerová Direct Account Manager Novell-Praha, s.r.o. Novell a historie správy identit DirXML v roce 2000 úplně první identity manager spolupráce
Cíle. Teoretický úvod
Předmět Ú Úloha č. 7 BIO - igitální obvody Ú mikroelektroniky Sekvenční logika návrh asynchronních a synchronních binárních čítačů, výhody a nevýhody, využití Student Cíle Funkce čítačů a použití v digitálních
Příručka online. Příručka pro My Image Garden. čeština (Czech)
Příručka online Příručka pro My Image Garden čeština (Czech) Obsah Použití této příručky online.......................................... 3 Ochranné známky a licence.........................................
Použití programovatelného čítače 8253
Použití programovatelného čítače 8253 Zadání 1) Připojte obvod programovatelný čítač- časovač 8253 k mikropočítači 89C52. Pro čtení bude obvod mapován do prostoru vnější programové (CODE) i datové (XDATA)
SPARTAN - 3 Xilinx FPGA Device
SPARTAN - 3 Xilinx FPGA Device 1. Úvod: 1.2V řada SPARTAN-3 navazuje na úspěch předchozí řady: SPARTAN-IIE. Od architektury SPARTAN-IIE se liší v počtu systémových hradel a logických buněk, velikosti RAM,
PK Design. MB-XC3SxxxE-TQ144 v1.1. Uživatelský manuál. Základová deska modulárního vývojového systému MVS. Verze dokumentu 1.0 (10.10.
MB-XC3SxxxE-TQ144 v1.1 Základová deska modulárního vývojového systému MVS Uživatelský manuál Verze dokumentu 1.0 (10.10.2008) Obsah 1 Upozornění...3 2 Úvod...4 2.1 Vlastnosti základové desky...4 2.2 Vlastnosti
Souprava aktualizace softwaru Integrity R1.2 pro systém Integrity R1.1. Produkt: Integrity R1.1. Datum: 21. listopadu 2013 FCO:
Souprava aktualizace softwaru Integrity R1.2 pro systém Integrity R1.1 Produkt: Integrity R1.1 Datum: 21. listopadu 2013 FCO: 200 01 502 035 Informace v tomto upozornění Vám poskytujeme, abychom Vás upozornili
24 bitový dvoukanálový AD převodník s obvodem HX711
24 bitový dvoukanálový AD převodník s obvodem HX711 Jako vždy, nejdřív si projdeme datasheet obvodu HX711, abychom se dozvěděli, jak obvod přesně pracuje. Jádrem převodníku je obvod HX711, který obsahuje
External ROM 128KB For Sinclair ZX Spectrum
External ROM 8KB For Sinclair ZX Spectrum ersion.0 CSS Electronics (c) 07 RESET NMI ERD0RSZ 0n 0K 00n 00n 00n 00u/6 SN7N N8 7C00A GAL68 N369A 680R 56R 680R 8A 8B 7A 6A 5A A 3A 7B 6B 5B B 3B A A 0A 9A 8A
Xenon XP 1950g. Stručný návod k použití. Kabelový plošný skener CZ-QS-01 Rev A 07/19
Xenon XP 1950g Kabelový plošný skener Stručný návod k použití 1950-CZ-QS-01 Rev A 07/19 Agenturní model: 1950 Poznámka: Pokyny pro čištění zařízení naleznete v uživatelské příručce. Začínáme Před připojením
Preliminary Draft. Stručný návod k použití. Mobilní počítač Dolphin se systémem Windows CE 5.0
Mobilní počítač Dolphin 6500 se systémem Windows CE 5.0 Stručný návod k použití Mobilní počítač Dolphin 6500 Pro začátek Ověřte si, že balení obsahuje následující položky: Mobilní počítač Dolphin 6500
Prostředí pro výuku vývoje PCI ovladačů do operačního systému GNU/Linux
KONTAKT 2011 Prostředí pro výuku vývoje PCI ovladačů do operačního systému GNU/Linux Autor: Rostislav Lisový (lisovy@gmail.com) Vedoucí: Ing. Pavel Píša, Ph.D. (pisa@cmp.felk.cvut.cz) Katedra řídicí techniky
Litosil - application
Litosil - application The series of Litosil is primarily determined for cut polished floors. The cut polished floors are supplied by some specialized firms which are fitted with the appropriate technical
Zamyšlení nad dlouhodobou strategií ukládání dat pro krajské úřady
Zamyšlení nad dlouhodobou strategií ukládání dat pro krajské úřady Krajský rok informatiky Plzeň, 3.11.2011 Rudolf Hruška Information Infrastructure Leader IBM Systems & Technology Group rudolf_hruska@cz.ibm.com
PicoBlaze lekce 3: sériová komunikace RS232 a testování IP jader pomocí procesoru PicoBlaze Jiří Svozil, Jaroslav Stejskal, Leoš Kafka, Jiří Kadlec
Technická zpráva PicoBlaze lekce 3: sériová komunikace RS232 a testování IP jader pomocí procesoru PicoBlaze Jiří Svozil, Jaroslav Stejskal, Leoš Kafka, Jiří Kadlec svozil@utia.cas.cz, stejskal@utia.cas.cz
Výkon závislé práce mimo pracovněprávní vztah Červen 2012
www.pwc.com Výkon závislé práce mimo pracovněprávní vztah Co je švarcsystém pracovněprávní úprava Mezi zaměstnavatelem a fyzickou osobou existuje obchodněprávní vztah, na jehož základě je vykonávána závislá
www.infopanels.eu Instalace demoverze
www.infopanels.eu Instalace demoverze SOLUTIONS Instalace demoverze Hasičská 53 700 30 Ostrava-Hrabůvka www.infopanels.eu www.elvac.eu Obchod: +420 597 407 511 solutions@infopanels.eu +420 597 407 511