PODPORA ELEKTRONICKÝCH FOREM VÝUKY

PODPORA ELEKTRONICKÝCH FOREM VÝUKY CZ..7/..6/.43 Tento projekt je financován z prostředků ESF a státního rozpočtu ČR. SOŠ informatiky a spojů a SOU, Jaselská 826, Kolín

ČÍSLICOVÁ TECHNIKA ČÍSLICOVÁ TECHNIKA 3 Autorem tohoto výukového materiálu je Ing. Miroslav Veverka SOŠ informatiky a spojů a SOU, Jaselská 826, Kolín 2

OBSAH Tranzistor ve spínacím režimu Vlastnosti logických členů DA převodníky AD převodníky Diagnostika číslicových obvodů Literatura 3

Tranzistor ve spínacím režimu 4

Obecné vlastnosti spínače R OFF izolační odpor v rozepnutém stavu R OFF R ON odpor v sepnutém stavu R ON t ON, t OFF doba sepnutí, doba rozepnutí t ON, t OFF výstupní odpor tranzistoru skokem přechází z velké hodnoty do malé a naopak 5

Zapojení spínače nejčastěji se používá zapojení se společným emitorem po přivedení napětí na vstup tranzistor sepne, dostane se do saturace a je na něm napětí U CES R Z +U CC I C R B I B U CE U 6

Zatěžovací přímka je určena napájecím napětím U CC a zatěžovacím odporem R Z. sepnutému stavu odpovídá bod, určující U CEsat vypnutému stavu odpovídá bod 2, I B tranzistor nelze uvést do zcela nevodivého stavu, protože se 2 I B = uplatňuje zbytkový proud kolektoru I C U CES U CC U CE IC I C U CC R Z 7

Výpočet spínacího stupně velikost kolektorového proudu sepnutého tranzistoru: U U R CC CES. I C = = Z U R CC Z má-li tranzistor sepnout proud o velikosti I C, musí do báze přitékat proud minimálně:. I B= I h C 2E U CES, až V h 2E volíme z dolního okraje katalogových hodnot 8

Výpočet spínacího stupně proud báze je vhodné zvětšit o 5 až %, pokud chceme tranzistor přesytit velikost rezistoru R B spočítáme: U U I. BE R B = = B U,7 I B 9

Příklad výpočtu spínacího stupně bezkontaktní spínač bude spínat cívku stykače s parametry U = 48 V, R Z = 2 Ω. Spínací napětí bude U = 3,5 V. 48 V IC = = 2 Ω 24 ma vybereme tranzistor, který má U Cmax > U nap, I Cmax > I C, h 2E = 5 I I h,24a 5 C B = = = 2E 4,8 ma R B U UBE 3,5,7V = = = 583 IB 4,8 ma Ω

Vlastnosti logických členů

Logický člen TTL NAND víceemitorový tranzistor T vytváří spolu s R (omezuje vstupní proud) vlastní logický součin T 2 je budičem tranzistorů T 3 a T 4 T 3 a T 4 představují aktivní koncový stupeň (totem pole), jeden z nich je vždy otevřen a druhý zavřen na výstupu jsou "tvrdé" napěťové úrovně, výstupy nelze paralelně zapojovat 2

Činnost je-li alespoň jeden ze vstupů A nebo B na úrovni log., prochází přechodem emitor-báze tranzistoru T proud do vnějšího vstupního obvodu, T je nasycen a na jeho kolektoru je napětí shodné s napětím na emitoru T 2 je uzavřen, na rezistoru R 3 je nulové napětí a T 4 je uzavřen přes R 2 teče do báze T 3 proud a na výstupu je napětí log. 3

Činnost objeví-li se na vstupech A a B současně log., emitorové přechody T jsou uzavřeny a přechod b-c se chová jako propustná dioda, T pracuje v inverzním režimu (zamění se funkce e c) proud určený rezistorem R prochází touto diodou do báze T 2, který se nasytí a svým emitorovým proudem otevře T 4 mezi kolektorem a emitorem T 2 je malé saturační napětí, proto je T 3 uzavřen 4

Činnost na výstupu je kolektorové napětí nasyceného T 4 log. je-li vstup v log., vtéká do něj proud, výstup obvodu v log. musí tedy tento proud dodávat je-li vstup v log., vstupní proud z něj vytéká, výstup obvodu ve stavu log. musí tento proud přijímat 5

Hradlo s otevřeným kolektorem hradlo spíná tranzistorem T 4 výstup směrem k nulovému napětí log. je přivedena pomocí zdvihacího rezistoru (pullup) rezistor je pro funkci nutný, jeho velikost ovlivňuje velikost proudu 6

Hradlo s otevřeným kolektorem na výstupu je "tvrdá" log. a "měkká" log. takto bývají vybavena výkonová hradla možnost vytvoření montážního součinu (wired-or) spojením výstupů několika hradel výstup montážně spojených obvodů s otevřeným kolektorem je v log., je-li alespoň jeden z výstupů v log. log. je na výstupu pouze v případě, jsou-li všechny výstupy v log. 7

Hradlo s otevřeným kolektorem A B Ucc Y A B Y -------------- montážní (negovaný) součet (NOR) A B Ucc Y A B Y ------------- Y = A.B montážní součin (AND) 8

Třístavový výstup signálem OE se výstup odpojí od vnitřních obvodů členu a z vnějšího pohledu má vysokou impedanci vhodné pro paralelní spojování (sběrnice), v jednom okamžiku je aktivní jen jeden obvod A Y=A OE 9

Rodiny TTL liší se ve ztrátovém vákonu v rychlosti TTL TTL L normální vlastnosti Low Power nízký příkon TTL S Schottky malé zpoždění při normálním ztrátovém výkonu TTL LS Low Power Schottky malý ztrátový výkon při malém zpoždění TTL ALS Advanced LS ještě menší ztrátový výkon při ještě menším zpožděním 2

Nepoužité vstupy hradel vždy se připojí na takovou úroveň, která neovlivní funkci nezapojený vstup se chová jako by byl na log., ale je to nespolehlivé a je citlivý na poruchy 2

Šumová imunita je rozdíl výrobcem zaručované elektrické výstupní a přípustné vstupní hodnoty signálu pro danou logickou hodnotu. garantované U IH garantované U IL 2,4 2,,8,4 garantované U OH,8 V až 2 V zakázané pásmo garantované U OL 22

Šumová imunita 23

Indikace logického výstupu pomocí LED Zapojení svítí při výstup lze použít výpočet & R ne R = U OH U ID D Ucc & R ne R U = CC U I D D U OL 24

Indikace logického výstupu pomocí LED Zapojení svítí při výstup lze použít výpočet Ucc & R ano R = U OH U ID BE Ucc R & ano R U = CC U I BE D U OL 25

26 Indikace logického výstupu pomocí LED ano ano výpočet výstup lze použít svítí při Zapojení & Ucc R Rb D BE OH 2e B I ) U (U h R = D D CC I U U R = & Ucc R Rb D BE OH e B I U U h R ) ( 2 = D D CC I U U R =

DA převodníky 27

DA převodník pojmenování: číslicově analogový převodník digitálně analogový převodník převodník číslo-napětí Digital Analogue Converter DAC, D/A, DA, ČA převádí vstupní číslicový signál (sestávající z určitého počtu bitů) na výstupní analogový signál nejčastěji napětí nebo proud 28

Operační zesilovač základním prvkem převodníků je operační zesilovač ideální OZ: A u napěťové zesílení R i vstupní odpor R O výstupní odpor v převodnících se používá v zapojení jako invertující zesilovač pro výstupní napětí platí vztah: R U = U 2 R Z U U 2 29

Schematická značka DA převodníku digitální vstupy referenční napětí analogový výstup 3

DAC s váhovou strukturou odporové sítě OZ je zapojení jako sumátor, kde se jednotlivé bity reprezentují spínače B B2 a B3 jednotlivé proudy se sčítají na společném odporu představovaném vstupním odporem OZ volby rezistorů v řadě R, 2R, 4R odpovídají váhám binárního kódu B je nejvyšší řád, B3 je nejnižší řád jednotlivé váhy jsou R Z /R i tedy ½, ¼, ⅛ 3

DAC s váhovou strukturou odporové sítě výstupní napětí DAC: RZ U = UREF (B + B R bit B způsobí napětí 8.(/2)=4V bit B 2 způsobí napětí 8.(/4)=2V bit B 3 způsobí napětí 8.(/8)=V bity B až B3 způsobí napětí 8.(/2+/4+/8)=8.(7/8)=7V rozsah DAC je až 7/8 referenčního napětí R R Z O 2 + 2 B 3 R R Z 3 ) B B i =: vypnuto B i =: zapnuto B2 B3 U O [V] 2 3 4 5 6 7 32

8 bitový DAC min přírůstek napětí: 8.(/256)=,325V max napětí pro hodnotu na vstupu : 8.(255/256)=7,96875V velké rozdíly mezi hodnotami rezistorů ku 256 pro 6 bitů: podíl ku 65536 33

Příklad výpočtu DAC příklad výpočtu DAC: máme čtyřbitový převodník, U REF = V; spočítejte: a) jaké napětí přísluší nejnižšímu bitu? b) jaké napětí odpovídá binárnímu kódu 2? c) jaké je nejvyšší výstupní napětí(pro 2 )? řešení: a) U O = /6 =,625 V b) U O = ( /2 + /4 + /8 + /6) = = /6 = 6,875 V c) U O = (/2 + /4 + /8 + /6)= 5/6= = 9,375 V 34

DAC pro 2 řády v BCD kódu příklad převodníku dvoumístného čísla v kódu BCD řád desítek řád jednotek 35

DAC s příčkovou strukturou odporové sítě označovaný R-2R nebo R-R/2 odstraňuje nevýhodu předešlého typu převodníku řádově velmi odlišné hodnoty odporů, jež nelze vyrobit v integrované podobě s dostatečnou přesností 36

DAC s příčkovou strukturou odporové sítě výstupní napětí RZ Uvýst = UREF ( B3 + B2 + B) R 2 4 8 kde B i je nebo R=kΩ výhody: jen dvě hodnoty rezistorů zdroj referenčního napětí nemá tak velké výkyvy proudového zatížení lze realizovat převodník pro velký počet bitů (např. 6 bitů) 37

Ideální převodní charakteristika DAC U O 7/8 7 6/8 6 5/8 5 4/8 4 3/8 3 2/8 2 /8 vstupní slovo /8 2/8 3/8 4/8 5/8 6/8 7/8 ekvivalentí hodnota 38

Parametry DAC rozlišovací schopnost počet diskrétních stupňů výstupního analogového napětí souvisí s počtem bitů a typem kódu vyjadřuje se v [%] RS = pocet vystupnich urovni menší číslo v % znamená lepší rozlišovací schopnost určuje nejmenší možnou změnu výstupního napětí, odpovídá váze nejnižšího bitu vstupního slova 39

Parametry DAC rozlišovací schopnost rozlišovací schopnost příklady: 8 bitový převodník v binárním kódu, (2 8 =256): RS = /256 =,4% 4 bitový převodník v binárním kódu: RS = /24 = 6,25% 4 bitový převodník v BCD kódu: (BCD kód má jen stavů): RS = / = % 4

Přesnost analogového výstupního napětí U chyba vlivem napěťového posunu (ofsetem) OZ způsobeno napěťovou nesymetrií OZ, U je řádově mv chyba zisku, způsobeno změnou zisku OZ, změnou velikosti referenčního napětí nelinearita, způsobeno chybou odporů jednotlivých rezistorů 4

Rychlost převodu počet převodů vstupních slov na výstupní napětí za jednotku času jednotka: SPS (Samples Per Second), počet vzorků za sekundu (jiné psaní: SpS) doba převodu = rychlost převodu je to doba, za kterou se po přijetí vstupního slova ustálí výstupní napětí 42

Rychlost převodu doba převodu závisí na dynamických vlastnostech obvodových prvků: doby spínání a rozepínání elektronických spínačů velikosti odporů rychlosti OZ 43

Další parametry DAC rozsah výstupního napětí jedna polarita: např.: až 5V obě polarity: např.: 5 až +5V kvantum převodníku nejmenší přírůstek výstupního napětí rovná se výstupnímu napětí, které odpovídá nejnižšími bitu ve vstupním slově teplotní koeficient změna výstupního napětí převodníku vlivem změny teploty o C 44

AD převodníky 45

AD převodníky pojmenování analogově číslicový převodník Analogue Digital Converter ADC, A/D, AD AČ převádí vstupní analogový signál (nejčastěji napětí nebo proud) na výstupní číslicový signál o n bitech 46

Schematická značka ADC vstupní analog. napětí referenční napětí výstupní binární hodnota 47

AD převod výstup je vyjádřen tříbitovým slovem analogový signál vzorkovací impulsy vzorkovaný signál kvantování kódování 48

Ideální převodní charakteristika ADC výstup 2 3 4 5 6 7 U /8 2/8 3/8 4/8 5/8 6/8 7/8 [V] 49

Ideální převodní charakteristika ADC předpokládáme rozsah vstupního napětí až 7 V. Vstupní analogové napětí v rozsahu ± ½ nejnižšího bitu je kvantováno jako jedna hodnota výstupních dat. Takto vzniká tzv. kvantizační chyba, která dosahuje max. ± ½ nejnižšího bitu výstupního bajtu převodníku. rozlišovací schopnost je dána počtem úrovní, do nichž jsme rozdělili rozsah vstupního analogového napětí. Při n bitech výstupního slova je počet diskrétních úrovní 2 n. Tomu odpovídá rozlišovací schopnost 2 n = ɺ 2 n 5

Principy AD převodníků paralelní (komparační) AD převodník AD převodník s postupnou aproximací AD převodník s jednoduchou integrací AD převodník s dvojitou integrací 5

Paralelní (komparační) AD převodník činnost si pro jednoduchost vysvětlíme na tříbitovém převodníku vstupní analogové napětí je přiváděno současně na 7 komparátorů CP až CP7, na jejichž druhé vstupy jsou přivedena referenční napětí U REF až U REF7 převodník kódu převede výstup komparátorů na zvolený binární kód (nejčastěji přirozený binární) U VST [ 7 V] U REF =V U REF2 =2V U REF3 =3V U REF4 =4V U REF5 =5V U REF6 =6V CP CP2 CP3 CP4 CP5 CP6 Převodník kódu B B B 2 U REF7 =7V CP7 52

53 Paralelní (komparační) AD převodník pro komparátor platí: je-li U VST U REF, pak na výstupu je log. je-li U VST < U REF, pak na výstupu je log. 7 6 5 4 3 2 B B B2 CP CP2 CP3 CP4 CP5 CP6 CP7 U vst [V]

Vlastnosti paralelního AD převodníku velká rychlost (asynchronní činnost) dosahuje vzorkovací rychlosti MSPS až GSPS nevýhoda pro rostoucí počet bitů roste rychle počet komparátorů, podle vztahu 2 n 8 bitů: 2 8 = 255 komparátorů 2 bitů: 2 2 = 495 komparátorů 6 bitů: 2 6 = 65535 komparátorů v praxi se vícebitové převodníky realizují jako převodníky s vícenásobnou komparací počet komparátorů je menší, doba převodu se prodlouží 54

AD převodník s postupnou aproximací tvoří vhodný kompromis mezi rychlostí a obvodovou složitostí, používá se velmi často tento převodník je při větším poctu bitu obvodově jednodušší než paralelní AD převodník, ale pracuje pomaleji max. dosažitelná vzorkovací rychlost je asi 2 ksps používá se často v audiotechnice, v měřících kartách do PC také se nazývá kompenzační ADC. 55

Blokové schéma je sestaven z rychlého DA převodníku, komparátoru a aproximačního registru. U VST CP U REF DAC U DAC TP Aproximační registr výstupní bajt ST 56

Princip činnosti ADC v aproximačním registru se generují bitové kombinace, ty se rychlým DA převodníkem převádějí na analogový signál U DAC aproximační registr generuje bity počínaje nejvyšším řádem. tato bitová kombinace se po převodu na analogové napětí U DAC porovnává s U VST je-li U DAC <U VST, zůstane bit jedničkový je-li U DAC >U VST, vrátí se bit na nulu 57

Princip činnosti ADC v dalším kroku se generuje další bit nižšího řádu opět se porovnají napětí U DAC a U VST a rozhodne se o ponechání nastaveného bitu či jeho vynulování postup se opakuje až po nejnižší bit převod je tak dokončen po n krocích, kde n je počet bitů převodníku 58

Příklad převodu pro jednoduchost předpokládáme 4 bitový převodník pro vstupní napětí až 5 V převádět budeme vstupní napětí U VST =,3 V 59

. krok nastaví se: B3= 8V (/2 rozsahu) U DAC =8V 8V<,3V bit B3 se ponechá U DAC =8V U VST =,3V 5 4 3 2 9 8 7 6 5 4 3 2 8 V výstupní kombinace: 6

2. krok nastaví se: B2= 4V (/4 rozsahu) U DAC =8V+4V=2V 2V>,3V bit B2 se vynuluje U DAC =8V U VST =,3V 5 4 3 2 9 8 7 6 5 4 3 2 8 V 4 V výstupní kombinace: 6

3. krok nastaví se: B= 2V (/8 rozsahu) U DAC =8V+2V=V V<,3V bit B se ponechá U DAC =V U VST =,3V 5 4 3 2 9 8 7 6 5 4 3 2 8 V 4 V 2 V výstupní kombinace: 62

4. krok nastaví se: B= V (/6 rozsahu) U DAC =V+V=V V>,3V bit B se vynuluje U DAC =V U VST =,3V 5 4 3 2 9 8 7 6 5 4 3 2 8 V 4 V 2 V V výstupní kombinace: binárně = dekadicky 63

ADC s jednoduchou integrací jako základní prvek používá integrátor s operačním zesilovačem U VST R + C U VÝST U VÝST = RC U VST t U VST U VST U VÝST t t U VÝST t větší vstupní napětí znamená větší strmost nárůstu U VÝST. t napětí roste až k velikosti napájecího 64

ADC s jednoduchou integrací základním principem převodu je převod napětí na frekvenci: U f ovládání spínače U VST R C + U 2 komparátor + čítač displej U 3 integrátor U REF 65

ADC s jednoduchou integrací pro komparátor platí: je-li napětí na invertujícím vstupu OZ menší než U REF, je na výstupu OZ U NAP je-li napětí na invertujícím vstupu OZ větší nebo rovné U REF, je na výstupu OZ +U NAP U 2 t +U NAP U REF +U NAP U 2 + U NAP t U REF U NAP 66

ADC s jednoduchou integrací Průběhy pro AD převodník ovládání spínače U VST U 2 t t U VST R C + U 2 komparátor + čítač displej U 3 U REF integrátor U REF U 3 t 67

Odvození vztahu pro kmitočet u2 = UVST RC pro okamžik t = T: u2 = U REF t T t U REF u REF = RC U VST T u REF = RC U VST f f je kmitočet f = U VST RC UREF kons tan ta f = k U VST 68

Činnost ADC s jednoduchou integrací na vstupu U VST je napětí, které chceme převádět na výstupu integrátoru ( u 2 ) se zvětšuje napětí, až dosáhne hodnoty U REF, na výstupu komparátoru se změní napětí z U NAP na +U NAP a zároveň se sepne spínač, který vybije kondenzátor C. To způsobí vynulování u 2 a také návrat u 3 na hodnotu UNAP. krátké impulzy u 3 se vedou do čítače. Protože platí f = k U VST, čím větší je U VST, tím větší kmitočet impulzů se vede do čítače 69

ADC s jednoduchou integrací Rychlost převodu je závislá na velikosti vstupního napětí a na počtu číslic na výstupu. Čím větší bude vstupní napětí a čím více převáděných číslic, tím menší bude rychlost převodu (delší doba převodu). Využití: v měřící technice pro méně náročné aplikace 7

Příklad výpočtu Navrhněte převodník U f tak, aby vstupnímu napětí V odpovídal kmitočet khz. V zapojení integrátoru jsou součástky R= kω, U REF = 5 V. řešení:vyjdeme ze vztahu: f = U VST RC U REF f C = U U REF VST R C = U U REF VST R f = 5V V kω khz = 2 8 = 2nF 7

Vlastnosti Nevýhody: přesnost převodu závisí na stabilitě hodnot R, C, U REF přesnost klesá s rostoucím U VST T skut T ideal T ch t U REF skutečný spínač (τ=c.r ON ) ideální spínač (R ON =) Časový úsek T ch je stále stejný, není závislý na délce periody. Čím větší je U VST, tím menší je perioda T a tím větší váhu má úsek T ch 72

AD převodník s dvojitou integrací princip činnosti je stejný jako u převodníku s jednoduchou integrací, ale měřící proces má dvě fáze. fáze integruje se převáděné napětí U (U >) po dobu T předem přesně stanovenou. Doba T je odměřovaná pomocí vnitřního generátoru a čítače. U T = konst t UT = RC T U U T 73

Princip činnosti 2. fáze v okamžiku T se na vstup integrátoru přepne zdroj referenčního napětí opačné polarity než bylo U. Integruje se do dosažení nulové hodnoty napětí v okamžiku T 2 U T T 2 t U RC T2 = + T2 UREF U T2 74

Odvození vztahů Odvodíme, že (T 2 T ) = konst. U :! U T T2 = T U + T2 UREF = RC RC RC T U = T2 RC UREF T T U 2 = U REF kons tan ta čas T 2 je úměrný vstupnímu napětí U. 75

Schéma zapojení integrátor U VST R C U REF + U 2 komparátor + Řídící logika oscilátor & čítač displej 76

Časové průběhy U 2 () (2) T T +T 2 T +T 2 t k.u VST k.u VST2 integrace integrace U VST U REF 77

Činnost. fáze integrace U VST čítač je vynulován na vstup integrátoru je připojeno napětí, které chceme převézt řídící logika otevře hradlo a čítač čítá impulzy až do přetečení po přetečení čítače se přepne na vstup integrátoru U REF časový okamžik T 78

Činnost 2. fáze integrace U REF čítač se vynuluje na vstupu integrátoru se připojí U REF hradlo je otevřené a čítač čítá impulzy napětí U 2 klesá k nule, při U 2 = komparátor zastaví čítání impulzů počet impulzů v čítači za dobu T 2 T je úměrný velikosti U VST 79

Vlastnosti vlastnosti: přesnost převodu nezávisí na R, C přesnost nezávisí na dlouhodobé stabilitě oscilátoru velmi přesný dlouhá doba převodu (kolem ms) využití: v číslicových voltmetrech, T se volí jako násobek periody síťového kmitočtu 5 Hz: T = n. 2 ms, kde n je celé číslo, kompenzuje se tím zvlnění stejnosměrného napětí 8

Diagnostika číslicových obvodů 8

Diagnostika hlavní úkol diagnostiky zjištění stavu zařízení výsledek diagnostiky: detekce poruchy cesta ke zjištění existence poruchy (porucha je nebo není) lokalizace poruchy cesta k určení místa poruchy náročnější činnost hlavní smysl diagnostiky: zvýšení spolehlivosti systému přispívá ke zkrácení prostojů (doby nečinnosti) systému metody diagnostiky: destruktivní nedestruktivní 82

Nedestruktivní metody diagnostiky. měření elektrických a odvozených veličin nejčastěji používaná metoda 2. měření teploty v určitých (kritických) místech systému, termografie barevné rozlišení teplot 3. analýza zvuku (infrazvuku, ultrazvuku) spíše pro periferní zařízení s pohyblivými částmi 4. měření sil a momentů týká se mechanických částí kontaktů (přechodový odpor závisí na přítlačné síle pružinky) 5. vizuální kontrola uplatňuje se zde hlavně zkušenost technika 83

Úplné poruchy přerušené napájecí napětí přerušený zemní přívod přerušení signálového spoje zkrat mezi napájením a zemí zkrat mezi signálovým spojem a zemí zkrat mezi signálovým spojem a napájením zkrat mezi signálovými spoji 84

Částečné poruchy obtížnější diagnostika svodové a přechodové odpory signálových cest (v kabeláži nebo na desce) změny statických parametrů číslicových obvodů (mimotoleranční hodnoty) změny dynamických vlastností logických obvodů 85

Technické prostředky diagnostiky voltmetr zobrazí nejen logickou úroveň, ale i napěťovou úroveň "dobrá" nebo "špatná" logická nebo lze jím měřit jen v klidových stavech jednoduchá logická sonda rozliší log., bez nároku na jejich kvality nerozliší impulz nebo skupinu impulzů tak krátkou, že ji lidské oko nezaznamená má omezenou možnost zobrazení periodického signálu při vysoké frekvenci měřeného průběhu dioda svítí "polosvitem" 86

Technické prostředky diagnostiky dokonalejší logická sonda musí ukazovat více napěťových úrovní pro zobrazení ojedinělých impulzů má sonda monostabilní klopný obvod, který rozsvítí (nebo zhasne) indikaci na viditelně dlouhou dobu indikace sondy nerozliší množství impulzů, kmitočet, střídu průběhu vyhodnotí tvrdé připojení na napájení nebo na zem vyhodnotí zakázaný stav dobrá log. špatná log. neutrální stav špatná log. dobrá log. 5 V 2,4 V 2 V,8 V,4 V 87

Technické prostředky diagnostiky pulzní sonda pulser lze s ní zkoušet na zapájených součástkách na desce metoda IC (in curcuit) zjistí logické úrovně v měřeném místě, po stisku tlačítka generuje krátký impulz opačné logické úrovně, který nepoškodí logické obvody dlouhodobým ověřováním bylo zjištěno, že impulz o šířce asi 3 ns nezpůsobí zničení logického obvodu číslicová sonda čítač impulzů metodou IC čítané impulzy ukládá do paměti i s časem výskytu 88

Literatura 89

Literatura BERNARD, Jean-Michel, HUGON, Jean, LE CORVEC, Robert. Od logických obvodů k mikroprocesorům. Praha : SNTL, 988. 688 s. MATOUŠEK, David. Číslicová technika : základy konstruktérské praxe.. vyd. Praha : BEN - technická literatura, 2. 28 s. ISBN 8-73-25-3. ANTOŠOVÁ, Marcela, DAVÍDEK, Vratislav. Číslicová technika : učebnice.. vyd. České Budějovice : KOPP, 23. 288 s. ISBN 8-7232-26-. MALINA, Václav. Digitální technika.. vyd. České Budějovice : KOPP, 996. 28 s. BAYER, Jiří, HANZÁLEK, Zdeněk, ŠUSTA, Richard. Logické systémy pro řízení.. vyd. Praha : Vydavatelství ČVUT, 2. 269 s. ŠIMEK, Tomáš, BURGET, Pavel. Elektronické systémy : přednášky.. vyd. Praha : Vydavatelství ČVUT, 2. 92 s. 9