LabView - řízení aplikací s FPGA Ing. Martin Bušek, Ph.D.
Použítí hradlových polí FPGA (Field Programmable Gate Array) Programovatelné propojení Source: Xilinx Bloky I/O Konfigurovatelné logické bloky Spolehlivost hardwaru Paralelní struktura pro zajištění vysokého výkonu Rekonfigurovatelnost a rozšiřitelnost
FPGA-základní řízení Základní vzorkování 40 MHz Analogové I/O až do 800 khz PID algoritmy 200 khz Spolehlivost hardware Žádný operační systém
Úvod do LabVIEW FPGA Vytvoření projektu pro LabVIEW FPGA Přidání vlastních I/O modulů Psaní LabVIEW FPGA aplikace Kompilace do hardware
LabVIEW FPGA Module jak funguje? 1 LabVIEW FPGA aplikace převedena do VHDL kódu VHDL generování 2 Xilinx compile -kompilační nástroj VHDL kód je optimalizován Redukce logiky Syntetizace hradlového pole 3 Bit stream nahrán do FPGA Bit stream generování Nahrání a spuštění FPGA LabVIEW FPGA vývojář může vytvořit stejně efektivní kód jako zkušený programátor VHDL.
NI FPGA -platformy hardware PXI R Series inteligentní DAQ systém CompactRIO rekonfigurovatelný embedded systém Compact Vision System PCI R Series inteligentní DAQ systém
Real-Time Controller NI CompactRIO rekonfigurovatelný embedded systém Real-Time procesor Rekonfigurovatelné (RIO) FPGA pole I/O I/O I/O I/O I/O I/O I/O moduly I/O I/O DC napájení Rázová odolnost 50g Teplotní rozsah 40 to 70 C Snímání Signálové úpravy ADC
I/O moduly pro CompactRIO Analogové vstupy vzorkování 800 khz, ± 60 V 24-bit rozlišení Analogové výstupy vzorkování 100 khz napětí (± 10 V) proud (0 to 20 ma) Digitální vstupy vzorkování 30 MHz, 32 kanálů časovače/čítače, enkodéry Digitální výstupy vzorkování 20 MHz, 32 kanálů 20 A proudová zatížitelnost PWM modulace, digitální waveform, elektro-mechanické relé CAN komunikace 2-porty CAN Motion Control/Drive bezkartáčové DC servo motory Zákaznické I/O moduly
Řízení strojů použití FPGA Návrhy aplikací, které vyžadují: Vysoký výkon Minimální jitter Jeden čip nahrazuje i několik obvodů a subsystémů Spolehlivost Možnost řízení na embedded zařízení (bez operačního systému) Návrh, realizace a nasazení pomocí nástrojů LabVIEW Přeprogramovatelnost FPGA bez změny hardwaru
LabVIEW FPGA - knihovny a software nástroje Vstupy/výstupy Analogové řízení Diskrétní logika Časování, triggerování a synchronizace Komparační funkce Matematické funkce a operace Přenosy dat SoftMotion PID Návrh digitálních filtrů
FPGA -funkce PID regulátoru Rozlišení: 16-bit pro datový typ integer Vzorkovací čas běhu programu: 300 nanosekund (12 ticks při 40 MHz) Wind up funkce regulátoru
Přístup k LabVIEW FPGA hardware FPGA Aplikace Real-Time/PC Procesor
LabVIEW speciální možnosti Přímí přístup do paměti (DMA) Rychlejší přenos dat, přenosové pásmo realizace FIFO přenosu dat Projekt Manažer Konfigurace FPGA hardware Nahrání LabVIEW FPGA programu do FPGA flash Sdílené proměnné Jednoduší komunikace s OPS serverem a dalšími aplikacemi projektu Podpora Modbus/TCP a seriál Průmyslový komunikační standard s PLC a HMI
LabVIEW FPGA možnosti 1. Možnost vytváření podprogramů (subvis) Funkční bloky mohou být jednotlivě navrhovány a testovány Výhoda paralelního zpracování vláken 2. Simulace a testování programu před kompilací Testování navržených funkčních bloků na windows hardware Použití zpomaleného chodu programu, sond, breakpointů a debug nástrojů
LabVIEW FPGA řídicí schéma Host Program Real-Time Procesor Rekonfigurovatelné FPGA User Interface Network Communication Normal Priority Loop Inter -Thread Communication Time-Critical Loop FPGA Interface LabVIEW FPGA VI Enterprise Data Storage Uživatelský interface Napojení na okolí Nadřazení řízení Analýzy bez RT Kritická priorita Spojení s FPGA kodem (DMA/IRQ) Normální priorita Konverze dat Analýzy a řízení Záznam dat Komunikace (TCP/IP, UDP, Modbus/TCP) I/O časování Zákaznický trigger Řízení Digitální filtrace Vyhodnocení snímačů
Výhody FPGA FPGA poskytují výkon a spolehlivost nutnou pro řízení aplikací Použití LabVIEW FPGA šetří čas a finance Quick Time rychlý návrh a realizace Nahrazuje více systémů Snadný upgrade hardware