Komunikace na přístrojové sběrnici

Komunikace na přístrojové sběrnici Zadání: Navrhněte program pro čtení hodnoty paměti EEPROM s příslušnou přístrojovou sběrnicí MicroWire, SPI, IIC. Na ákladě přiděleného typu paměti s pomocí časových průběhů uvedených v popisu daného obvodu realiujte podprogram pro čtení libovolného paměťového místa paměti. Návod: Není-li kladen důra na vysokou přenosovou rychlost nebo a je potřeba šetřit počet vstupně/výstupních vodičů mikroprocesoru, používá se k připojení periferních obvodů k mikroprocesoru přístrojové sběrnice. Tyto sběrnice jsou obvykle tvořeny dvěmi nebo třemi vývody mikroprocesoru a převážně existují jako otevřené podnikové standardy. Přenos jednotlivých bitů je říen synchroniačním hodinovým signálem, bývající vodiče slouží k přenosu dat a aktivaci obvodu. Vlastní obsluha sběrnice je buď říena periferií, která je integrována do vlastního mikroprocesoru, nebo je tvořena vstupně/výstupními vývody procesoru a obsluhována uživatelským programem. Podle vybraného přípravku s jedním uvedených přístrojových rohraní realiujte program vytvářející časové průběhy signálů potřebné ke čtení paměťového místa paměti EEPROM. V následujícím textu je uveden popis jednotlivých přístrojových sběrnic. Zbývající informace le ískat v PDF souborech použitých paměťových obvodů. Sběrnice SPI (Motorola) Sběrnice SPI (Serial Peripheral Interface), která byla navržena firmou Motorola, je v současné době asi nejperspektivnější sběrnicí pro připojení periferních obvodů k mikropočítači. Řada výrobců procesorů nabíí obvody s tímto rohraním (Atmel AT89C52, AT89C- 8252, AT89C53, Analog Devices ADUC812, ADUC824, Microchip PICxxxx), které mají integrované řadiče rohraní SPI na čipu procesoru. To umožňuje realiovat snaší a hlavně mnohem rychlejší komunikaci s periferním obvodem. Pokud mikroprocesor není touto sběrnicí vybaven musíme její funkci realiovat pomocí vstupně/výstupních vývodů a uživatelského programu. Přenos dat po sběrnici SPI obr.1 je povinně obousměrný a sběrnici tvoří tři vodiče. Synchroniaci ajišťuje signál SCK generovaný nadříenou jednotkou (mikro- Master Slave 8-bitový posuvný registr MISO MISO 8-bitový posuvný registr MOSI SCK MOSI SCK Synchroniační hodiny SS SS Obr.1 Propojení procesoru s jedním podříeným obvodem sběrnicí SPI

procesorem), data jsou přenášena signály MISO (Master In/ Slave Out - přenos periferie do procesoru) a MOSI (Master Out/Slave In přenos procesoru do periferie) mei 8-bitovými posuvnými registry řadiče a podříeného obvodu. Podříený obvod, se kterým má probíhat komunikace, je aktivován signálem obvykle onačeným SS (Slave Select) nebo CS (Chip Select). Pro snadné připojení obvodů, které nejsou pro sběrnici SPI standardní, je možné programovat polaritu hodinového signálu a okamžik vorkování datových signálů pomocí bitů CPOL a CPHA obr.2. Většina řadičů sběrnice SPI je navíc vybavena možností měny SS SCK (CPOL=0) SCK (CPOL=1) Výstup DAT (CPHA=1) Vorkování? MSB LSB Vorkování Výstup DAT MSB LSB? (CPHA=0) Obr.2 Časování přenosu bytu po sběrnici SPI synchroniačního hodinového signálu pro připojení obvodů s růnou rychlostí. Dokončení přenosu říeného řadičem SPI je signaliováno přínakovým bitem avedeným jako žádost do přerušovacího systému procesoru. Sběrnice MicroWire (National Semiconductors) Obdobnou sběrnicí jako je SPI avedla jako svůj standard firma National Semiconductor pod onačením MicroWire. Obvodově je sběrnice tvořena třemi vodiči SCLK, SO/DI a DO/SI, ale její použití je univerálnější. Náběžnou hranou hodinového signálu SCLK se řídí přenos po bývajících dvou datových vodičích. První propojuje výstup řadiče SO (Serial Out) se vstupy DI (Data In) periferních obvodů, druhý připojuje výstupy DO (Data Out) periferních obvodů na vstup SI (Serial In) řadiče. K jednomu řadiči le připojit celou skupinu periferních obvodů, které budou aktivovány pomocí výběrových signálů CSn generovaných dekodérem adres nebo výstupními branami mikroprocesoru. Délka přenášeného slova na sběrnici MicroWire není pevně definována, ale obvykle bývá násobkem čtyřbitové slabiky. Komunikace mei procesorem a periferním obvodem je ávislá na typu obvodu. Přenos může být poue jednosměrný (řadiče obraovačů) nebo obousměrné (paměti EEPROM, A/D převodníky, V/V obvody). Protože komunikace na této sběrnici je jednotlivé periferní obvody romanitější, nebývá řadič této sběrnice integrován přímo do mikroprocesorů. Díky tomu se postupně sběrnice MicroWire dostává do útlumu a je nahraována sběrnicí SPI. Přenos po sběrnici ačíná přenosem log.1 do periferního obvodu následovaný určitým počtem bitů s jednoduchým definovaným protokolem. Po přijetí posledního bitu posloupnosti je informace apsána do periferního obvodu. Pokud se nejedná o obvod s jednosměrnou komunikací (řadič LCD, D/A převodník), následuje obvykle přenos dat periferie do mikroprocesoru v ávislosti na apsaném příkau. Pokud není možné periferní obvod vynulovat jinak,

než po připojení napájení (řadič LCD), je potřeba před ápisem řídící posloupnosti vyslat nejprve právu složenou e samých nul. Tím je ajištěno, že případně náhodně přerušená posloupnost (např. obvodem "watchdog") je dokončena a s malým požděním přepsána novou správnou řídící posloupností. Na obr.3 je obraen průběh signálů na sběrnici pro příka čtení s paměti EEPROM M93C86 (2048x8bitů). V tab.1 je uveden senam příkaů pro obsluhu této paměti. CS SCLK DI 1 1 0 A6 A0 DO Obr.3. Časové průběhy při čtení paměti M93C46 D7 D0 Instrukce Popis Start Kód Adresa (ORG = 0) Data READ Čtení paměti 1 10 A6-A0 Q7-Q0 WRITE Zápis do paměti 1 01 A6-A0 D7-D0 EWEN Smaání paměti (ápis povolen) 1 00 11xxxxx EWDS Smaání paměti (ápis akáán) 1 00 00xxxxx ERASE Smaání bytu nebo slova 1 11 A6-A0 ERAL Smaání celé paměti 1 00 10xxxxx WRAL Zápis hodnoty do celé paměti 1 00 01xxxxx D7-D0 Tabulka 1 Sběrnice I 2 C (Philips) Sběrnice I 2 C (Inter-Integrated-Circuit Bus) je podnikovým standardem firmy Philips a hodně se používá v evropských přístrojích spotřební elektroniky. Řadiče této sběrnice naleneme nejen u procesorů této firmy (80C528, 80C552, 80C752), ale i u jiných výrobců např. Motorola (MC68HC05E0 a HC05T7). Sběrnice je tvořena dvojicí vodičů, na kterých je v klidovém stavu upínacími odpory udržováno kladné napětí. Jeden vodičů, onačený SCL, přenáší hodinový synchroniační signál a druhý, onačený SDA, slouží k synchronnímu obousměrnému přenosu dat. Každý obvod má k vodiči SDA a SCL připojen vstup logického členu a výstup logického obvodu s otevřeným kolektorem obr.4. Díky tomu, že sběrnice s otevřeným kolektorem realiuje logickou funkci OR, může být využívána větším počtem řídících obvodů (multimaster konfigurace) a také umožňuje kterémukoliv obvodu kontrolovat bitovou synchroniaci a připůsobit tak rychlost přenosu dat svým možnostem.

VCC R R SDA SCL 300 Ω 300 Ω 300 Ω 300 Ω IO1 IO2 SCL1 SDA1 SCL2 SDA2 SCL SDA SCL SDA budič budič budič budič Obr.4 Obvodové řešení vstupů a výstupů sběrnice I 2 C Přenos po sběrnici ačíná řadič generováním sestupné hrany signálu SDA při SCL=1. Osmibitová hodnota je vysílána po vodiči SDA počínaje nejvýnamnějším bitem. Každý přenášený bit musí být stabilní po celou dobu log.1 signálu SCL a je vorkován sestupnou hranou SCL. Přenesený byte je přijímačem potvren nastavením signálu SDA do úrovně log.0, která odpovídá devátému bitu (signál ACK). Přenos je ukončen vestupnou hranou signálu SDA při SCL=1. Připůsobení rychlosti přenosu pomalejšímu obvodu připojenému ke sběrnici I 2 C se ajišťuje tím, že každý obvod kontroluje časový interval v němž jeho vlastní signál SCL je roven log.0. Je-li přijímač obvodu připraven k přijetí dalšího bitu uvolní vodič Start Stop SDA vysílač D7 D6 D5 D4 D3 D2 D1 D0 D7 ACK ACK SCL vysílač 1 2 3 4 5 6 7 8 9 1 9 Potvrení Potvrení SDA přijímač Obr.5.Formát přenášených dat se stavem Start a Stop SCL do log.1, v opačném případě jej podrží v úrovni log.0. Synchroniace všech obvodů ačíná po startovací podmínce přechodem SCL 1 0, který testuje připravenost obvodů. Dokud nejpomalejší součástka nebude připravena, bude SCL=0. Rychlejší součástky uvolní SCL=1 a přecháí do stavu čekání (WAIT). Tak vniká synchroniační hodinový signál SCL, jehož log.0 je dána dobou nejpomalejší součástky a log.1 je dána dobou trvání log.1 pro nejrychlejší obvod obr.5. Po přechodu SCL 0 1 může být apočat přenos dalšího bitu. SCL přijímač SCL vysílač SCL sběrnice Start Nulování čítače periody nuly Wait Obr.6 Synchroniace hodinového signálu Wait Z klidového stavu sběrnice, díky takto vniklému synchroniačnímu signálu SCL, může ahájit vysílání po sběrnici i více obvodů najednou. Jejich vysílání bude shodné až do okamžiku, kdy obvod jistí, že má vysílat hodnotu log.1 po vodiči SDA, který je nulový. Rohodovací obvod, který na ákladě tohoto provede odpojení obvodu od sběrnice, tak umožňuje jistit její obsaenost, aniž by přenášená data byla poškoena. Proces rohodování tak probíhá během několika

bitů vysílané adresy. Odpojený obvod kontroluje hodinové impulsy až do konce bytu a pak přecháí do režimu přijímače obr.7. Algoritmus rohodování tak le chápat jako prioritní, který preferuje komunikaci s obvody s nižší adresou nebo kódem funkce. Na sběrnici I 2 C existují tři typy přenášených dat. Prvním je 7bitová adresa aktivující podříený obvod doplněná 8-mým bitem R/W, který určuje typ následující operace. Má-li být obvodu čteno R/W=1, v opačném případě bude do něj apisováno. Druhým typem dat je adresa paměťového místa podříeného obvodu, kterého bude hodnota čtena nebo do kterého bude hodnota apsána. Posledním typem dat jsou vlastní přenášená data řídící jednotky nebo vysílaná přijímacím obvodem. Některé obvody se sběrnicí I 2 C mají pevně stanovenou adresu výrobcem u jiných, aby bylo možné připojit ke sběrnici více stejných obvodů, jsou adresy těchto obvodů složeny pevných a programovatelných bitů Start (určených obvodovým apojením SDA vysílač 1 součástky). Kromě takto vytvářených adres reagují některé obvody i na tv. všeobecně vyvolávací SDA vysílač 2 adresu, která slouží k adresování všech obvodů SDA sběrnice (00000000b). Smysl této adresy a postup připojování vyvolaných obvodů je specifikován dalším bitem, který následuje a adresou. Na obr.8 jsou obraeny tři ákladní SCL sběrnice Obr.7 Řešení souběhu vysílání dvou řadičů typy přenosů na sběrnici s tím, že hodnoty vysílané řadičem jsou stínované a hodnoty VYSÍLÁNÍ S Adresa slave W A Data A Data A K PŘÍJEM S Adresa slave R A Data A Data A K KOMBINACE (Vysílání + Příjem) Obvod 1 trácí říení SDA S Adresa slave W A Data A S Adresa slave R A Data A K Obr.8 Přenos dat po sběrnici I 2 C vysílané podříeným obvodem jsou bílé. Převážně firmy Philips a Siemens vyrábí řadu obvodů pro spotřební a komunikační techniku s touto sběrnicí v řadách onačených PCF, SAA, TDA, TEA, TSA a UMA. Protože obvodů pro tuto sběrnici stále přibývá, ačínají být možnosti 7-bitové adresace vyčerpány. Proto přicháí obvody s 10 a 16-bitovou adresou uloženou do dvou naků. První nich se onačuje jako prefix. Prefix 01H slouží k běžnému provou, prefix 02H dovoluje připojení přijímačů staršího standardu Cbus, prefixy 03H až F8H jsou vyhraeny pro další rošiřování funkcí a nakonec prefixy nad F8H podporují desetibitové adresování (poslední tři bity prefixu jsou nejvýšími bity adresy, bývajících sedm bitů je ve druhé slabice). Přenosová rychlost je dána hodinovým signálem, který pro standardní provedení obvodů může mít kmitočet od 0 do 100kH, pro provedení FAST až 400kH. Protože spodní kmitočet není omeený, je možné obvody se sběrnicí I 2 C ovládat prostřednictvím programově říených V/V vývodů mikroprocesoru.

Sběrnice MicroLAN (1-Wire, Dallas) Velmi ajímavou sběrnici navrhla firma Dallas pro svoje "dotykové paměti" (Touch Memory), které se nejčastěji využívají jako elektronické přístupové klíče. Tyto obvody, nejčastěji využívané k identifikaci osob a boží, jsou vybaveny poue dvěma vývody. Jeden vodič ajišťuje obousměrnou komunikaci včetně napájení a druhý je em. Pro rošíření okruhu aplikací byly tyto obvody rošířeny o vnitřní paměti EEPROM od kapacity 256 do 64k bytů. Následně firma rošířila řadu obvodů o teploměry, A/D převodníky atd., které jsou vybaveny jednodrátovou sběrnicí, jak ji firma také onačuje. K tomu, aby řídící obvod (master) mohl provádět na jednom vodiči obousměrnou komunikaci, je třeba jeho výstup vybavit obvodem s otevřeným kolektorem. Na obr.9 jsou uvedeny výrobcem doporučené výstupní obvody pro řadič s třístavovým budičem a řadič se standardní TTL logikou. Pokud spotřeba obvodů je velmi malá, potom může být obvod přímo napájen tohoto vodiče. V opačném případě jsou obvody vybaveny ještě třetím napájecím vodičem. Po elektrické stránce jsou na sběrnici definovány čtyři ákladní operace: nulování a identifikace obvodu, ápis log.0, ápis log.1 a čtení jednoho bitu. Na obr.10 je obraen počáteční nulovací impul pro obvody připojené na sběrnici i poloha identifikačního impulu, kterým obvod onamuje svoji přítomnost na sběrnici 1-Wire. Proces nulování je definován jako osamocený impul s úrovní log.0 o minimální délce 480µs následovaný impulem o úrovni log.1 a stejné délce. Impul s úrovní log.1 je nutný nejen pro napájení připojených pamětí, ale i jako časový prostor k realiaci identifikačního impulu paměti. Ten ačíná v romeí 15 až 60µs (typ.30µs ) po log.0 a jeho délka se pohybuje od 60 do 240µs (typ. 120µs). Řídící obvod tak může jistit, da na jeho sběrnici je připojena paměť (Touch memory) nebo obvody s tímto rohraním. Je-li na sběrnici připojeno více obvodů, pak řídící obvod čte logický součin všech identifikačních impulů od jednotlivých obvodů. Časové průběhy při ápisu bitu do obvodu po sběrnici 1-wire jsou obraeny na obr.11. Aktivní část operace ápisu se provádí v době t SLOT, která je minimálně 60µs a poskytuje dostatečnou reervu pro všechny toleranční výkyvy. Vlastní obvod testuje stav na vodiči v romeí od 15 do 60µs (typ. 30µs) po startovací podmínce, která je tvořena sestupnou hranou na sběrnici generovanou řadičem. Následná log.0 generovaná řadičem trvá od 1 do 15µs. Za ní následuje hodnota přenášeného bitu tj. sběrnice ůstává Nulovací pul t RSTL Identifikační pul t R t RSTH tpdh tpdl Master Periferie Odpor Obr.10 Nulování a identifikační impul t LOW1 15µs 15µs t LOW0 t SLOT Doba čtení periferií 60µs t SLOT Doba čtení periferií 60µs t REC t REC Obr.11 Časový průběh pro ápis log.1 a log.0 do periferie

v log.0 nebo vodič sběrnice je t SLOT t REC řadičem uvolněn tak, aby v době t od 15 do 60µs na něm byla log.1. SU Doba čtení Během této doby je podříeným obvodem přenášená hodnota t LOWR t RELEASE t přečtena a proto musí po celou RDV dobu ůstat v definované úrovni. Doba přenášeného bitu může být Obr.12 Časový průběh pro čtení jednoho bitu rošířena až na 120 µs. Delší doba již povolena není, aby nemohlo dojít k áměně s nulovacím impulem. Na konci přenášeného bitu je definována doba t REC, která ajišťuje dobu nebytnou k napájení podříeného obvodu. Posledním příkaem je čtení bitu periferie, jehož časové schéma je obraeno na obr.12. Je velmi podobné ápisu bitu do periferie s tím rodílem, že po startovací podmínce (log.0) generované řadičem, řadič uvolňuje sběrnici. V časovém intervalu (15-t LOW1 )µs vorkuje hodnotu na sběrnici, která odpovídá přenášenému bitu periferie. Po něm je definována doba t RELEASE, po které přicháí ukončující log.1. V tabulce 2 jsou potom uvedeny minimální a maximální časové intervaly. Čas Minimum Maximum Čas Minimum Maximum t RSTL 480µs t RSTH 480µs t PDL 60µs 240µs t PDH 15µs 60µs t SLOT 60µs 120µs t REC 1µs t LOW0 60µs < t SLOT <120µs t LOW1 1µs 15µs t SU 1µs 15µs t RELEASE 0µs 45µs t LOWR 1µs 15µs Tabulka 2 Časové parametry na sběrnici Dallas 1-Wire Uvedené elektrické parametry a časové průběhy čtyřech ákladních operací tvoří tv. fyickou vrstvu komunikace na sběrnici 1-wire. Protože přenos probíhá ve vymeených a relativně krátkých časových intervalech, může být snadno poškoen přerušovacím systémem (obsluhami jednotlivých přerušení). Z tohoto důvodu je ve většině případů nebytné po dobu operace na fyické úrovni (čtení nebo ápis bitu) akáat jakákoliv přerušení. Každá dotyková paměť (Touch Memory), ale i ostatní obvody určené pro tuto sběrnici obsahují jedinečné identifikační číslo, které je spolu s identifikačním číslem obvodu a kontrolním bytem CRC je uloženo v paměti ROM. Jedinečné číslo může sloužit jako elektronický identifikační klíč a proto je správnost jeho čtení chráněna kontrolním cyklickým součtem CRC. Kontrolní součet CRC se realiuje v 8-bitovém posuvném registru se pětnovaebním polynomem 8 5 4 x x x 1, který je obraen na obr.13 a který musí být programově realiován v procesoru. MSB LSB Vstup Obr.13 CRC generátor pro kontrolu přenášených bitů sériového čísla

Obvody se sběrnicí 1-wire mají definovány tv. vrstvový komunikační protokol, který se skládá e 7 vrstev: fyické, spojovací, síťové, přenosové, nastavovací, preentační a aplikační. Na nejnižší tv. fyické úrovni jsou definovány elektrické a časové parametry obvodů a sběrnice 1-wire. Programové funkce nulování (TouchReset), čtení bytu (TouchByte) a čtení bitu (TouchBit) přísluší do druhé vrstvy, která se onačuje jako spojovací. Je-li na sběrnici připojeno více obvodů podporujících takové spojení, potom budeme využívat k vybrání individuálního obvodu pro komunikaci funkce First, Next, Access atd. Tyto funkce patří do síťové vrstvy. Do transportní vrstvy pak spadá programové vybavení pro přenos dat paměti, která není typu ROM, a speciálními registry těchto obvodů. Nastavovací vrstva může a nemusí být využívána v ávislosti na tom jaké vybavení a jaké typy pamětí jsou používány. Preentační vrstva pojednává o ákladním uspořádání dat v obvodu a možnostech vytvoření rošířených struktur umožňujících snadné propojení k systémům PC a pod. Nakonec aplikační vrstva repreentuje koncovou uživatelem navrženou aplikaci. Každá vrstev obsahuje příkay k dosažení požadované funkce s Touch Memory nebo jiným obvodem, které je třeba najít v manuále příslušného obvodu.