Programovatelné obvody a SoC. PI-PSC

Rozměr: px

Začít zobrazení ze stránky:

Download "Programovatelné obvody a SoC. PI-PSC"

Vladislav Sedlák
před 5 lety
Počet zobrazení:

1 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Programovatelné obvody a SoC. PI-PSC doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze Hana Kubátová PI-PSC 2010/11 1

2 Network-on-a chip NOC Zdroje: wikipedia access.ee.ntu.edu.tw/.../network-on-chip.ppt Conference proceedings NoCS, DATE Hana Kubátová PI-PSC 2010/11 2

3 Úvod Komunikace více IP core v rámci SoC Využití synchronní i asynchroních hodinových domén nebo asyncronní logiky Využití teorie sítí pro komunikaci na čipu Vylepšení škálovatelnosti SoC Vylepšení spotřeby (low-power) Výzkum i oprtických sítí na čipu (ONoC) Hana Kubátová PI-PSC 2010/11 3

4 Emerging paradigm Sgroi et al. call "the layered-stack approach to the design of the on-chip intercore communications the Network-on-Chip (NOC) methodology. Komunikace mezi paměťmi, procesory, specializovanými IP bloky výmena dat jako v telekomunikační síti systémem multiple point-topoint data links, využívající routery, crossbar switche, prakticky jakokoli síťovou topologii, ale na čipu!!! Výzkum se soustřeďuje na "application-specific NoC topology synthesis" Hana Kubátová PI-PSC 2010/11 4

5 Paralelismus a škálovatelnost Vodiče jsou sdíleny mnoha signály Je dosažen vysoký stupeň paralelismu všechny linky mohou pracovat najednou (simultánně) a s různými datovými pakety Výsledkem je vysoký výkon, propustnost a škálovatelnost ve srovnání s klasickými sběrnicovými systémy Algoritmy musí být přizpůsobeny cílové platformě Hana Kubátová PI-PSC 2010/11 5

6 Výhody využití NoC Klasické IC navrženy s tím, že každy vodič byl určen pro konkrétní (jeden) signál point-to-point Problém s fyzickým návrhem IC (rozmístěním a propojením), Rentovo pravidlo NoC oddělují výpočet od komunikace Zavádějí standardizaci rozhraní Poskytují modularitu a využití IP corů Umožňují systémové testy Tedy zvyšují inženýrskou produktivitu Hana Kubátová PI-PSC 2010/11 6

7 Využití a výzkum Výhodná platforma pro síťové experimenty Routovací algoritmy Multiprocesorové struktury Real-time struktury (audio video) QoS quality of services První konference specielně o NoC: Hana Kubátová PI-PSC 2010/11 7

8 Příklady SoCWire has been developed by IDA, Technical University Braunschweig. It is a Network-on-Chip (NoC) approach based on the ESA SpaceWire interface standard to support dynamic reconfigurable System-on-Chip (SoC). SoCWire has been developed to provide a robust communication architecture for the harsh space environment and to support dynamic partial reconfiguration in future space applications. SoCWire provides: Reconfigurable point-to-point communication High speed data rate Hot-plug ability to support dynamic reconfigurable modules Link error detection and recovery in hardware Easy implementation in dynamic partial reconfigurable systems. Scalable data word width (8-8192) Configurable Switch with 2 to 32 ports Hana Kubátová PI-PSC 2010/11 8

9 SoCWire Network-on-Chip (NoC) Hana Kubátová PI-PSC 2010/11 9

10 Fault-tolerance of Networkon-Chip Hana Kubátová PI-PSC 2010/11 10

11 B/research.html Hana Kubátová PI-PSC 2010/11 11

12 Fault-tolerant Multicore System on Network-on-Chip Presenter: Parhelia access.ee.ntu.edu.tw/.../network-on- Chip.ppt Hana Kubátová PI-PSC 2010/11 12

13 Motivation (1) Challenge of future SoC: Performance/Technology Gap Advanced architecture techniques are required! Before 2002, ILP helped to close the gap successfully Hana Kubátová PI-PSC 2010/11 13

14 Motivation (2) Trend: More Core, More better Single core with increased performance 1993, Pentium 1997, Pentium MMX 1997, Pentium II 1999, Pentium III 2001, Tualatin 2002, Pentium 4 Northwood Multicore processor with more and more cores!! 2005, Pentium D 2006, Core 2 Duo (Conroe) 2006, Core 2 Quad (Kentisfield) 2007, TeraScale 80-core prototype Hana Kubátová PI-PSC 2010/11 14

15 Motivation (3) Future on-chip communication for SoC IPs OCN (On-Chip Network) is a novel and practical approach to interconnect SoC IPs Hana Kubátová PI-PSC 2010/11 15

16 Fault-Tolerant NoC(1) Device size shrinking Erroneous in production Hana Kubátová PI-PSC 2010/11 16

17 Fault-Tolerant NoC (2) Just like normal computer network: Model a faulty node to multiple data paths Define relative FT routers architectures and FT routing algorithms. Hana Kubátová PI-PSC 2010/11 17

18 Goal (1) Demonstrate FT NoC on real application using FPGA GUI interface Visual demonstration See performance degradation

19 Goal (2) Demonstrate FT NoC on real parallel application Rendering engine FPGA

20 What you will learn is State-of-the-Art on-chip communication technology HW/SW co-design FPGA emulation concepts and experiences Prerequisite Programming language (C/C++, GUI better) Concepts on digital logic design Creativity, smart-working Contact Information 黃耿賢 Software / system simulation 許展誠 parhelia@access.ee.ntu.edu.tw Hardware design / FPGA Emulation Hana Kubátová PI-PSC 2010/11 20

21 Reference [1] L. Benini and G. De Micheli, Networks on chips: a new SoC paradigm, on Computer, pp , Vol. 35, Issue. 1, Jan [2] [3] [4] S. Murali,, N. Vijaykrishnan, M.J. Irwin, L. Benini, and G. De Micheli, Analysis of error recovery schemes for networks on chips, IEEE Design & Test of Computers, pp , Volume 22, Issue 5, Sep [5] N. Genko, D. Atienza, G. De Micheli, J. M. Mendias, R. Hermida, and F. Catthoor, A Complete Network-On-Chip Emulation Framework, Proceedings of the conference on Design, Automation and Test in Europe (DATE 05), pp , Vol.1, Hana Kubátová PI-PSC 2010/11 21

Podobné dokumenty

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti

Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti MI-SOC: 8 SÍTĚ NAČIPU (NOC) doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii ČVUT v Praze Hana