LOGICKÉ OBVODY X36LOB

Rozměr: px

Začít zobrazení ze stránky:

Download "LOGICKÉ OBVODY X36LOB"

Tereza Kubíčková
před 7 lety
Počet zobrazení:

1 LOGICKÉ OBVODY X36LOB Doc. Ing. Hana Kubátová, CSc. Katedra počítačů FEL ČVUT v Praze Logické obvody Úvod 1

2 Obsah a cíle předmětu Číslicový návrh (digital design) Číslicové obvody logické obvody Realizace základních bloků číslicového počítače obecněji číslicového systému - a jejich komunikace Kombinační obvody x sekvenční obvody Práce s moderními návrhovými systémy a programovatelnými obvody Logické obvody Úvod 2

3 Informace, podmínky Předměty katedry počítačů: odkaz X36LOB Server HardWeb přístup pro přihlášené na předmět Katedra počítačů Mail: Logické obvody Úvod 3

4 Zápočet, zkouška 1. Ke zkoušce po složení zápočtu 2. Až 50 bodů ze cvičení 2x15 za testy (30 minut, KLO, SLO) 10 domácí práce 10 úspěšná realizace laboratorních úloh 3. Za 45 bodů známka A (výborně) bez zkoušky, 25 bodů nutné pro zápočet, 1 test lze opravit organizováno centrálně - KOS 4. Až 50 bodů zkouškový test 5. Zkouškové termíny max. 1 týdně a jen ve zkouškovém období, v létě max. 1 termín Logické obvody Úvod 4

5 Outline 1. přednášky Architekturačíslicového počítače a vliv technologie na její změny, Mooreův zákon Návrhový proces Příklad (Sčítačka) Specifikace až realizace pomocí hradel Rozdíl mezi kombinačními a sekvenčními obvody Logické obvody Úvod 5

6 Architektura počítače - hierarchie Application Operating System Compiler Instr. Set Proc. Firmware I/O system Instruction Set Architecture Datapath & Control Digital Design Circuit Design Layout Logické obvody Úvod 6

7 von Neumannova architektura Od r. 1946: PROCESOR Vstup Řadič Paměť Datová cesta Výstup Logické obvody Úvod 7

8 Síly působící na změny architektury Technology Programming Languages Applications Computer Architecture Cleverness Operating Systems History Logické obvody Úvod 8

9 Technologie DRAM chip capacity DRAM Year Size Kb Kb Mb Mb Mb Mb Mb Gb Transistors Microprocessor Logic Density R10000 Pentium up-name R4400 i80486 i80386 i80286 R3010 i8086 SU MIPS i80x86 M68K MIPS Alpha i Logické obvody Úvod 9

10 Technologie dramatický rozvoj, Mooreuv zákon zdvojnásobení hustoty integrace každých 18 měsíců Procesory Logická kapacita: o 30% za rok Hodinová frekvence: o 20% za rok Hlavní paměť DRAM kapacita: o 60% za rok (4x každé 3 roky) Rychlost přístupová doba: o 10% za rok Cena za bit: snížení o 25% za rok Disk Kapacita: o 60% za rok Využití dat: o 100% každých 9 měsíců Počítačové sítě šířka pásma o 100% za rok! Logické obvody Úvod 10

11 Typy počítačů Supercomputers Mainframes Minicomputers Microprocessors Logické obvody Úvod 11 Year

12 Problémy k řešení při návrhu Specifikace co chceme realizovat Hlavně aby to fungovalo Optimalizace z různých hledisek Velikost Rychlost Příkon Spolehlivost Cena včetně návrhových prostředků Rychlost návrhu Testovatelnost DFT = design for testability Logické obvody Úvod 12

13 Jednotlivé fáze návrhového procesu pro číslicové systémy Specifikace Příklad 1, sl Určení vstupů a výstupů Pravdivostní tabulky Příklad 1, sl. 18 Booleovské rovnice Návrh realizace na úrovni hradel Příklad 1, sl Simulace na úrovni hradel Realizace číslicového obvodu Ověření návrhu Logické obvody Úvod 13

14 Příklad 1 Co? Chci sčítat JAK??? Co chci dostat? Logické obvody Úvod 14

15 Příklad 1 Dvojková čísla A a B JAK číslicově, dvojkově (binárně) Dvojkové číslo S = A + B Dvojková čísla budou nejprve 1 bitová, tzn.: 0+0=0, 0+1=1, 1+0=1, ale pozor 1+1=10!!! Přenos!!! Logické obvody Úvod 15

16 Příklad 1 A B??? S = A + B A co přenos??? Logické obvody Úvod 16

17 Příklad 1 a b p Σ s q Logické obvody Úvod 17

18 Příklad 1 a b p q s s = abp + abp + abp + abp q = abp + abp + abp + abp Úpravy výrazů na tabuli: Logické obvody Úvod 18

19 Realizace??? Hradla A.B = P. and E+F = R or, V C.D = P G xor H = S Logické obvody Úvod 19

20 Funkce hradel, Booleova algebra NAND Gate Invertor NOR Gate A B Out In Out Out = In A B Out A B Out In 0 1 Out 1 0 A B Out Logické obvody Úvod 20

21 Funkce hradel, Booleova algebra XOR Gate XOR Gate A B OR Gate Out A B AND Gate Out G H S A B Out A B Out Logické obvody Úvod 21

22 Sčítačka Logické obvody Úvod 22

23 Implementační báze Logické obvody Úvod 23

24 Programovatelné obvody Specifikace Určení vstupů a výstupů Pravdivostní tabulky Booleovské rovnice Návrh realizace na úrovni hradel Simulace na úrovni hradel Realizace číslicového obvodu Ověření návrhu automatizováno Logické obvody Úvod 24

25 Kombinační x sekvenční obvody Kombinační vystup je dán kombinací vstupů, nezáleží na čase Sekvenční výstup závisí na posloupnosti (sekvenci) hodnot na vstupech, realizuje se tzv. zpětnou vazbou Vše lze matematicky popsat Logická funkce Konečný automat - FSM Logické obvody Úvod 25

Podobné dokumenty

Y36SAP Y36SAP-2. Logické obvody kombinační Formy popisu Příklad návrhu Sčítačka Kubátová Y36SAP-Logické obvody 1.

Y36SAP Y36SAP-2. Logické obvody kombinační Formy popisu Příklad návrhu Sčítačka Kubátová Y36SAP-Logické obvody 1. Y36SAP 26.2.27 Y36SAP-2 Logické obvody kombinační Formy popisu Příklad návrhu Sčítačka 27-Kubátová Y36SAP-Logické obvody Logický obvod Vstupy a výstupy nabývají pouze hodnot nebo Kombinační obvod popsán