Ústav radioelektroniky. 18. prosince 2007

Rozměr: px
Začít zobrazení ze stránky:

Download "Ústav radioelektroniky. 18. prosince 2007"

Transkript

1 Ústav radioelektroniky Vysoké učení technické v Brně Programování signálových procesorů Mikroprocesorová technika, přednáška č. 13 Ing. Frýza Tomáš, Ph.D. 18. prosince 2007

2 Obsah přednášky Architektury signálových procesorů Způsoby adresování u signálových procesorů Lineární adresování Adresování modulo Bitově reverzní pořadí Programování signálových procesorů Jazyk symbolických adres Programování v jazyce C Kombinace JSA a C Zdroje informací Otázky a příklady k procvičení

3 Obsah přednášky Architektury signálových procesorů Způsoby adresování u signálových procesorů Lineární adresování Adresování modulo Bitově reverzní pořadí Programování signálových procesorů Jazyk symbolických adres Programování v jazyce C Kombinace JSA a C Zdroje informací Otázky a příklady k procvičení

4 Obecná struktura signálového procesoru (Harvardská architektura) Signálový procesor je charakterizován několika znaky Pamět ová oblast pro program a data je oddělena, Pro efektivnější výkon programu se využívá zřetězeného zpracování instrukcí (pipelining), Kromě aritmeticko/logické jednotky obsahuje centrální jednotka také hardwarovou násobičku, Pro přenos dat i adres uvnitř procesoru je využíváno většího počtu oddělených sběrnic, Instrukční soubor s omezeným počtem instrukcí, jejichž výkon trvá obecně jeden nebo dva instrukční cykly, Přesun informací (např. z/do I/O jednotek) je realizován tzv. přímým přístupem do paměti DMA (Direct Memory Access).

5 Přímý přístup do paměti Pomocí DMA je přenos dat mezi vyrovnávací pamětí I/O zařízení a pamětí systému prováděn bez zatěžování procesoru. Procesor tak nemusí přerušovat výkon programu, pouze musí uvolnit příslušné sběrnice. Přesun řídí (generace adres, časování přesunu) jednotka DMA (viz. blokové schéma DSP).

6 Struktura signálového procesoru (TI) Obrázek: Jádro procesoru TMS320C67xx

7 Operace funkčních jednotek (TMS320C64xx) Typ operace.l.s.d.m 32bitové aritmetické operace Dvě 16bit. nebo čtyři 8bit. aritm. oper bitové aritmetické operace + 32bitové logické operace nebo 40bitové posuny bitové operace s jednotlivými bity + Násobení dvou 16bitových operandů + Dvě 16bitové nebo čtyři 8bitové násobení + Přístup do paměti + Větvení programu +

8 Instrukční paket DSP VLIW U DSP s architekturou typu VLIW jsou instrukce (instrukční paket) složeny z dílčích instrukcí. Každá z instrukcí je právě 32bitová a nese informaci pro jednu řídicí jednotku. DSP TMS320C6xxx obsahuje celkem 8 jednotek, proto jeden instrukční paket obsahuje 8 32 = 256b. Tvorbě instrukčních paketů je podřízeno také programování v jazyce symbolických adres DSP Na jednotlivé pakety se lze odkazovat pomocí návěští (např. u podmíněných či nepodmíněných skoků), U dílčích instrukcí v paketu to nelze. Celý paket se chápe jako celek a stejně tak se nahrává do řídicí jednotky při výkonu programu, Dílčí instrukce v paketu se píší na samostatné řádky, které začínají symbolem. Např.: navesti: ldh.d1t1 *a4++,a9 ; reg. a9 = *a4 ldh.d2t2 *b4++,b9 ; reg. b9 = *b4

9 Struktura instrukce VLIW navesti: ldh.d1t1 *a4++,a9 ; reg. a9 = *a4 Návěští Identifikuje adresu, od které je v paměti uložen instrukční paket. Název instrukce Označení konkrétní instrukce, tj. operace která se má vykonat (např. ldh načtení dat z paměti, mpy násobení,...). Funkční jednotka Označení jednotky, která má instrukci vykonat (např. D1), Může být spojeno s označením sběrnice pro přenos dat (T1). Argumenty instrukce Např. *a4++, a9. Na rozdíl od mikrokontrolérů zde první operand udává zdroj a poslední destinaci, U DSP TMS320C6xxx není využito přímé adresování. Název registru uvozený hvězdičkou tedy reprezentuje ukazatel, tj. místo kde je uložena adresa operandu.

10 Obsah přednášky Architektury signálových procesorů Způsoby adresování u signálových procesorů Lineární adresování Adresování modulo Bitově reverzní pořadí Programování signálových procesorů Jazyk symbolických adres Programování v jazyce C Kombinace JSA a C Zdroje informací Otázky a příklady k procvičení

11 Způsoby adresování u DSP Výpočet adres pro čtení/zápis operandů v registrech nebo v paměti provádí jednotka generování adres AGU (Address Generation Unit) Využívá se celočíselná aritmetika (tedy ne zlomkový tvar), Obsahuje vlastní ALU jednotku(y) a datové/řídicí registr(y) pro nastavení způsobu adresování, Nejčastější způsoby u DSP jsou: lineární adresování (přímé/nepřímé), adresování modulo, adresování v bitově reverzním pořadí. Pozn.: Způsob adresování se u TMS320C6000 nastavuje v registru AMR (Addressing Mode Register).

12 Lineární adresování Přímé adresování Operand instrukce obsahuje přímo zadanou adresu, kde v paměti se nachází hodnota pro výkon instrukce, Pozn.: U TMS320C6000 není tento způsob využit. Nepřímé adresování hodnot operandů Operand instrukce obsahuje adresu, kde je v paměti uložena hodnota pro výkon instrukce. Je to tedy ukazatel na hodnotu, Značení pomocí hvězdičky : *nazev registru. Při použití instrukcí pro přístup do paměti je možné měnit hodnotu ukazatele Inkrementace/dekrementace před/po vykonání adresace, Relativní změna o větší počet pozic, Adresace bez změny ukazatele.

13 Nepřímé adresování Tabulka: Změna hodnot ukazatelů Změna Před adresací Po adresaci Inkrementace *++rx *rx++ Dekrementace *--rx *rx-- Větší zvýšení *++rx[konst] *rx++[konst] Větší zmenšení *--rx[konst] *rx--[konst] Beze změny *rx *rx

14 Nepřímé adresování hodnot operandů Tabulka: Načtení dat z paměti do registru: ldw.d1 *a10,b1 (Load from memory) Název registru/pozice Před výkonem Po výkonu b1 0x x a10 0x x pamět 0x100 0x x Tabulka: Uložení hodnoty do paměti: stb.d1 a1,*--a10 (Store to memory) Název registru/pozice Před výkonem Po výkonu a1 0x x a10 0x x pamět 0x100 0x x pamět 0x101 0x x

15 Adresování modulo Kromě lineárního způsobu adresování (hodnota ukazatele se konstantně zvyšuje/snižuje) je u DSP častým způsobem adresování tzv. adresování modulo (tzv. kruhová pamět ) V datové paměti se vyhradí blok určité délky a pouze v něm se pohybuje ukazatel operandu, Až ukazatel obsahuje nejvyšší možnou adresu a instrukcí se provede další zvýšení, je do ukazujícího registru automaticky nahrána nejnižší adresa ve vyčleněném bloku, Velikost bloku je možné vybrat z pevně daných intervalů (viz. registr AMR). Příklad použití kruhové paměti Periodické čtení koeficientů filtru, Dvojice ukazatelů pro ukládání přijatých/vyslaných dat do paměti.

16 Nastavení způsobu adresování u TMS320C6000 U každého z registrů A4-A7 a B4-B7 je možné specifikovat způsob adresování (lineární/modulo) v registru AMR (31:0) BK1 (25:21), BK0 (20:16) - určují velikost bloku pro adresování modulo podle vztahu velikost [B] = 2 BKn+1, Je tedy možné nastavit 32 různých velikostí bloku pro adresování typu modulo: od 2B až po B, B7mode (15:14), B6mode (13:12),..., A4mode (1:0) - udává typ adresování pro konkrétní registr B7-B4 a A7-A4. 0b00: lineární, 0b01: modulo podle BK0, 0b10: modulo podle BK1.

17 Adresování v bitově reverzním pořadí Generování adresy v bitově reverzním pořadí je patrně nejméně běžný způsob adresování. Využívá se pouze u speciálních algoritmů, které vstupní/výstupní data přerovnávají z běžného pořadí do jiného. Příkladem je algoritmus rychlé Fourierovy transformace FFT (Fast Fourier Transform), která je často realizována pomocí DSP Jsou-li vstupní vzorky pro výpočet FFT v přirozeném pořadí, tj. 0, 1, 2,..., 7 (příklad N = 8), je pořadí bitů u indexu výstupních vzorků v obráceném pořadí (LSB na prvním místě, MSB poslední), 000=0; 001=1; 010=2; 011=3; 100=4; 101=5; 110=6; 111=7, 000=0; 100=4; 010=2; 110=6; 001=1; 101=5; 011=3; 111=7, Z důvodu usnadnění výpočtu FFT, obsahují DSP hardwarovou část, která realizuje toto přehození adresování v bitově reverzním pořadí.

18 Obsah přednášky Architektury signálových procesorů Způsoby adresování u signálových procesorů Lineární adresování Adresování modulo Bitově reverzní pořadí Programování signálových procesorů Jazyk symbolických adres Programování v jazyce C Kombinace JSA a C Zdroje informací Otázky a příklady k procvičení

19 Ukázka aplikace v JSA Ukázka implementace jednoduchého algoritmu na signálový procesor TMS320C6000 využívající dvě základní operace DSP: součet, součin y = N 1 n=0 a n x n, N = 10. Obecný popis operací Násobení: a0 x 0 = y 0 mpy.m a0,x0,y0 Akumulace mezivýsledků: y 0 + mezisoucet = y add.l y0,mezisoucet,y Hodnoty operandů jsou ukládány v registrech mpy.m a0,a1,a3 ; a0 * a1 = a3 add.l a4,a3,a4 ; a4 + a3 = a4 Help: mpy - Integer multiply 16 LSB, add - Addition without saturation. Připomenutí: TMS320C6000 obsahuje 32bitové registry (A0-A15 a B0-B15).

20 Adresování hodnot operandů Hodnoty proměnných a n a x n je nutno do registrů a0, a1 nejprve načíst z paměti. Využijeme nepřímého adresování, kdy registry a5, a6 obsahují ukazatele na vzorky a 0 a x 0 ldh.d *a5++,a0 ; načtení aktuálního vzorku a ldh.d *a6++,a1 ; načtení aktuálního vzorku x Help: ldh - Load from memory. Naplnění 32bitové adresy ukazatelů a5, a6 musí samozřejmě předcházet uvedené instrukce a probíhá ve dvou krocích pomocí instrukcí mvkl a mvkh mvkl.s konst low,a5 ; nižších 16bitů adresy ukazatele mvkh.s konst hi,a5 ; vyšších 16bitů adresy ukazatele mvkl.s konst low,a6 ; nižších 16bitů adresy ukazatele mvkh.s konst hi,a6 ; vyšších 16bitů adresy ukazatele Help: mvkl - Move 16 LSB constant into register, mvkh - Move 16 MSB constant into register.

21 Větvení programu Cyklus je nutné realizovat pomocí instrukce skoku b.s navesti ; skok na návěští Help: b - Branch. U DSP TMS320C6000 lze podmínit výkon každé instrukce. Jako argument je možné použít obsah registrů A1,A2,B0,B1 nebo B2. Testovaná hodnota se zapíše do [] před instrukci, jejíž výkon má být podmíněn [b0] b.s navesti ; skok na návěští pokud b0!= 0 [!b0] b.s navesti ; skok na návěští pokud b0 = 0 Realizace cyklu je analogická s instrukční sadou AVR; jen s tím rozdílem, že zde netestujeme příznakový bit Zero navesti:... sub.s b0,1,b0 ; b0-1 = b0 [b0] b.s navesti ; skoč pokud je b0!= 0

22 Dokončení algoritmu Výpis celého algoritmu výpočtu skalárního součinu (konstanty pt1 až pt3 reprezentují adresy, kde jsou v paměti uloženy vstupní vzorky, příp. výstupní hodnota). Help: zero - Zero a register, sth - Store to memory.

23 Dokončení algoritmu mvkl.s2 pt1,a5 ; ukazatel na vektor a mvkh.s2 pt1,a5 mvkl.s2 pt2,a6 ; ukazatel na vektor x mvkh.s2 pt2,a6 mvkl.s2 pt3,a7 ; ukazatel na výstupní vzorek y mvkh.s2 pt3,a7 mvkl.s2 10,b0 ; počet opakování cyklu zero.l a4 ; nulování mezivýsledku: a4 = 0 navesti: ldh.d *a5++,a0 ; načtení aktuál. vzorku a ldh.d *a6++,a1 ; načtení aktuál. vzorku x mpy.m a0,a1,a3 ; a0 * a1 = a3 add.l a4,a3,a4 ; a4 + a3 = a4 sub.s b0,1,b0 ; b0-1 = b0 [b0] b.s navesti ; if b0!= 0 skoč na navesti sth.d a4,*a7 ; uložení výsledku na adresu ukazatele a7...

24 Programování v jazyce C Při programování v jazyce C lze kombinovat několik možností Celý kód v jazyce C, Použití speciálních funkcí intrinsic, Kritické pasáže přepsat pomocí funkcí v JSA (*.asm) a ty volat z jazyka C, Kritické pasáže přepsat pomocí lineárního asembleru (*.sa). Speciální funkce intrinsic Jedná se o funkce v jazyce, které ale překladač zamění jednou, příp. několika instrukcemi, Help: int abs( int src ) ; int add2( int src1, int src2 ) ; int mpy( int src1, int src2 ) ;...

25 Ukázka programování v jazyce C int main( void ) { short a = 0x40 ; short b = 0x20 ; int y ; y = (a + b) << 1 ; // variable declaration // y = 2(a+b) while( 1 ) ; // forever loop return( 1 ) ; // return value = 1 }

26 Kombinace zdrojového kódu v JSA a v jazyce C Obecně platí zásada, že vyšší programovací jazyk C se při programování DSP používá pro inicializaci aplikace a pro nekritické pasáže kódu (z pohledu velikosti nebo rychlosti). Kritické části je vhodné z hlediska absolutní kontroly rychlosti a velikosti přeloženého kódu programovat v assembleru, příp. v tzv. lineárním assembleru (Texas Instruments). Tři způsoby kombinace kódu napsaného v C a v JSA Funkce v C volá jinou funkci v JSA (uloženou v souboru *.asm), Přerušení spouští obsluhu napsanou v JSA, Instrukce v JSA je spuštěna speciální funkcí překladače intrinsic.

27 Volání funkce v JSA z jazyka C Funkce v JSA i v C používají stejné registry. Mohou si také vyměňovat parametry/výsledné hodnoty. Názvy veškerých proměnných či funkcí definovaných v C musí být v JSA uvozeny. Registr B3 obsahuje návratovou adresu z funkce v JSA. int main() { }... y = asmfunction( a,b ) ;... // volání funkce v JSA asmfunction:... b b3 ; návrat z funkce v JSA

28 Vstupní parametry/výstupní hodnota funkce v JSA Funkce v JSA může obsahovat až 10 vstupních parametrů. Ty jsou vždy postupně uloženy v registrech A4, B4, A6, B6, A8, B8, A10, B10, A12 a B12. Pokud funkce vrací hodnotu, je nutné ji před návratem uložit do registru A4. Funkce se ukončí skokem na návratovou adresu, tj. b B3 Příklad Jaké hodnoty obsahují registry A4 a B4 před a po vykonání funkce y = asmfunction( a,b ), která realizuje operaci y = 2 (a + b)? Necht hodnoty a = 0x40 a b = 0x20. Řešení Registr Před Po A4 0x40 (64) 0xc0 (192) B4 0x20 (32) 0x20 (32)

29 Volání funkce v JSA z jazyka C extern int asmfunction( short,short ) ; // function in assembler int main( void ) { int y = asmfunction( 0x40,0x20 ) ; // call assembler function while( 1 ) ; // forever loop return( 1 ) ; // return value = 1 }.global _asmfunction ; global parameter definition _asmfunction: add.d1x a4,b4,a4 ; a4 + b4 = a4 shl.s1 a4,1,a4 ; a4 << 1 = a4 b.s2 b3 ; return from function nop 4

30 Vstupní parametry/výstupní hodnota funkce v JSA Vzhledem k situaci, že jak kód napsaný v C tak i v JSA může používat (přepisovat) registry, je potřeba je zálohovat Registry A0,B0 až A9,B9 se automaticky ukládají do paměti při volání funkce v JSA. Po ukončení funkce se hodnoty nahrají zpět (neplatí pro vstupní/výstupní hodnoty), Ostatní registry A10,B10 až A15,B15 musí zálohovat programátor ručně na začátku volané funkce v JSA.

31 Lineární assembler TMS320C6000 Při programování v JSA signálového procesoru TMS320C6000 je potřeba specifikovat názvy registrů a především hĺıdat časování jednotlivých instrukcí Např. instrukci pro přístup do paměti doplnit 4 instrukcemi nop, Přístup do paměti trvá 5 strojových cyklů; 1. cyklus spuštění instrukce; načtená/uložená hodnota je k dispozici za další 4 cykly. Lineární asembler je jakýmsi mezikrokem mezi JSA a jazykem C. Umožňuje snadnější práci pro programátora, ale ponechává mu značnou kontrolu nad výsledným kódem Je možné používat symbolické názvy registrů, včetně předávaných parametrů (podobně jako proměnné v jazyce C), Správné časování výkonu instrukcí se provádí automaticky, Programuje se přímo pomocí instrukcí bez nutnosti specifikovat funkční jednotku. Kód je optimalizován mezi volné jednotky.

32 Ukázka aplikace v lineárním assembleru Zdrojový kód uložený v souboru s koncovkou *.sa musí obsahovat několik částí Identifikace symbolu/funkce definovaného v jiném zdrojovém souboru pomocí direktivy.global, Specifikace začátku funkce.cproc, Konec funkce.endproc, Přiřazení vstupních hodnot proměnným za.cproc, Deklarace proměnných (symbolické označení registrů).reg, Návratová hodnota funkce.return.

33 Ukázka aplikace v lineárním assembleru.global _asmfunction ; the.global directive identifies a symbol ; that is used in the current file but ; defined in another file _asmfunction:.cproc a,b ; beginning of the section _asmfunction ; a, b are inputs of procedure.reg y ; descriptive name to be used for a register add a,b,y shl y,1,y.return y.endproc ; a + b = y ; y << 1 = y ; return value in y ; end of the section _asmfunction

34 Obsah přednášky Architektury signálových procesorů Způsoby adresování u signálových procesorů Lineární adresování Adresování modulo Bitově reverzní pořadí Programování signálových procesorů Jazyk symbolických adres Programování v jazyce C Kombinace JSA a C Zdroje informací Otázky a příklady k procvičení

35 Zdroje informací Lapsley, P., Bier, J., Shoham, A., Lee, E.A. DSP Processor Fundamentals. Architectures and Features. John Wiley & Sons, New York, 1996, ISBN Smékal, Z., Sysel, P. Signálové procesory VLIW firmy Texas Instruments. Sdělovací technika. Dahnoun, N. Linear assembly. University of Bristol, Dahnoun, N. Interfacing C and assembly code. University of Bristol, 2002.

36 Obsah přednášky Architektury signálových procesorů Způsoby adresování u signálových procesorů Lineární adresování Adresování modulo Bitově reverzní pořadí Programování signálových procesorů Jazyk symbolických adres Programování v jazyce C Kombinace JSA a C Zdroje informací Otázky a příklady k procvičení

37 Otázky a příklady k procvičení 1. Navrhněte postup výpočtu jednoho vzorku konvoluce vektorů x a h (N = 4) uložených v paměti DSP TMS320C64xx. Zaměřte se na efektivní využití co největšího počtu funkčních jednotek. Přesné označení instrukcí není důležité. 2. Vyjmenujte všechny funkční jednotky signálového procesoru TMS320C6414. Které z nich umožňují načítání hodnot z paměti? 3. S jakou minimální frekvencí hodinového signálu je možné dosáhnout početního výkonu u DSP TMS320C MIPS? 4. Napište tělo funkce y = komplex sum( A re, A im, B re, B im ) ; v lineárním asembleru TMS320C6400 realizující součet dvou komplexních čísel.

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů). Strojový kód k d a asembler procesoru MIPS Použit ití simulátoru SPIM K.D. - cvičení ÚPA 1 MIPS - prostředí 32 ks 32bitových registrů ( adresa registru = 5 bitů). Registr $0 je zero čte se jako 0x0, zápis

Více

Mikroprocesorová technika a embedded systémy. doc. Ing. Tomáš Frýza, Ph.D.

Mikroprocesorová technika a embedded systémy. doc. Ing. Tomáš Frýza, Ph.D. Ústav radioelektroniky Vysoké učení technické v Brně Úvod do signálových procesorů Mikroprocesorová technika a embedded systémy Přednáška 11 doc. Ing. Tomáš Frýza, Ph.D. Ver. 8-12-2014 Obsah přednášky

Více

Mikroprocesorová technika a embedded systémy. doc. Ing. Tomáš Frýza, Ph.D.

Mikroprocesorová technika a embedded systémy. doc. Ing. Tomáš Frýza, Ph.D. Ústav radioelektroniky Vysoké učení technické v Brně Úvod do signálových procesorů Mikroprocesorová technika a embedded systémy Přednáška 11 doc. Ing. Tomáš Frýza, Ph.D. listopad 2012 Obsah přednášky Úvod

Více

8. Laboratoř: Aritmetika a řídicí struktury programu

8. Laboratoř: Aritmetika a řídicí struktury programu 8. Laboratoř: Aritmetika a řídicí struktury programu Programy v JSA aritmetika, posuvy, využití příznaků Navrhněte a simulujte v AVR studiu prográmky pro 24 bitovou (32 bitovou) aritmetiku: sčítání, odčítání,

Více

Princip funkce počítače

Princip funkce počítače Princip funkce počítače Princip funkce počítače prvotní úlohou počítačů bylo zrychlit provádění matematických výpočtů první počítače kopírovaly obvyklý postup manuálního provádění výpočtů pokyny pro zpracování

Více

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Činnost CPU Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus Hodinový cyklus CPU je synchronní obvod nutné hodiny (f CLK ) Instrukční cyklus IF = doba potřebná

Více

Struktura a architektura počítačů (BI-SAP) 7

Struktura a architektura počítačů (BI-SAP) 7 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 7 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

Semestrální práce z předmětu Speciální číslicové systémy X31SCS

Semestrální práce z předmětu Speciální číslicové systémy X31SCS Semestrální práce z předmětu Speciální číslicové systémy X31SCS Katedra obvodů DSP16411 ZPRACOVAL: Roman Holubec Školní rok: 2006/2007 Úvod DSP16411 patří do rodiny DSP16411 rozšiřuje DSP16410 o vyšší

Více

Strojový kód. Instrukce počítače

Strojový kód. Instrukce počítače Strojový kód Strojový kód (Machine code) je program vyjádřený v počítači jako posloupnost instrukcí procesoru (posloupnost bajtů, resp. bitů). Z hlediska uživatele je strojový kód nesrozumitelný, z hlediska

Více

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14

ZÁKLADY PROGRAMOVÁNÍ. Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 ZÁKLADY PROGRAMOVÁNÍ Mgr. Vladislav BEDNÁŘ 2013 1.3 2/14 Co je vhodné vědět, než si vybereme programovací jazyk a začneme programovat roboty. 1 / 14 0:40 1.3. Vliv hardware počítače na programování Vliv

Více

Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2

Základy informatiky. 2. Přednáška HW. Lenka Carr Motyčková. February 22, 2011 Základy informatiky 2 Základy informatiky 2. Přednáška HW Lenka Carr Motyčková February 22, 2011 Základy informatiky 1 February 22, 2011 Základy informatiky 2 February 22, 2011 Základy informatiky 3 February 22, 2011 Základy

Více

Assembler RISC RISC MIPS. T.Mainzer, kiv.zcu.cz

Assembler RISC RISC MIPS. T.Mainzer, kiv.zcu.cz Assembler RISC T.Mainzer, kiv.zcu.cz RISC RISC, neboli Reduced Instruction Set Computer - koncepce procesorů s redukovaným souborem instrukcí (vs. CISC, neboli Complex Instruction Set Computer, "bohatý"

Více

ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE

ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Vzorový příklad pro práci v prostředí MPLAB Zadání: Vytvořte program, který v intervalu 200ms točí doleva obsah registru reg, a který při stisku tlačítka RB0 nastaví bit 0 v registru reg na hodnotu 1.

Více

Pohled do nitra mikroprocesoru Josef Horálek

Pohled do nitra mikroprocesoru Josef Horálek Pohled do nitra mikroprocesoru Josef Horálek Z čeho vycházíme = Vycházíme z Von Neumannovy architektury = Celý počítač se tak skládá z pěti koncepčních bloků: = Operační paměť = Programový řadič = Aritmeticko-logická

Více

Architektura procesoru ARM

Architektura procesoru ARM Architektura procesoru ARM Bc. Jan Grygerek GRY095 Obsah ARM...3 Historie...3 Charakteristika procesoru ARM...4 Architektura procesoru ARM...5 Specifikace procesoru...6 Instrukční soubor procesoru...6

Více

Architektury CISC a RISC, uplatnění v personálních počítačích

Architektury CISC a RISC, uplatnění v personálních počítačích Architektury CISC a RISC, uplatnění v personálních počítačích 1 Cíl přednášky Vysvětlit, jak pracují architektury CISC a RISC, upozornit na rozdíly. Zdůraznit, jak se typické rysy obou typů architektur

Více

Procesor z pohledu programátora

Procesor z pohledu programátora Procesor z pohledu programátora Terminologie Procesor (CPU) = řadič + ALU. Mikroprocesor = procesor vyrobený monolitickou technologií na čipu. Mikropočítač = počítač postavený na bázi mikroprocesoru. Mikrokontrolér

Více

a operačních systémů

a operačních systémů NSWI2 2/2 ZS Principy počítačů a operačních systémů INSTRUKCE Kdybych nařídil generálovi, aby létal od květině ke květině a on by rozkaz neprovedl, nebyla by to chyba generálova, ale moje. král asteroidu

Více

Architektury počítačů a procesorů

Architektury počítačů a procesorů Kapitola 3 Architektury počítačů a procesorů 3.1 Von Neumannova (a harvardská) architektura Von Neumann 1. počítač se skládá z funkčních jednotek - paměť, řadič, aritmetická jednotka, vstupní a výstupní

Více

RISC a CISC architektura

RISC a CISC architektura RISC a CISC architektura = dva rozdílné přístupy ke konstrukci CPU CISC (Complex Instruction Set Computer) vývojově starší přístup: pomoci konstrukci překladače z VPP co nejpodobnějšími instrukcemi s příkazy

Více

Architektury VLIW M. Skrbek a I. Šimeček

Architektury VLIW M. Skrbek a I. Šimeček Architektury VLIW M. Skrbek a I. Šimeček xsimecek@fit.cvut.cz Katedra počítačových systémů FIT České vysoké učení technické v Praze Ivan Šimeček, 2011 MI-PAP, LS2010/11, Predn.3 Příprava studijního programu

Více

Jazyk symbolických adres

Jazyk symbolických adres Jazyk symbolických adres 1 Proč programovat v JSA Pro některé procesory resp. MCU jsou překladače JSA dostupnější. Některé překladače vyšších jazyků neumí využít určité speciální vlastnosti procesoru.

Více

Další aspekty architektur CISC a RISC Aktuálnost obsahu registru

Další aspekty architektur CISC a RISC Aktuálnost obsahu registru Cíl přednášky: Vysvětlit principy práce s registry v architekturách RISC a CISC, upozornit na rozdíly. Vysvětlit možnosti využívání sad registrů. Zabývat se principy využívanými v procesorech Intel. Zabývat

Více

Architektura počítače

Architektura počítače Architektura počítače Výpočetní systém HIERARCHICKÁ STRUKTURA Úroveň aplikačních programů Úroveň obecných funkčních programů Úroveň vyšších programovacích jazyků a prostředí Úroveň základních programovacích

Více

Profilová část maturitní zkoušky 2014/2015

Profilová část maturitní zkoušky 2014/2015 Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2014/2015 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika

Více

MSP 430F1611. Jiří Kašpar. Charakteristika

MSP 430F1611. Jiří Kašpar. Charakteristika MSP 430F1611 Charakteristika Mikroprocesor MSP430F1611 je 16 bitový, RISC struktura s von-neumannovou architekturou. Na mikroprocesor má neuvěřitelně velkou RAM paměť 10KB, 48KB + 256B FLASH paměť. Takže

Více

Jako pomůcka jsou v pravém dolním rohu vypsány binární kódy čísel od 0 do 15 a binární kódy příkazů, které máme dispozici (obr.21). Obr.

Jako pomůcka jsou v pravém dolním rohu vypsány binární kódy čísel od 0 do 15 a binární kódy příkazů, které máme dispozici (obr.21). Obr. Model procesoru Jedná se o blokové schéma složené z registrů, paměti RAM, programového čítače, instrukčního registru, sčítačky a řídicí jednotky, které jsou propojeny sběrnicemi. Tento model má dva stavy:

Více

Hardware - komponenty počítačů Von Neumannova koncepce počítače. Von Neumannova koncepce počítače

Hardware - komponenty počítačů Von Neumannova koncepce počítače. Von Neumannova koncepce počítače V roce 1945 vystoupil na přednášce v USA matematik John von Neumann a představil architekturu samočinného univerzálního počítače (von Neumannova koncepce/schéma/architektura). Základy této koncepce se

Více

Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1

Kubatova 19.4.2007 Y36SAP - 13. procesor - control unit obvodový a mikroprogramový řadič RISC. 19.4.2007 Y36SAP-control unit 1 Y36SAP - 13 procesor - control unit obvodový a mikroprogramový řadič RISC 19.4.2007 Y36SAP-control unit 1 Von Neumannova architektura (UPS1) Instrukce a data jsou uloženy v téže paměti. Paměť je organizována

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informační systémy 2 Obsah: Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC ROM RAM Paměti typu CACHE IS2-4 1 Dnešní info: Informační systémy 2 03 Informační systémy

Více

Seznámení s mikropočítačem. Architektura mikropočítače. Instrukce. Paměť. Čítače. Porovnání s AT89C2051

Seznámení s mikropočítačem. Architektura mikropočítače. Instrukce. Paměť. Čítače. Porovnání s AT89C2051 051 Seznámení s mikropočítačem Architektura mikropočítače Instrukce Paměť Čítače Porovnání s AT89C2051 Seznámení s mikropočítačem řady 8051 Mikroprocesor řady 8051 pochází z roku 1980 a je vytvořené firmou

Více

Kubatova 19.4.2007 Y36SAP 8. Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR. 2007-Kubátová Y36SAP-strojový kód 1

Kubatova 19.4.2007 Y36SAP 8. Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR. 2007-Kubátová Y36SAP-strojový kód 1 Y36SAP 8 Strojový kód Jazyk symbolických instrukcí asembler JSA pro ADOP a AVR 2007-Kubátová Y36SAP-strojový kód 1 Architektura souboru instrukcí, ISA - Instruction Set Architecture Vysoká Architektura

Více

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Assembler pro Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Zápis instrukcí umíme už zapisovat instrukce v binárním tvaru to je silně nešikovné pro snazší vývoj

Více

Přerušovací systém s prioritním řetězem

Přerušovací systém s prioritním řetězem Přerušovací systém s prioritním řetězem Doplňující text pro přednášky z POT Úvod Přerušovací systém mikropočítače může být koncipován několika způsoby. Jednou z možností je přerušovací systém s prioritním

Více

Adresní mody procesoru

Adresní mody procesoru Adresní mody procesoru K.D. - přednášky 1 Obecně o adresování Různé typy procesorů mohou mít v instrukci 1, 2 nebo více adres. Operandy mohou ležet v registrech nebo v paměti. Adresní mechanismus procesoru

Více

Algoritmizace a programování

Algoritmizace a programování Algoritmizace a programování Řídicí struktury jazyka Java Struktura programu Příkazy jazyka Blok příkazů Logické příkazy Ternární logický operátor Verze pro akademický rok 2012/2013 1 Struktura programu

Více

Struktura a architektura počítačů (BI-SAP) 9

Struktura a architektura počítačů (BI-SAP) 9 Evropský sociální fond Praha & EU: Investujeme do vaší budoucnosti Struktura a architektura počítačů (BI-SAP) 9 doc. Ing. Hana Kubátová, CSc. Katedra číslicového návrhu Fakulta informačních technologii

Více

1. lekce. do souboru main.c uložíme následující kód a pomocí F9 ho zkompilujeme a spustíme:

1. lekce. do souboru main.c uložíme následující kód a pomocí F9 ho zkompilujeme a spustíme: 1. lekce 1. Minimální program do souboru main.c uložíme následující kód a pomocí F9 ho zkompilujeme a spustíme: #include #include int main() { printf("hello world!\n"); return 0; 2.

Více

Procesor. Základní prvky procesoru Instrukční sada Metody zvýšení výkonu procesoru

Procesor. Základní prvky procesoru Instrukční sada Metody zvýšení výkonu procesoru Počítačové systémy Procesor Miroslav Flídr Počítačové systémy LS 2006-1/17- Západočeská univerzita v Plzni Víceúrovňová organizace počítače Digital logic level Microarchitecture level Processor Instruction

Více

Pascal. Katedra aplikované kybernetiky. Ing. Miroslav Vavroušek. Verze 7

Pascal. Katedra aplikované kybernetiky. Ing. Miroslav Vavroušek. Verze 7 Pascal Katedra aplikované kybernetiky Ing. Miroslav Vavroušek Verze 7 Proměnné Proměnná uchovává nějakou informaci potřebnou pro práci programu. Má ve svém oboru platnosti unikátní jméno. (Připadne, musí

Více

Principy komunikace s adaptéry periferních zařízení (PZ)

Principy komunikace s adaptéry periferních zařízení (PZ) Principy komunikace s adaptéry periferních zařízení (PZ) Několik možností kategorizace principů komunikace s externími adaptéry, např.: 1. Podle způsobu adresace registrů, které jsou součástí adaptérů.

Více

Vyučovací hodina. 1vyučovací hodina: 2vyučovací hodiny: Opakování z minulé hodiny. Procvičení nové látky

Vyučovací hodina. 1vyučovací hodina: 2vyučovací hodiny: Opakování z minulé hodiny. Procvičení nové látky Vyučovací hodina 1vyučovací hodina: Opakování z minulé hodiny Nová látka Procvičení nové látky Shrnutí 5 min 20 min 15 min 5 min 2vyučovací hodiny: Opakování z minulé hodiny Nová látka Procvičení nové

Více

Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Přednáška Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012 Příprava studijního programu Informatika je podporována projektem financovaným z Evropského

Více

Řízení IO přenosů DMA řadičem

Řízení IO přenosů DMA řadičem Řízení IO přenosů DMA řadičem Doplňující text pro POT K. D. 2001 DMA řadič Při přímém řízení IO operací procesorem i při použití přerušovacího systému je rychlost přenosu dat mezi IO řadičem a pamětí limitována

Více

SYSTÉM PODPORY ZPRACOVÁNÍ AUDIO SIGNÁLŮ

SYSTÉM PODPORY ZPRACOVÁNÍ AUDIO SIGNÁLŮ SYSTÉM PODPORY ZPRACOVÁNÍ AUDIO SIGNÁLŮ Abstrakt Support System for Audio Signals Processing Jiří Přinosil * Tento článek se zabývá návrhem rozhraní plug-in modulů pro vazbu mezi signálovým procesorem

Více

Úvod. Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace POT POT

Úvod. Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace POT POT Úvod Instrukce musí obsahovat: typ operace adresu operandu (operandů) typ operandů modifikátory adresy modifikátory operace K.D. - přednášky 2 Pevná a proměnná délka instrukce (1) Pevná délka instrukce

Více

Procesory, mikroprocesory, procesory na FPGA. 30.1.2013 O. Novák, CIE 11 1

Procesory, mikroprocesory, procesory na FPGA. 30.1.2013 O. Novák, CIE 11 1 Procesory, mikroprocesory, procesory na FPGA 30.1.2013 O. Novák, CIE 11 1 Od sekvenčních automatů k mikroprocesorům 30.1.2013 O. Novák, CIE 11 2 30.1.2013 O. Novák, CIE 11 3 Architektura počítačů Von Neumannovská,

Více

ISU Cvičení 3. Marta Čudová

ISU Cvičení 3. Marta Čudová ISU Cvičení 3 Marta Čudová Supercomputing Technologies Research Group Brno University of Technology, Faculty of Information Technology Božetěchova 1/2, 612 66 Brno - Královo Pole icudova@fit.vutbr.cz Program

Více

Vstupně - výstupní moduly

Vstupně - výstupní moduly Vstupně - výstupní moduly Přídavná zařízení sloužící ke vstupu a výstupu dat bo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů ( ů ). Hlavní

Více

Architektura počítačů. Instrukce a návrh instrukční sady. Lubomír Bulej KDSS MFF UK

Architektura počítačů. Instrukce a návrh instrukční sady. Lubomír Bulej KDSS MFF UK Architektura počítačů Instrukce a návrh instrukční sady Lubomír Bulej KDSS MFF UK Pro připomenutí: počítač je (jen) stroj Vykonává program Posloupnost instrukcí uložených v paměti. Vykoná instrukci a posune

Více

Předmluva 13 Použité konvence 14. KAPITOLA 1 Základní číselné soustavy a pojmy Číselné soustavy a převody 15 1.

Předmluva 13 Použité konvence 14. KAPITOLA 1 Základní číselné soustavy a pojmy Číselné soustavy a převody 15 1. 7 Předmluva 13 Použité konvence 14 KAPITOLA 1 Základní číselné soustavy a pojmy 15 1.1 Číselné soustavy a převody 15 1.2 Datové typy 18 KAPITOLA 2 Seznámení s mikroprocesory řady x86 21 2.1 Počítač obecně

Více

for (i = 0, j = 5; i < 10; i++) { // tělo cyklu }

for (i = 0, j = 5; i < 10; i++) { // tělo cyklu } 5. Operátor čárka, - slouží k jistému určení pořadí vykonání dvou příkazů - oddělím-li čárkou dva příkazy, je jisté, že ten první bude vykonán dříve než příkaz druhý. Např.: i = 5; j = 8; - po překladu

Více

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC Informatika 2 Technické prostředky počítačové techniky - 2 Přednáší: doc. Ing. Jan Skrbek, Dr. - KIN Přednášky: středa 14 20 15 55 Spojení: e-mail: jan.skrbek@tul.cz 16 10 17 45 tel.: 48 535 2442 Obsah:

Více

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague

Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Tomáš Faculty of Nuclear Sciences and Physical Engineering Czech Technical University in Prague Zjednodušené schéma systému z základ hardware pro mainframe tvoří: operační pamět - MAIN / REAL STORAGE jeden

Více

Jak do počítače. aneb. Co je vlastně uvnitř

Jak do počítače. aneb. Co je vlastně uvnitř Jak do počítače aneb Co je vlastně uvnitř Po odkrytí svrchních desek uvidíme... Von Neumannovo schéma Řadič ALU Vstupně/výstupní zař. Operační paměť Počítač je zařízení, které vstupní údaje transformuje

Více

Algoritmy I. Cvičení č. 2, 3 ALGI 2018/19

Algoritmy I. Cvičení č. 2, 3 ALGI 2018/19 Algoritmy I Cvičení č. 2, 3 1 ALG I, informace Cvičící RNDr. Eliška Ochodková, Ph.D., kancelář EA439 eliska.ochodkova@vsb.cz www.cs.vsb.cz/ochodkova Přednášející doc. Mgr. Jiří Dvorský, Ph.D., kancelář

Více

5 Přehled operátorů, příkazy, přetypování

5 Přehled operátorů, příkazy, přetypování 5 Přehled operátorů, příkazy, přetypování Studijní cíl Tento studijní blok má za cíl pokračovat v základních prvcích jazyka Java. Konkrétně budou uvedeny detaily týkající se operátorů. Doba nutná k nastudování

Více

Systém adresace paměti

Systém adresace paměti Systém adresace paměti Základní pojmy Adresa fyzická - adresa, která je přenesena na adresní sběrnici a fyzicky adresuje hlavní paměť logická - adresa, kterou má k dispozici proces k adresaci přiděleného

Více

Profilová část maturitní zkoušky 2015/2016

Profilová část maturitní zkoušky 2015/2016 Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2015/2016 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 26-41-M/01 Elektrotechnika Zaměření: technika

Více

Správné vytvoření a otevření textového souboru pro čtení a zápis představuje

Správné vytvoření a otevření textového souboru pro čtení a zápis představuje f1(&pole[4]); funkci f1 předáváme hodnotu 4. prvku adresu 4. prvku adresu 5. prvku hodnotu 5. prvku symbolická konstanta pro konec souboru je eof EOF FEOF feof Správné vytvoření a otevření textového souboru

Více

PROCESOR. Typy procesorů

PROCESOR. Typy procesorů PROCESOR Procesor je ústřední výkonnou jednotkou počítače, která čte z paměti instrukce a na jejich základě vykonává program. Primárním úkolem procesoru je řídit činnost ostatních částí počítače včetně

Více

8 Třídy, objekty, metody, předávání argumentů metod

8 Třídy, objekty, metody, předávání argumentů metod 8 Třídy, objekty, metody, předávání argumentů metod Studijní cíl Tento studijní blok má za cíl pokračovat v základních prvcích jazyka Java. Konkrétně bude věnována pozornost třídám a objektům, instančním

Více

MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY

MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY MIKROPROCESORY PRO VÝKONOVÉ SYSTÉMY Stručný úvod do programování v jazyce C 1.díl České vysoké učení technické Fakulta elektrotechnická A1B14MIS Mikroprocesory pro výkonové systémy 06 Ver.1.10 J. Zděnek,

Více

Architektury CISC a RISC, uplatnění v personálních počítačích - pokračování

Architektury CISC a RISC, uplatnění v personálních počítačích - pokračování Architektury CISC a RISC, uplatnění v personálních počítačích - pokračování 1 Cíl přednášky Vysvětlit, jak pracují architektury CISC a RISC, upozornit na rozdíly. Upozornit, jak se typické rysy obou typů

Více

Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram. III / 2 = Inovace a zkvalitnění výuky prostřednictvím ICT

Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram. III / 2 = Inovace a zkvalitnění výuky prostřednictvím ICT Škola Číslo projektu Číslo a název šablony klíčové aktivity Tematická oblast Název sady Téma Anotace Autor Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram CZ.1.07/1.5.00/34.0556

Více

Opakování programování

Opakování programování Opakování programování HW návaznost - procesor sběrnice, instrukční sada, optimalizace rychlosti, datové typy, operace (matematické, logické, podmínky, skoky, podprogram ) - paměti a periferie - adresování

Více

Úvod do programovacích jazyků (Java)

Úvod do programovacích jazyků (Java) Úvod do programovacích jazyků (Java) Michal Krátký Katedra informatiky VŠB Technická univerzita Ostrava Úvod do programovacích jazyků (Java), 2007/2008 c 2006 2008 Michal Krátký Úvod do programovacích

Více

Paralelní programování

Paralelní programování Paralelní programování přednášky Jan Outrata únor duben 2011 Jan Outrata (KI UP) Paralelní programování únor duben 2011 1 / 14 Atomické akce dále nedělitelná = neproložitelná jiným procesem izolovaná =

Více

Architektury CISC a RISC, uplatnění rysů architektur RISC v personálních počítačích - pokračování

Architektury CISC a RISC, uplatnění rysů architektur RISC v personálních počítačích - pokračování Architektury CISC a RISC, uplatnění rysů architektur RISC v personálních počítačích - pokračování 1 Cíl přednášky Vysvětlit další rysy architektur CISC a RISC, upozornit na rozdíly. Upozornit, jak se typické

Více

V 70. letech výzkumy četnosti výskytu instrukcí ukázaly, že programátoři a

V 70. letech výzkumy četnosti výskytu instrukcí ukázaly, že programátoři a 1 Počítače CISC a RISC V dnešní době se ustálilo dělení počítačů do dvou základních kategorií podle typu použitého procesoru: CISC - počítač se složitým souborem instrukcí (Complex Instruction Set Computer)

Více

Profilová část maturitní zkoušky 2017/2018

Profilová část maturitní zkoušky 2017/2018 Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2017/2018 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 78-42-M/01 Technické lyceum Předmět: TECHNIKA

Více

Direct Digital Synthesis (DDS)

Direct Digital Synthesis (DDS) ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE Fakulta elektrotechnická Ing. Radek Sedláček, Ph.D., katedra měření K13138 Direct Digital Synthesis (DDS) Přímá číslicová syntéza Tyto materiály vznikly za podpory

Více

Základy digitální techniky

Základy digitální techniky Základy digitální techniky Binarna aritmetika. Tabulky Karno. Operace logické a aritmetické; Binarna aritmetika. č. soust zákl. Abeceda zápis čísla binarní B=2 a={0,1} 1100 oktalová B=8 a={0,1,2,3,4,5,6,7}

Více

Počítač jako prostředek řízení. Struktura a organizace počítače

Počítač jako prostředek řízení. Struktura a organizace počítače Řídicí počítače - pro řízení technologických procesů. Specielní přídavná zařízení - I/O, přerušovací systém, reálný čas, Č/A a A/Č převodníky a j. s obsluhou - operátorské periferie bez obsluhy - operátorský

Více

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ. MEIII Paměti konstant

ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ. MEIII Paměti konstant Projekt: ODBORNÝ VÝCVIK VE 3. TISÍCILETÍ Téma: MEIII - 1.5 Paměti konstant Obor: Mechanik elektronik Ročník: 3. Zpracoval(a): Jiří Kolář Střední průmyslová škola Uherský Brod, 2010 Projekt je spolufinancován

Více

Profilová část maturitní zkoušky 2013/2014

Profilová část maturitní zkoušky 2013/2014 Střední průmyslová škola, Přerov, Havlíčkova 2 751 52 Přerov Profilová část maturitní zkoušky 2013/2014 TEMATICKÉ OKRUHY A HODNOTÍCÍ KRITÉRIA Studijní obor: 78-42-M/01 Technické lyceum Předmět: TECHNIKA

Více

Architektura počítačů Logické obvody

Architektura počítačů Logické obvody Architektura počítačů Logické obvody http://d3s.mff.cuni.cz/teaching/computer_architecture/ Lubomír Bulej bulej@d3s.mff.cuni.cz CHARLES UNIVERSITY IN PRAGUE faculty of mathematics and physics Digitální

Více

ČEMU ROZUMÍ MIKROPROCESOR?

ČEMU ROZUMÍ MIKROPROCESOR? ČEMU ROZUMÍ MIKROPROCESOR? Čemu rozumí mikroprocesor? Číslo DUM v digitálním archivu školy VY_32_INOVACE_10_01_01 Materiál poskytuje pohled na mikroprocesor, jako na číslicový obvod. Seznamuje se základními

Více

Technické prostředky počítačové techniky

Technické prostředky počítačové techniky Počítač - stroj, který podle předem připravených instrukcí zpracovává data Základní části: centrální procesorová jednotka (schopná řídit se posloupností instrukcí a ovládat další části počítače) zařízení

Více

Architektura počítačů

Architektura počítačů Architektura počítačů Studijní materiál pro předmět Architektury počítačů Ing. Petr Olivka katedra informatiky FEI VŠB-TU Ostrava email: petr.olivka@vsb.cz Ostrava, 2010 1 1 Architektura počítačů Pojem

Více

VÝUKOVÝ MATERIÁL. Bratislavská 2166, 407 47 Varnsdorf, IČO: 18383874 www.vosassvdf.cz, tel. +420412372632 Číslo projektu

VÝUKOVÝ MATERIÁL. Bratislavská 2166, 407 47 Varnsdorf, IČO: 18383874 www.vosassvdf.cz, tel. +420412372632 Číslo projektu VÝUKOVÝ MATERIÁL Identifikační údaje školy Vyšší odborná škola a Střední škola, Varnsdorf, příspěvková organizace Bratislavská 2166, 407 47 Varnsdorf, IČO: 18383874 www.vosassvdf.cz, tel. +420412372632

Více

Pohled do nitra mikroprocesoru

Pohled do nitra mikroprocesoru Pohled do nitra mikroprocesoru Obsah 1. Pohled do nitra mikroprocesoru 2. Architektury mikroprocesorů 3. Organizace cvičného mikroprocesoru 4. Registry v mikroprocesoru 5. Aritmeticko-logická jednotka

Více

Struktura programu v době běhu

Struktura programu v době běhu Struktura programu v době běhu Miroslav Beneš Dušan Kolář Struktura programu v době běhu Vztah mezi zdrojovým programem a činností přeloženého programu reprezentace dat správa paměti aktivace podprogramů

Více

Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů )

Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů ) Vysoká škola báňská Technická univerzita Ostrava Fakulta elektrotechniky a informatiky Architekura mikroprocesoru AVR ATMega ( Pokročilé architektury počítačů ) Führer Ondřej, FUH002 1. AVR procesory obecně

Více

1. lekce. do souboru main.c uložíme následující kód a pomocí F9 ho zkompilujeme a spustíme:

1. lekce. do souboru main.c uložíme následující kód a pomocí F9 ho zkompilujeme a spustíme: 1. lekce 1. Minimální program do souboru main.c uložíme následující kód a pomocí F9 ho zkompilujeme a spustíme: #include #include int main() { printf("hello world!\n"); return 0; 2.

Více

Poslední nenulová číslice faktoriálu

Poslední nenulová číslice faktoriálu Poslední nenulová číslice faktoriálu Kateřina Bambušková BAM015, I206 Abstrakt V tomto článku je popsán a vyřešen problém s určením poslední nenulové číslice faktoriálu přirozeného čísla N. Celý princip

Více

Semestrální práce z předmětu. Jan Bařtipán / A03043 bartipan@studentes.zcu.cz

Semestrální práce z předmětu. Jan Bařtipán / A03043 bartipan@studentes.zcu.cz Semestrální práce z předmětu KIV/UPA Jan Bařtipán / A03043 bartipan@studentes.zcu.cz Zadání Program přečte ze vstupu dvě čísla v hexadecimálním tvaru a vypíše jejich součet (opět v hexadecimální tvaru).

Více

Úvod. Programovací paradigmata

Úvod. Programovací paradigmata .. Úvod. Programovací paradigmata Programovací techniky doc. Ing. Jiří Rybička, Dr. ústav informatiky PEF MENDELU v Brně rybicka@mendelu.cz Cíl: programování efektivně a bezpečně Programovací techniky

Více

VÝUKOVÝ MATERIÁL. 3. ročník učebního oboru Elektrikář Přílohy. bez příloh. Identifikační údaje školy

VÝUKOVÝ MATERIÁL. 3. ročník učebního oboru Elektrikář Přílohy. bez příloh. Identifikační údaje školy VÝUKOVÝ MATERIÁL Identifikační údaje školy Číslo projektu Název projektu Číslo a název šablony Autor Tematická oblast Číslo a název materiálu Anotace Vyšší odborná škola a Střední škola, Varnsdorf, příspěvková

Více

Y36SAP http://service.felk.cvut.cz/courses/y36sap/

Y36SAP http://service.felk.cvut.cz/courses/y36sap/ Y36SAP http://service.felk.cvut.cz/courses/y36sap/ Úvod Návrhový proces Architektura počítače 2007-Kubátová Y36SAP-Úvod 1 Struktura předmětu Číslicový počítač, struktura, jednotky a jejich propojení. Logické

Více

Vstupně výstupní moduly. 13.přednáška

Vstupně výstupní moduly. 13.přednáška Vstupně výstupní moduly 13.přednáška Vstupně-výstupn výstupní modul (I/O modul) Přídavná zařízení sloužící ke vstupu a výstupu dat nebo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo,

Více

Ústav radioelektroniky

Ústav radioelektroniky Ústav radioelektroniky Vysoké učení technické v Brně Komunikace zařízení po sběrnici Mikroprocesorová technika, přednáška č. 3 Ing. Frýza Tomáš, Ph.D. 10. října 2007 Obsah přednášky Základní pojmy a terminologie

Více

NSWI /2011 ZS. Principy cpypočítačůčů aoperačních systémů ARCHITEKTURA

NSWI /2011 ZS. Principy cpypočítačůčů aoperačních systémů ARCHITEKTURA Principy cpypočítačůčů aoperačních systémů ARCHITEKTURA Literatura W.Stallings: Computer Organization & Architecture J.L.Hennessy, P.A.Patterson: Patterson: Computer Architecture: a Quantitative Approach

Více

Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram. III / 2 = Inovace a zkvalitnění výuky prostřednictvím ICT

Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram. III / 2 = Inovace a zkvalitnění výuky prostřednictvím ICT Škola Číslo projektu Číslo a název šablony klíčové aktivity Tematická oblast Název sady Téma Anotace Autor Střední průmyslová škola a Vyšší odborná škola, Hrabákova 271, Příbram CZ.1.07/1.5.00/34.0556

Více

Algoritmizace a programování

Algoritmizace a programování Algoritmizace a programování Výrazy Operátory Výrazy Verze pro akademický rok 2012/2013 1 Operace, operátory Unární jeden operand, operátor se zapisuje ve většině případů před operand, v některých případech

Více

Programování v jazyce C pro chemiky (C2160) 3. Příkaz switch, příkaz cyklu for, operátory ++ a --, pole

Programování v jazyce C pro chemiky (C2160) 3. Příkaz switch, příkaz cyklu for, operátory ++ a --, pole Programování v jazyce C pro chemiky (C2160) 3. Příkaz switch, příkaz cyklu for, operátory ++ a --, pole Příkaz switch Příkaz switch provede příslušnou skupinu příkazů na základě hodnoty proměnné (celočíselné

Více

Systém řízení sběrnice

Systém řízení sběrnice Systém řízení sběrnice Sběrnice je komunikační cesta, která spojuje dvě či více zařízení. V určitý okamžik je možné aby pouze jedno z připojených zařízení vložilo na sběrnici data. Vložená data pak mohou

Více

Adresovatelné RGB LED

Adresovatelné RGB LED České vysoké učení technické v Praze Fakulta elektrotechnická Katedra měření Dokumentace Adresovatelné RGB LED Zpracoval Ondřej Hruška 10. dubna 2017 1 Základní informace Adresovatelné (číslicově řízené)

Více

Paralení programování pro vícejádrové stroje s použitím OpenMP. B4B36PDV Paralelní a distribuované výpočty

Paralení programování pro vícejádrové stroje s použitím OpenMP. B4B36PDV Paralelní a distribuované výpočty Paralení programování pro vícejádrové stroje s použitím OpenMP B4B36PDV Paralelní a distribuované výpočty Minulé cvičení: Vlákna a jejich synchronizace v C++ 11... 1 Minulé cvičení: Vlákna a jejich synchronizace

Více

3. Počítačové systémy

3. Počítačové systémy 3. Počítačové systémy 3.1. Spolupráce s počítačem a řešení úloh 1. přímý přístup uživatele - neekonomické. Interakce při odlaďování programů (spusť., zastav.,krok, diagnostika) 2. dávkové zpracování (batch

Více