DRUHY DIGITÁLNÍCH INTEGROVANÝCH OBVODŮ

Transkript

1 DRUHY DIGITÁLNÍCH INTEGROVANÝCH OBVODŮ Základním stavebním blokem digitálních systému je logický člen (hradlo). U daného typu logického členu je jeho logická funkce jednoznačně dána, ale jeho jednotlivé fyzické realizace se mohou i velmi podstatně lišit vnitřní strukturou a výrobní technologií. Nejstarší skupina logických obvodů je založena na využití struktur sestavených z bipolárních tranzistorů, které v sepnutém stavu pracují v saturaci nebo na mezi saturace - DTL diodově tranzistorová logika, -TTL tranzistorově tranzistorová logika, - CMOS využití tranzistorů řízených polem - IIL integrovaná injekční logika, - včetně rychlých a Schottkyho variant.

2 2

3 3

4 4

5 5

6 Nejčastěji používané technologie AC, ACT, AHC, AHCT, ALVC, AUC, AUP, AVC, FCT, HC, HCT, LV-A, LV-AT, LVC, TVC ABT, ABTE, ALB, ALVT, BCT, HSTL, LVT BTA, CB3Q, CB3T, CBT, CBT-C, CBTLV, FB, FIFOs, GTL, GTLP, JTAG, I2C, VME ALS, AS, F, LS, S, TTL 6

7 Snižování napájecího napětí vlivem technologického pokroku 7

8 Vývojové řady integrovaných obvodů 8

9 4. Diodová logika Základní stavební jednotkou je logický člen součtu a součinu 9

10 4. Digitální integrované obvody TTL Základní stavební jednotkou je logický člen NAND +5 V 7400 R 4K R 2 K6 R 4 30R Příklady technologického řešení: A i vst T T 2 D T 4 i výst SN74ALS00 M74HCT00 B u A D A D B T 3 u B R 3 K u výst 0

11 i vst 2 ma Vstupní charakteristika i VST (u VST ) V u vst vstup je spojen se společným vodičem tranzistor T 2 uzavřen i c = 0-3 vstupní proud i vst = i B = (U C -u BE )/R odpovídající část vstupní charakteristiky má přibližně přímkový charakter se směrnicí i VST /u VST /R -7

12 i vst 2 ma V u vst zvyšování vstupního napětí tranzistor T 2 se začíná otvírat, protože do jeho báze začíná vtékat proud rozhodovací (prahové) vstupní napětí je,3 až,5 V při i VST = 0 ma veškerý proud rezistorem R teče do báze T 2 T 2 a T 3 v saturaci, u B2 =(,3 až,5) V T přechází do inverzního režimu, při i VST = 0 ma bude mezi C a E minimální napětí, pro U T 25 mv, N = 0,98 bude u CES -0,5 mv -7 u h 2E ces U T ln U T h2 E ln N 2

13 i vst 2 ma V další zvyšování vstupního napětí u vst proud T: i VST i.i B = i (U C -3u BE )/R = 8 A při dalším zvyšování vstupního napětí se proud téměř nemění, až při napětí 7 až 8 V dochází k průrazu přechodu emitor-báze T, při kterém musí být vstupní proud omezen na až 3 ma -6-7 proto maximální vstupní napětí udává výrobce 5,5 V. 3

14 i vst 2 ma V záporná vstupní napětí - u vst až do 0,7 V lineární tvar charakteristiky -2-3 zápornější napětí => otvírá se dioda DA, resp. DB a spolu s otevřeným T určuje tvar charakteristiky maximální velikost vstupního proudu je omezena z důvodu ztrátového výkonu na 0 až 5 ma -7 4

15 Výstupní charakteristika i VÝST (u VÝST ) i výst 50 ma stav 0 na výstupu V stav na výstupu u výst u VÝST = 0 pro kladná napětí T3 nasycen, charakteristika i C3 (u CE3 ) určuje průběh výstupní charakteristiky logického členu malé výstupní proudy: u VÝST = u CES3 0, V při zvyšování výstupního proudu roste výstupní napětí R VÝST je určen odporem nasyceného tranzistoru T 3 (0 až 5 ) i VÝST 40 ma přechází T3 z nasyceného do aktivního režimu => výstupní napětí prudce vzrůstá 5

16 i výst 50 ma stav 0 na výstupu 20 0 u VÝST = 0 pro záporná napětí V stav na výstupu u výst v oblasti záporných napětí závisí průběh charakteristiky na vlastnostech substrátové diody mezi kolektorem T 3 a společným vodičem

17 stav pro logickou na výstupu výstupní charakteristika je určena charakteristikou tranzistoru T 4 i výst 50 ma při dalším snižování se T 4 dostává do aktivního režimu a R dvýst klesá z M na 70 až stav 0 na výstupu při velkých výstupních napětích teče výstupem minimální kladný proud, i VÝST 40 μa T4 je uzavřen V stav na výstupu u výst při u VÝST = (3,3 až 3,5 V) i VÝST = 0 ma zbytkový proud tranzistoru T 4 se kompenzuje z T v oblasti menších výstupních napětí je T 4 v nasyceném stavu a R dvýst 60 zkratový proud při u VÝST < 0 V se opět uplatňuje substrátová dioda na výstupu 7

18 Převodní charakteristika TTL u VÝST (u VST ) u výst 5 V tvar charakteristiky: - velikost napájecího napětí - charakter připojené zátěže - pracovní teplota obvodu šrafování vyznačuje zakázané oblasti, do kterých pro daná vstupní napětí (u VSTL < 0,8 V a u VSTH > 2 V) nesmí výstupní napětí u VÝST zasáhnout V u vst 8

19 Čtyři typické oblasti: a) malá vstupní napětí (0,6 až 0,8 V) u VÝSTH = 3,3 až 3,7 V b) při zvětšování u VST se otvírá T 2 a jeho napěťové zesílení R 2 /R 3 -,4 udává přibližně sklon převodní charakteristiky v oblasti klesajícího u VÝST u výst 5 V V u vst c) při u VST,3 V se začíná otevírat i výstupní tranzistor T 3 a poněvadž je připojen paralelně k rezistoru R 3 a jeho vstupní odpor R VST klesá, zvětšuje se zesílení T 2 úměrně poměru - R 2 /(R 3 R VST3 ), charakteristika je velmi strmá d) další zvětšování u VST způsobí rychlý pokles výstupního napětí na hodnotu saturačního napětí výstupního tranzistoru T 3, na výstupu členu je typické napětí u VÝSTL 0,2 V 9

20 rychlá změna u VÝSTL při zpětném snižování vstupního napětí v okolí u VST,3 V je dynamickým jevem, kdy se tranzistor T 4 otevírá dříve, než stačí přejít tranzistor T 3 ze stavu nasycení do stavu zahrazení, po určitou dobu tedy vedou tranzistory T 3 a T 4 současně a výstupním obvodem protéká zkratový proud, vrcholová hodnota zkratového proudu dosahuje u standardní řady TTL 54/74 TTL až 25 ma, doba trvání tohoto proudového impulsu závisí na velikosti kapacitní zátěže výstupu a strmosti hrany budicího vstupního napětí 20

21 Dynamické parametry obvodů TTL udává výrobce nepřímo, a to pomocí typických časových zpoždění reakce výstupu logického členu při skokové změně logické hodnoty vstupního signálu např. pro řadu TTL udává výrobce TI dobu zpoždění reakce (zdržení) logického členu při přechodu z úrovně L na úroveň H hodnotou t PLH < 22 ns a při přechodu z úrovně H na úroveň L hodnotou t PHL < 5 ns 2

22 Další varianty obvodů TTL vyvinuty s cílem: - buď zmenšit příkon, - nebo zmenšit zpoždění signálu, - nebo v optimálním případě zmenšit i příkon i zpoždění. tak vznikly v řadě 54/74 varianty L, LS, ALS, H, S, AS, z nichž dnes mají největší uplatnění moderní zdokonalené varianty ALS a AS podstatné omezení rychlosti obvodů TTL vyplývá z časového zpoždění, které je nutné pro přechod tranzistoru z nasyceného stavu do stavu zahrazení rychlé logické obvody TTL proto používají ke zvýšení rychlosti Schottkyho tranzistory, což jsou tranzistory, mající mezi kolektor a bázi připojenu Schottkyho desaturační diodu, která zabraňuje přechodu tranzistoru do nasycení 22

23 74S V R 2K8 R 2 900R R 4 50R T 5 A T T 2 T 5 B T 3 Y R 3 500R R 4 250R R 5 3K5 D A D B T 6 rychlost členu je zvýšena zmenšením odporu jeho pracovních rezistorů jiná konfigurace výstupního obvodu pro (vlivem T 4, T 5 v Darlingtonově dvojici se snižuje výstupní dynamická na hodnotu asi 0 při výstupním signálu náhrada rezistoru R 3 aktivním obvodem s T 6 a R 3, R 4 (tento obvod urychluje otevírání tranzistoru T 3, omezuje přesycování báze T 3 nadměrným proudem, je-li T 3 otevřen, zlepšuje teplotní chování obvodu, neboť snižuje závislost dynamických parametrů na teplotě a zlepšuje tvar převodní charakteristiky) 23

24 Vnitřní zapojení obvodu 74ALS V R 37K R 2 50K R 3 4K R 7 50R A T A T 2 T 6 D 2A T 7 R 4 5K D A T 3 Y B T B T 5 R 5 2K8 R 6 5K6 D 2B T 4 D B 24

25 Výkonnost logických hradel TTL t d P d f m průměr časové zpoždění příkon na jeden člen maximální kmitočet 25

26 Digitální integrované obvody IIL Integrovaná injekční logika IIL (Integrated Injection Logic) využívá k proudovému buzení bipolárních spínacích tranzistorů injekci minoritních nosičů proudu do báze pomocí injektoru tvořeného tranzistorem PNP a nikoliv klasického buzení ze zdroje napájecího napětí přes sériový rezistor. Tím značně klesá ztrátový výkon a tedy i potřebný příkon obvodu a současně se podstatně zvyšuje počet součástek, které lze na čipu téže plochy integrovat. X I N T INJ T 2 Y Y Y Y X Y YY Y Kolektor injekčního tranzistoru T je spojen s bází vícekolektorového tranzistoru T 2, báze tranzistoru T je současně emitorem tranzistoru T 2. Emitor tranzistoru T (laterální tranzistor PNP) slouží jako injektor nosičů náboje. Difuzí se minoritní nosiče dostávají do kolektorového obvodu tohoto tranzistoru a tím i do báze tranzistoru T 2 (vícekolektorový tranzistor NPN). 26

27 Základní logickou funkcí obvodu je inverze logického signálu z jednoho společného vstupu (báze T2) na několik výstupů (kolektory T2). Požadované další logické funkce se u obvodů IIL vytvářejí vhodným spojováním jejich výstupů podle pravidel Booleovy algebry. Příklady spojování elementárních spínacích obvodů IIL pro získání logických funkcí NAND a NOR. Je zde schematicky naznačeno spojení dvou elementárních členů pro vytvoření klopného obvodu typu RS. A AB A.B A A. B = A + B S S 2 S 3 Q B B R R 2 R 3 Q a b c 27

28 Ztrátový výkon (a tedy i nutný příkon) je u obvodů IIL velmi malý. Velikost napájecího proudu určuje dobu zpoždění signálu při průchodu hradlem. Závislost mezi proudem I N a výsledným zpožděním je pro normalizovanou hodnotu zpoždění t pd /t pd0. Vztažná hodnota zpoždění je přibližně t pd0 = 0 až 20 ns. t t pd pd Protože vstupní napětí injektoru je přibližně konstantní, u INJ 0,85 V (je to úbytek napětí u EB na propustně pólovaném přechodu EB tranzistoru T ), bude příkon jednoznačně dán průměrnou hodnotou napájecího proudu IN injektoru. U čipů připadá na jeden z n logických členů průměrný proud I N /n. 0, 0,00 0,0 0, A I N 28

29 Převodník TTL/IIL R 0K T u VST TTL D u VÝST IIL R 2 0K 29

30 Logické obvody v technologii ECL R 290 R T 4 R OR T 3 2 až 8 T 5 T T 2 T 3 T 2 U R (-,75 V) u 2 (NOR) u 22 (OR) U R -,75 V D D 2 u u 2 u 3 R 3 K8 R 4 K5 R 5 K5 5,2 V R 6 2K R 8 2K36 a U EE = - 5,2 V b U EE = - 5,2 V ECL (emitter-coupled logic), bipolární tranzistory aktivní oblasti jako řízené přepínače proudu vyšší rychlost, logická funkce OR, malá výstupní dynamická impedance přibližně 2 až 8, výstupní signály navzájem inverzní, stabilní referenční stejnosměrné napětí U R = -,75 V napájecí napětí logických obvodů ECL U 30 EE = -5,2 V

31 - 5,2 V -,325 V -,75 V -,025 V - 0,690 V ECL - v několika typových řadách, které se značně liší odpory rezistorů, větší odpory - menší potřebný příkon, menší rychlost a naopak logické operace NOR nebo OR. u Lmin - 5,0 V -,5 u Lmax U R u Hmin -,0 u Hmax - 0,5 V u 0 u Lmin u Lmax U R u Hmin u Hmax - 5,0 V -,0 -,0-0,5 u 0 u 2 u 2 NOR - 0,700 V - 0,850 V -,75 V u 2Hmax u 2Hmin -,0 V U R - 0,5 V u Hmax u 2Hmax -,0 V U R -,500 V -,5 V u 2Lmax OR -,5 V u 2Lmax -,800 V u 2Lmin -,5 V u 2Lmin - 2,0 V šrafování vyznačuje toleranční oblasti, v nichž se může vyskytnout hodnota výstupního napětí u 2 pro dané povolené hodnoty vstupního napětí u ; jmenovité hodnoty přitom jsou u 2L = -,58 V a u 2H = -0,76 V 3

32 Logické obvody v technologii CMOS typické vlastnosti komplementární technologie CMOS: - původně navržena pro zařízení s omezenými kapacitami napájecích zdrojů, - velký rozsah napájecích napětí, - jednoduché napájení, - velmi malý příkon ve statickém režimu - velká šumová imunita, která se zvětšuje se zvětšujícím se napájecím napětím, - velký logický zisk, - relativně malé časové zdržení při přenosu ze vstupu na výstup (u obvodů HCMOS srovnatelné s obvody ALS TTL), - velký rozsah pracovních teplot, - ochrana všech vstupů a výstupů proti přepětí standardní řada obvodů 4000/4500 a

33 Základní invertor v technologii CMOS dva tranzistory pracující v obohacovací módu činnosti T vodivostní kanál typ N T 2 vodivostní kanál typ P při u VST = H nebo L je klidový proud velmi malý (na) diody slouží jako ochrana proti vlivům statické elektřiny a proti přepólování rozsah napájecích napětí 3 až 8 V (řada 4000/4500) 33

34 Ošetření nezapojených vstupů Nepoužité vstupy nesmí zůstat nezapojeny Připojují se na trvalou log. Úroveň Log H NAND a AND Log L OR a NOR Nepoužité vstupy můžou být také spojeny s dalším vstupem Nedoporučuje se pro high-speed design Spojením vstupu zvyšujeme jejich kapacitu

35 Převodní charakteristika CMOS Tvar těchto charakteristik je podmíněn postupným přechodem tranzistoru T z aktivní oblasti jeho výstupních charakteristik (vějířovitě se rozbíhající soustava charakteristik v okolí počátku souřadnic, vyznačujících se velkou strmostí) přes oblast proudové saturace (téměř přímkové charakteristiky, prakticky rovnoběžné s osou napětí) do stavu zahrazení (charakteristika splývající s osou napětí - tranzistorem teče jen zbytkový proud) a souběžně probíhajícím přechodem tranzistoru T 2 ze stavu zahrazení přes oblast saturace do aktivní oblasti. Oba tranzistory pracují s obohacením, při nulovém napětí hradla G tranzistoru vzhledem k jeho emitoru S je tranzistor uzavřen. K otevření tranzistoru s kanálem typu N je třeba přivést na jeho hradlo kladné napětí U GSN převyšující jeho prahové napětí U PN. Tranzistor s kanálem typu P se otevírá záporným napětím hradla vzhledem k jeho emitoru U GSP, toto napětí musí být zápornější, než prahové napětí tranzistoru U PP. 35

36 u O 4 V U DD = 5 V 2 0 U DD = 0 V 8 6 U DD = 5 V u O (u I ) 4 2 TTL V u I Převodní charakteristika pro různá napájecí napětí 36

37 2 ma i D 0 8 U C = 5 V U C = 0 V U C = 5 V V u I Proudový odběr hradla v závislosti na vstupním napětí 37

38 8 V 6 u O 4 U DD U DD - 0,0 H 2 0,7U DD 0 8 nedef V U DD 0,3U DD L 0,0 V Překrytí úrovní vstupních a výstupních napětí pro přípustné hodnoty napájecích napětí 38

39 + U N + U N x y x x 2 x 2 x y x x 2 x 2 a b Zapojení hradel a) NOR a b) NAND 39

40 40

41 Digitální integrované obvody řady 54HC/74HC a 54HCT/74HCT konstruovány tak, aby mohly přímo nahradit obvody TTL a bez problému s nimi spolupracovat vyrobeny technologií CMOS napájecí napětí U CC = 2 až 6 V bez potíží je lze budit obvody CMOS i TTL zaručované výstupní napětí obvodů TTL u OH > 2,4 V však nebude stačit pro vybuzení obvodu CMOS při U CC = 5 V u IH > 3,5 V, je nutné použít pomocný rezistor s odporem kolem 0 k připojený mezi vstup a +5 V rozložení vývodů v pouzdře je shodné s obvody TTL příklad obvodu 74HCT00 4

42 u O 5 V LS00 HC00 u O (u I ) V u I Převodní charakteristiky LSTTL a HCMOS příkon obvodů 74HC je významný především v dynamickém provozu, ve statickém režimu je příkon v průměru 0 µw pro elementární hradlo, změna teploty - vliv na příkon obvodu: při zvýšení teploty z 25 C na 85 C se napájecí proud při U CC = 6 V zvětší z 2 µa na 20 µa (příkon se zvětší z 2 µw na 20 µw) další zvýšení na maximální přípustnou teplotu 25 C se projeví napájecím proudem 40 µa a odpovídajícím ztrátovým výkonem 240 µw 42

43 Digitální integrované obvody FACT řady 74AC a 74AHC 0,2 ma i I u I (i I ) 0, napájecí napětí U CC = 2 až 6 V 74AC představují skupinu rychlých obvodů CMOS se vstupními úrovněmi CMOS a posílenými výstupy CMOS (až 24 ma) - 0, V u I 74ACT přestavují skupinu rychlých obvodů CMOS, ale jsou upraveny tak, aby při U CC = 5 V mohly přímo pracovat s obvody TTL - 0,2 vstupní proud v rozmezí vstupních napětí 0 až U CC typicky A, mimo toto rozmezí vzrůstá vlivem ochranných diod obvody FACT mají doby zpoždění stejné jako obvody ALS TTL 43

44 ZÁSADY NAVRHOVÁNÍ DIGITÁLNÍCH praktické zkušenosti, OBVODŮ A SYSTÉMŮ pochopením fyzikální podstaty jevů v jednotlivých stavebních prvcích a jejich vzájemných interakcí ukáží, které obvykle doporučované aplikační zásady je nutné v dané situaci dodržet a které lze obejít, popř. které vlastnosti obvykle uváděné jako nevýhodné je možné s výhodou využít k dosažení potřebného efektu. Jde především o aplikační zásady pro následující případy:. hazardy 2. připojování vstupů digitálních obvodů, 3. připojování výstupů digitálních obvodů, 4. spoje a přenos signálů, 5. obecné aplikační zásady, 44

45 Hazardy v kombinačních logických obvodech Základní pojmy Vznik hazardu - v důsledku časového zpoždění při průchodu signálu logickými členy vzniknou na výstupu obvodu při změnách vstupních signálů přechodné jevy ve tvaru impulsů (parazitní impulsy, glitch). Hodnota časového zpoždění (zdržení) v logických členech závisí na teplotě, napájecím napětí apod. jistý prvek náhodnosti v tom, zda ke vzniku uvedených impulsů, podmíněnému kombinací vhodných hodnot zpoždění, skutečně dojde nebo ne. Podle toho, zda se mění vstupní veličiny vzniká: statický hazard, dynamický hazard. Hazardní stavy negativně působí i v sekvenčních obvodech: mohou způsobit, že na ně zareagují jen některé (rychlejší) obvody, jiné (pomalejší) na ně zareagovat nemusí a systém se tak může dostat do nepředvídatelných stavů. 45

46 Vznik parazitního impulsu při statickém hazardu Očekávaný výstupní signál má mít stálou úroveň, ale při změně sledované vstupní veličiny může vlivem časových zpoždění v obvodu na výstupu vzniknout parazitní impuls opačné úrovně. a f ( a ) KLO - a f ( a ) KLO f ( a ) 3 2 KLO f ( a ) f ( a ) 2 2 f ( a ) 46

47 Vznik parazitního impulsu při dynamickém hazardu Při změně vstupní veličiny očekáváme změnu veličiny výstupní. Je-li v obvodu dynamický hazard, může se odezva výstupní veličiny skládat z většího lichého počtu změn, tj. k očekávané změně se přidá ještě jeden (nebo i více) parazitních impulsů. a KLO - KLO f ( a ) f ( a ) 2 KLO 4 f ( a ) a f ( a ) f ( a ) 2 KLO f ( a ) 3 a f ( ) 3 f ( a ) 47

48 Kombinační obvody s dvoustupňovou strukturou NAND-NAND a NOR-NOR a a' & y a a' ( a ) y a a' y a a' ( b ) y Pro NAND vzniká při hazardu parazitní impuls úrovně L při klidové úrovni H, u zapojení se členy NOR je tomu naopak. 48

49 Vyšetřování hazardů Zakreslíme-li vyšetřovanou funkci do Karnaughovy mapy, můžeme v ní hazardy lehce poznat. Obecně mohou vznikat parazitní impulsy u těch přechodů, kde se v mapě dotýkají dvě sousední smyčky, přičemž tento dotyk není překryt další smyčkou tyto hazardy se odstraní doplněním smyček, které tyto dotyky překrývají. Příklad: a a' logická funkce: y a b a c d b c d & & & y Parazitní impuls zde vzniká při změně proměnné a, je-li hodnota y = způsobována buď jedničkovou hodnotou součinu a.b nebo a c, ne však hodnotou proměnné d. 49

50 I I I a I C D F E I 8 9 B A I I I I I I I b c d Doplnění mapy o konsensus b. c zavede do mapy smyčku, která tento přechod překrývá. Tento doplňkový součin neobsahuje proměnnou a, takže svou jedničkovou hodnotu drží i při změně této proměnné. y a b a c d b c Zcela podobnou úvahou bychom mohli rozebrat příčiny a způsob odstranění hazardů v zapojeních s obvody NOR. 50

51 Potlačení hazardů způsobem uvedeným v příkladu za cenu poněkud větší složitosti zapojení, podmínkou je použití dvoustupňového zapojení NAND-NAND nebo NOR-NOR složeného ze základních kombinačních logických obvodů, výstupní signály využíváme až po uplynutí určité doby po změně vstupních proměnných, kdy již dojde k jejich ustálení, takové vzorkování jetypické pro synchronní sekvenční systémy, hazardy můžeme připustit, pokud jsme si jisti, že nemohou způsobit nepříjemnosti, v nejvyšší nouzi je možno použít filtru RC s charakterem integračního článku; toto řešení však nepatří k těm, která lze obecně doporučit, a může být příčinou jiných problémů souvisejících s prodloužením hran takto upravených signálů. 5

52 Připojování vstupů Je nutné dodržet požadované napěťové úrovně vstupních signálů. Při větších vstupních proudech některých logických obvodů (až i IL = 2 ma u STTL) respektovat také omezení velikosti vnitřního odporu zdroje signálu. Je třeba respektovat minimální přípustnou strmost hran vstupního logického signálu (např. limit V/µs pro běžné obvody TTL a až V/s pro obvody s hysterezní převodní charakteristikou). V případě vstupů digitálních obvodů jde především o následující aplikační zásady: ošetření nevyužitých vstupů, připojování vstupů nevyužitých logických obvodů, přizpůsobování napěťových úrovní, zpracování signálů mechanických kontaktů logickými obvody.

53 Ošetření nevyužitých vstupů Platí zásada neponechávat nevyužité vstupy logických obvodů TTL nepřipojené připojíme nevyužitý vstup na zdroj napětí definované úrovně L nebo H tak, aby nebyla narušena logická funkce ošetřovaného obvodu. U standardních obvodů TTL se vstup vyhodnocuje jako by byl nastaven na úroveň H, ale má v tomto případě velmi nízkou odolnost proti rušení. U požadavků na rychlost odezvy těchto obvodů se může projevit zpoždění způsobené nabíjecím procesem, vázaným na parazitní kapacitu nepřipojeného vstupu (u obvodů TTL ns na každý nepřipojený vstup). + 5 V (< 5,5 V) + 5 V + 5 V (< 5,5 V) SN 7492 R CÍTEJ CD CD CT0 A & AB A & AB A & AB &L A A B B B DATA { B C B C A B & AB A B & A + B NASTAV D L R 7 D BO CA

54 T A T B T C T D U CC Y = ABC Obvody CMOS - vysoká vstupní impedance (typicky 0 2 ) do nepřipojených vstupů se snadno indukuje rušivý signál. A B C D T A T B T C T D Nevyužité vstupy se připojují na U CC, na společný vodič nebo na použitý vstup, jinak výstup může mít nedefinovanou úroveň nebo se několikanásobně zvýší proudový odběr z napájecího zdroje. Volba kam připojit nevyužitý vstup není zcela libovolná - dá se jí ovlivnit i zatížitelnost výstupu obvodu. Připojením nevyužitých vstupů k použitým se patřičně zvětšuje proudová zatížitelnost výstupu (zvětšuje i OH u členů NAND a i OL u členů NOR) z výstupu vícevstupových hradel lze budit i větší zátěže.

55 Připojování vstupů nevyužitých logických obvodů Pokud na desce s plošnými spoji zůstane nevyužit jeden nebo dokonce více logických členů je vhodné připojit vstupy těchto nevyužitých obvodů na takovou úroveň, aby spotřeba těchto obvodů byla minimální. Např. hradlo TTL NAND má proudovou spotřebu asi ma při výstupní úrovni H a spotřebu asi 3 ma při výstupní úrovni L je vhodné vstupy nevyužitých obvodů NAND připojit na zem (ušetříme 2 ma na každý logický člen). U nevyužitých logických obvodů CMOS jsou takové úvahy zbytečné. Vždy je alespoň jeden z řetězce spínacích tranzistorů zahrazen - obvodem teče jen nepatrný klidový proud a logické členy (pokud pracují) ve statickém režimu mají zanedbatelně malý příkon.

56 Přizpůsobování napěťových úrovní Signály přiváděné na vstupy logických obvodů jsou dodávány z obvodů, jejichž výstupní signál může mít jiné úrovně H a L, než jaké jsou potřeba k buzení vstupů daných logických obvodů. Signály s větším rozkmitem obvykle stačí okrojit (a) Signály, které nemají dostatečnou velikost předběžně zesílit (b) Signály ležící v jiné napěťové oblasti nutno přesunout do požadované oblasti a popř. ještě dále upravit (c). U > U C 0 V R D 2 D U > U C U ZD < 5 V U < 0-0,7 V R H H L L U < 0 U > U C U C 0 V R R 2 D T + 5 V R 3 L H - 5 V + 5 V 0 V - 0,7 V R 3 K R R + 5 V T L H R 0K - 5 V a b c R < (u IL - U )/i IL

57 Vzájemné propojení obvodů TTL a CMOS (7402) R 0K (400) U DD = U C = 5 V (7407, 747) (40) U C = 5 V R 0 00K & TTL à CMOS TTL à CMOS (400) U 2 V DD (BC 77) (7404) U C = 5 V (4030) (KC 508) (7404) U DD > 5 V U C = 5 V = T R 27K T CMOS à TTL CMOS à TTL

58 Logické obvody CMOS u IL < 0,3 U DD (tj. pro U DD = 5 V je požadováno u IL <,5 V) u IH > 0,7 U DD až 0,8 U DD (pro U DD = 5 V tedy u IH > 3,5 až 4 V) Logické obvody TTL výstupní napětí u OL < 0,4 až 0,5 V a u OH > 2,4 až 2,7 V Z hlediska návrhu nejčistší řešení tohoto problému poskytují obvody CMOS ve verzích HCT a ACT jejichž vstupní napětí u IL, u IH jsou v tolerancích platných pro obvody TTL. Vazba CMOS na TTL Obvody CMOS řady 4000/4500 mají malou proudovou vydatnost, proto je nutné použít: buď výkonové CMOS 4049, 4050, nebo CMOS řady HC, HCT, AC a ACT, které se vyznačují velkou proudovou vydatností výstupů a na druhé straně aplikací obvodů TTL v řadách LS, ALS a AS, jejichž vstupní proudy jsou značně redukovány ve srovnání se staršími řadami.

59 Zpracování signálů mechanických kontaktů logickými obvody Patří sem různé spínače, přepínače, tlačítka, relé, klávesnice apod. Výstupní signál logického členu s mechanickým kontaktem může být v okamžiku zapnutí nebo vypnutí kontaktu doprovázen po dobu až několika milisekund zákmity (mechanického původu), které se dostávají na vstup připojených logických obvodů a pronikají do nich, což může mít nežádoucí důsledky v kritických případech je nezbytné signál z mechanických kontaktů ošetřit speciálními obvody. V nejjednodušším případě použijeme za spínačem integrační článek RC k časovému překlenutí přechodného děje při zapnutí nebo vypnutí kontaktu ( ms). Výstupní napětí členu RC se zpracovává invertorem s hysterezí.

60 R K +5 V 7432 Q 4K7 H +5 V 4K7 74AS00 & Q R 2 390R C L & Q a V K b ALS005 H Q H Q L Q L Q c K T NUL d

61 Zpracování signálů mechanických kontaktů logickými obvody CMOS zásady ošetřování signálů dodávaných z kontaktových logických členů jsou pro obvody CMOS obdobné jako u jiných technologií: U DD S R 74HC Q U DD R 00K 74ACT4 CMOS S 2 S Q (0 V) C 00 n R 2 M 0 V (U DD ) R 00K R 2 00K? překlápění klopného obvodu,? vliv opakovaného stlačení téhož tlačítka,? zákmity při spínání tlačítka, přechodné děje? dimenzování dvojbranu R R 2 C

62 Výstupy digitálních obvodů je třeba dodržet mezní hodnoty výstupních napětí a proudů, při buzení dalších logických obvodů ze sledovaného výstupu nesmíme překročit povolené zatížení výstupu, které se udává logickou zatížitelností N, logická zatížitelnost určuje největší počet logických vstupů, které můžeme z daného výstupu budit (např. z hradla 7400 (N = 0) můžeme dodávat výstupní logický signál do deseti vstupů logických obvodů TTL), přepočtem N.i VST snadno můžeme zjistit povolené hodnoty výstupních proudů i Z > 0,4 ma + 5 V proud i RH = (U C - u VÝSTH )/R se přičítá k výstupnímu proudu -i VÝSTH logického obvodu. R R Z při změně výstupní úrovně na L poteče výstupem IO proud i VÝSTL = i RL = (U C - u VÝSTL )/R i RL i VÝSTLmax R (U C - u VÝSTL )/ i VÝSTL max Pro TTL s logickou zatížitelností N = 0 je R 300 a pro výkonové obvody s N = 30 je R 00. Přídavný proud i RH je pak až 8,6 ma popř. až 26 ma

63 7400 KF508 budicí proud i + 5 V U B i C /h 2e je dodáván do báze T P z výstupu logického obvodu R i C R Z P R (u VÝSTH - u BE )/i B (,7 V)/i B & TTL (N < 0) R i B T uvažujeme-li u VÝSTH 2,4 V a u BE 0,7 V, pak R p (U C - u VÝSTH )/i B (2,6 V)/i B Proud i B l ze kompenzovat pomocí proudu rezistorem R p tak, že výstup logického obvodu k tvorbě proudu i B prakticky nepřispívá.

64 Spínání velkých proudů 7403 BC 2 U P > 0 KU 606 (30 V) + U i B R (K8) R Z R Z & i B <= 8 A 74HCU04 T KUN 05 T T 2 R 0K protože u VÝSTH u BE2s + u BE3s 0,7 V + 2,4 V = 3, V, není při provozu nikdy překročeno dovolené výstupní napětí logického členu, i když je rezistor R napájen ze sběrnice +30 V, tranzistory T a T 2 musejí být vybrány s ohledem na dostatečnou proudovou vydatnost a na předpokládané provozní napětí, R (U p u BEs u BE2s ).h 2es.h 2e2s /i

65 Ovládání výkonových zátěží obvody CMOS při aktivní úrovni H U U U D D D KY 30 Re 74HCT08 (408) & I D R 2 T 74HCT08 (408) & I 0,5A LOGICKÝ SIGNÁL R R 0K T KF 508 T 2!! proudová zatížitelnost hradla CMOS, napětí logické úrovně,!! k dosažení proudové slučitelnosti je použita pro zapínání budicí cívky relé Re Darlingtonova dvojice tranzistorů T a T 2,!! proč dioda??

66 Buzení výkonové zátěže při aktivní úrovni L 7437 D + 5 V Re 74ALS V Ž 3 V/50 ma & R 80R R 2 270R a b 7400 U C = + 5 V 74HC02 U DD U~ R 2 0K i Z ZÁTĚŽ & R R 0K i B R 2 R Z i G c U N < 0 V d

67 Spoje a přenos signálů Při přenosu signálu používáme v zásadě dva typy přenosových vedení:. nesymetrická (jeden vodič je uzemněn), 2. symetrická (rozdílová). Volba vhodné konstrukce vedení závisí i na požadovaném druhu přenosu:. jednosměrný přenos, 2. podmíněně obousměrný přenos, 3. přenos multiplexní sběrnicí. Indukcí rušivého signálu vzniká z vnějších zdrojů šum u Š a ve společném vodiči existuje mezi oběma konci vedení potenciální rozdíl u ZEM. Vstupní napětí přijímače je dáno superpozicí u K = u V + u ZEM u Š.

68 Model nesymetrického vedení VYSÍLAČ PŘIJÍMAČ r VÝST r vst D VST u i u V u Š u K R K D VÝST u ZEM nesymetrické vedení - konstrukčně jednoduché, neboť každá signálová cesta je tvořena jedním vodičem, přičemž signál je vztažen ke společnému vodiči (zemi)

69 Model symetrického vedení ROZDÍLOVÝ VYSÍLAČ SYMETRICKÉ VEDENÍ ROZDÍLOVÝ PŘIJÍMAČ u Š D VST D VÝST u Š SPOLEČNÝ VODIČ u ZEM symetrické vedení využívá k přenosu signálu rozdílový signál dvou vodičů, které jsou buzeny symetricky vůči společnému vodiči, jenž se na přenosu signálu nepodílí, vedení je buzeno z vysílače se dvěma komplementárními výstupy, přijímač pracuje jako rozdílový zesilovač (komparátor), rušivé napětí u Š se indukuje do obou signálových vodičů a působí jako souhlasné napětí, jímž je podložen přenášený signál, rušivé napětí u ZEM rozdílu zemních potenciálů společného vodiče působí rovněž jako souhlasné napětí na vstupech přijímače

70 Dosažení velkého odstupu signálu od šumu. použít stíněné vodiče k potlačení přeslechů, 2. zvětšit úroveň výstupního signálu vysílače, 3. zmenšit odpor společného vodiče a tím minimalizovat napětí u ZEM, 4. dostatečně oddálit signálové vodiče od napájecího rozvodu a od sousedních signálových vodičů, 5. upravit sklon hran výstupních impulsů vysílače tak, aby se zmenšily přeslechy vzniklé kapacitní vazbou, 6. použít přijímač s hysterezní charakteristikou, 7. zkrátit spoje tak, aby se zmenšila možnost působení rušivých zdrojů na vedení, použít vhodnou kombinaci předchozích způsobů. každý z uvedených způsobů má však i své nedostatky, např. první tři způsoby jsou ekonomicky náročné, pátý a šestý způsob znamenají zpomalení zpracování signálu a zkracování spojů nebývá vždy možné

71 Spoje plošné spoje, jednoduché drátové vodiče, dvojité a vícenásobné vodiče, zkroucené vodiče nebo koaxiální kabely Elektricky krátké vedení - signál jím projde za kratší dobu než je trvání nejstrmější hrany signálu. Může být impedančně nepřizpůsobeno a přesto nedojde k rušení signálu odraženým impulsem. Elektricky dlouhé vedení - podél něho signál prochází déle než je doba trvání hrany jeho impulsu. Rušivý signál vzniklý odrazem na nepřizpůsobeném konci vedení doznívá až po skončení hrany signálu a způsobuje rušení. typ t hr [ns] l m [m] ,5 74AS,5 0,3 74S 2,5 0,3 74L 5,5 74LS 6 0,55 74ALS 3 0,35 74H 7 0,65

72 dynamické odpory vstupů a výstupů nejsou stejné a navíc se liší i podle druhu hrany impulsu, tedy při změně H L a L H v tabulce jsou hodnoty dynamického výstupního odporu r VÝST a dynamického vstupního odporu r VST pro obě hrany procházejícího impulsu. obvod hrana H L hrana L H r VÝST [ ] r VST [ ] r VÝST [ ] r VST [ ] S H

73 Jednoduchý vodič z hlediska přenosu signálu se jeví jako nesymetrické vedení, nemůže mít jednoznačně definovanou charakteristickou impedanci - záleží na jeho geometrickém tvaru a poloze vzhledem ke společné zemnicí ploše (Z stovky až tisíce ) Z Dvojitý vodič a paralelní vícenásobné vodiče impedance silně závisí na jejich geometrickém uspořádání a na blízkosti ostatních vodičů v přístroji L/C Vedení se zkroucenými vodiči tvořeno dvěma souběžnými izolovanými vodiči s průměrem drátu 0,5 mm nebo 0,3 mm, navzájem kolem sebe zkroucenými tak, že na m délky připadá 25 až 40 zkrutů, tím je zaručena konstantní hodnota charakteristické impedance, ta by měla být co nejmenší, jinak vzrůstají přeslechy

74 Přenos signálu nepřizpůsobeným vedením

75 Vlastnosti vedení se zkroucenými vodiči snadné impedanční přizpůsobení, může být použito i pro přenos na elektricky dlouhé vzdálenosti, je odolné proti rušení, charakteristický odpor vedení bývá 00 až 30 (někdy 50 až 200 ) při průměru drátu 0,5 mm, tloušťce izolace 0,05 až 0, mm a při 20 až 40 zkrutech na metr délky, průměrná kapacita je 30 až 80 pf na metr délky vedení, díky konstantní hodnotě charakteristické impedance jsou zkroucené vodiče vhodné pro přenosy na velké vzdálenosti (až 000 m) s poměrně vysokými kmitočty (až nad 5 MHz), maximální útlum na kmitočtu 5 MHz je přibližně 2,8 db pro vedení dlouhé 30 m.

76 Vlastnosti vedení s koaxiálním kabelem Koaxiální kabely - většinou jen pro nejnáročnější případy Charakteristický odpor bývá 50 až 80 Ω. Kapacita C = 30 až 00 pf/m. Malý útlum (asi 2 až 5 db/00 m na kmitočtu 0 MHz). Jsou používány jako nesymetrická vedení. Koaxiální kabely mají však i nevýhody Zabírají více místa. Obtížně se napojují. Mají větší hmotnost. Jsou dražší.

77 Přizpůsobení konce nesymetrického vedení V R 2 (220) l = 5 m 7404 D R 00 l = 5 m R (220) U nepřizpůsobeného vedení se nejhůře přenáší hrana H L impulsů. Na přizpůsobovacím rezistoru R na začátku vedení se zmenší skok H L tak, že na konci vedení bude součet předchozí úrovně H, přímého a odraženého impulsu nulový. R = 2 Z - r VÝST 2 = (r VST - Z)/(r VST + Z) 2 Z r VÝST r VST činitel odrazu na konci vedení charakteristický odpor vedení výstupní odpor vysílače vstupní odpor přijímače při přenášené hraně H L. TTL NAND: r VÝST 2 a r VST,2 k - zkroucený dvojvodič s Z 30, 2 0,8 R 92. Volíme R = 00, nebo lépe při sledování průběhu u 2 (t) na osciloskopu optimalizujeme hodnotu R experimentálně nastavením trimru.

78 Aplikační zásady pro návrh zařízení s digitálními obvody zabezpečení dostatečného chlazení součástek vhodným umístěním výkonově namáhaných součástek a chladičů, vyloučení přeslechů vhodným prostorovým umístěním vodičů nebo jejich stíněním, kvalitní rozvod zemí a napájecích napětí, spojování zemí různých zdrojů a částí obvodu, spojení zemí s kostrou a propojení zemí se spolupracujícím zařízením, ochrana zdrojů proti zkratu a ochrana integrovaných obvodů proti přepětí, dostatečná filtrace napájecích napětí elektrolytickými kapacitory a ve skupinách integrovaných obvodů keramickými kapacitory, ochrana konektorů proti chybnému připojení označením nebo mechanickými klíči, snadná výměna součástek s kratší dobou života (pojistky, žárovky), ošetření signálů z mechanických kontaktů proti vlivu odskakování kontaktů, zpracování pomalu se měnících signálů logickými obvody s hysterezní charakteristikou Schmittova klopného obvodu,

79 ošetření nepoužitých vstupů logických obvodů a vstupů nepoužitých obvodů, k výstupům číslicových obvodů nepřipojovat přímo kapacitory s kapacitou větší než 0,5 až nf, ochrana logických obvodů a tranzistorů s indukční zátěží (relé) antiparalelně zapojenou ochrannou diodou, ochrana vstupů a výstupů obvodů proti přepětí, zaručit, aby nemohlo být na vstupy obvodů CMOS přivedeno napětí, pokud obvody nemají připojeno napájecí napětí UDD, správný návrh delších přenosových vedení a jejich správné impedanční zakončení (zkroucený dvojvodič a koaxiální kabely), zajistit snadnou diagnostiku zařízení, zabránění výskytu hazardních impulsů a stavů, nastavení definovaného stavu po zapnutí přístroje,

80 dodržení bezpečnostních předpisů; obsluha zařízení musí být za všech okolností bezpečná, kvalitní, úplná a jednoznačná dokumentace pro případné opravy nebo zhotovení dalšího kusu, ochrana proti vnějšímu rušení, zabránit generování rušivých signálů, nepřekročit povolené mezní parametry použitých součástek.