VYSOKÉ UENÍ TECHNICKÉ V BRN Fakulta elektrotechniky a komunikaních technologií. Bakaláský studijní obor ELEKTRONIKA A SDLOVACÍ TECHNIKA

Transkript

1 VYSOKÉ UENÍ TECHNICKÉ V BRN Fakulta elektrotechniky a komunikaních technologií Bakaláský studijní obor ELEKTRONIKA A SDLOVACÍ TECHNIKA BAKALÁSKÁ PRÁCE Brno 2006 Jaroslav PAJSKR

2 VYSOKÉ UENÍ TECHNICKÉ V BRN Fakulta elektrotechniky a komunikaních technologií Ústav radioelektroniky Regulátor efektivní hodnoty naptí s dálkovým ízením bakaláská práce Studijní obor: Jméno studenta: Vedoucí Bakaláské práce: Elektronika a sdlovací technika Jaroslav PAJSKR Ing.Vaclav Pospíšil 1

3 Úvod Vlastnosti regulaních systém Využitelné spínací prvky k regulaci efektivní hodnoty naptí Zpsoby regulace efektivní hodnoty naptí Kód RC Procesory Atmel ady AVR Návrh obvod a plošného spoje Výkonový spína Budi pro tranzistor MOSFET Napájecí zdroj pro budi tranzistoru MOSFET IR pijíma TSOP Detektor prchodu nulou Procesor ATtiny Napájecí zdroj pro ídící jednotku Schéma regulátoru Návrh desky plošného spoje Návrh programu Vlastnosti a ovládání regulátoru ešení programu Zvolený zpsob ešení Výpoet doby sepnutí spínae Odpor žárovky Výpoet výstupního výkonu Výpoet tabulky Závr Literatura

4 Úvod Regulátor efektivní hodnoty stídavého naptí se používá v mnoha aplikacích. Používají se k regulaci výkonu topných tles, k regulaci toivého momentu elektromotoru, k regulaci intenzity osvtlení a v mnoha dalších pípadech. Osvtlení se používá velmi asto, proto ešení projektu bude zameno do oblasti regulace intenzity osvtlení s využitím dálkového ovladae. Regulátor by se mohl zapojit místo klasického spínae osvtlení a tím by nevyžadovala instalace regulátoru zásah do elektroinstalace. Regulátor by byl napájen pes odpor svítidla. Z tchto požadavk, jako jsou malé rozmry a napájení regulátoru pes spotebi, vzniká urité omezení. Regulátor bude schopný regulovat pouze odporová svítidla, tedy žárovky. Nejastjší použití regulátoru by bylo v domácnosti. Zde se mže pedpokládat že bude dostupný dálkový ovlada vysílající IR kód standartu RC5. Regulátor by mohl být ovládán tímto ovladaem. Je nutné, aby regulátor umožoval nauení vysílaného IR kódu, který urí uživatel stiskem nevyužívaného tlaítka. 3

5 1 Vlastnosti regulaních systém 1.1 Využitelné spínací prvky k regulaci efektivní hodnoty naptí Tyristor Tyristor je prvek se tyvrstvou strukturou PNPN. Schématická znaka tyristoru je na Obr. 1a. Silové vývody jsou ANODA a KATODA. ídící vývod se nazývá GATE. Tyristor lze nahradit dvma tranzistory PNP a NPN viz. Obr. 1b. T2 T1 a) b) c) Obr. 1: a) Schématická znaka tyristoru, b) Náhradní schéma tyristoru, c) Typický prbh VA charakteristiky tyristoru Z náhradního schématu tyristoru je zejmé, že když je na vývod A pivedeno kladné naptí a záporné naptí na vývod C, pak pivedené ídící naptí mezi vývody G a C vyvolá proud ídící elektrodou nutný k sepnutí tyristoru. ídící proud v náhradním schématu sepne tranzistor T1 a ten oteve i T2. Oba tranzistory jsou sepnuté do té doby, než pestane téct proud mezi A a C. Typický prbh VA charakteristiky je na Obr. 1c. Podrobnjší informace o tyristoru je uvedeno v [1]. Triak Triak obsahuje ptivrstvou strukturu. Schématická znaka triaku je na Obr. 2a. Silové vývody jsou oznaeny A 1 a A 2 a ídící vývod je GATE. Triak má proti tyristoru výhodu v tom, že spíná naptí piložené mezi A 1 a A 2 a to nezávisle na polarit. Díky této vlastnosti mže spínat jak v kladné, tak i v záporné plvln stídavého naptí. Typický prbh VA charakteristiky je na Obr. 2b. Podrobnjší informace o tomto prvku jsou v [1]. Obr. 2: a) Schématická znaka triaku, b) Typický prbh VA charakteristiky triaku 4

6 Tranzistor MOSFET Tranzistor MOSFET má schématickou znaku na Obr. 3. Jedná se o pln iditelný prvek a to je jeho velká výhoda proti triaku a tyristoru. Tranzistor umožuje spínat i vypínat nezávisle na procházejícím proudu. Obsahuje vývody G Gate, D Drain, S Source. Tranzistor MOSFET se obvykle zapojuje tak, že mezi G a S se zapojí ídící naptí a mezi vývody D a S tranzistor spíná. Mezi hlavní parametry patí velikost maximálního naptí V DSS, odpor v sepnutém stavu R DS(on) a maximální trvalý procházející proud I d, atd.. Obr. 3: Schématická znaka tranzistoru MOSFET 1.2 Zpsoby regulace efektivní hodnoty naptí Efektivní hodnotu stídavého naptí lze mnit mnoha zpsoby. Každý zpsob je vhodný pro jiné úely a pi návrhu zaízení se vždy vybere ta metoda, která je pro danou aplikaci nejlepší. Metody regulace efektivní hodnoty naptí jsou uvedeny v [2]. Regulace pomocí transformátoru Asi nejznámjší a snad i nejstarší princip zmny efektivní hodnoty naptí je pomocí transformátoru. Transformátor se skládá ze dvou vinutí. Vinutí oznaené jako primární se vyznauje tím, že do magnetického obvodu dodává energii, kterou ostatní sekundární vinutí odebírají. Výstupnímu naptí U 2 odpovídá vztah (2.1). N2 U 2.U 1 (2.1) N1 kde N 2 je podle volby S1 dána vztahem (2.2). N 2 = N 2a + N 2b + N 2c (2.2) Obr. 4: Schéma regulátoru pomocí transformátoru Aby transformátor mohl pracovat jako regulátor efektivní hodnoty naptí, musí mít mnoho sekundárních vynutí, která budou mít rzné poty závit. Píklad regulátoru pomocí transformátoru je na Obr. 4. Pepínáním jednotlivých vynutí se docílí zmny efektivní hodnoty naptí. Bohužel pomocí tohoto zpsobu regulace nelze spojit mnit efektivní hodnotu na- 5

7 ptí a pi realizaci je zapotebí mechanický pepína nebo mnoho spína, které pipojí potebné vynutí k výstupu regulátoru. Metody regulace efektivní hodnoty naptí pomocí triaku a tyristoru Regulaci efektivní hodnoty naptí pomocí tyristoru nebo triaku lze provést dvma zpsoby. První zpsob regulace spoívá ve zpoždném sepnutí triaku tj. zpoždné pipnutí stídavého naptí na zátž po prchodu nulou. Zpoždní sepnutí triaku se provádí s každou plkou periody stídavého napájecího naptí. Pi této metod regulace vzniká vysokofrekvenní rušení a proto tato metoda není vhodná pro regulaci velkých výkon. Druhý zpsob regulace se provádí tak, že se triak spíná na uritý poet period stídavého naptí. Jeden cyklus této regulace pak pedstavuje nkolik period stídavého napájecího naptí. Tento zpsob regulace je vhodný pro spotebie s velkou setrvaností, u kterých nevadí, že pi regulaci bude vynecháno nkolik period stídavého naptí. Vertikální stídavé buzení Tato regulace je založena na tom, že prrazné naptí triaku (naptí, pi kterém triak sepne) se zmenšuje se vzrstajícím proudem Ig podle jeho pevodní charakteristiky. Píklad regulátoru se stídavým buzením je na Obr. 5. Obr. 5: Píklad zapojení regulátoru se stídavým buzením Ze stídavého naptí U1 je dliem naptí R1 - P1 získán proud Ig pro ovládání ídící elektrody triaku. Zmnou dlícího pomru trimru P1 se zmní doba, kdy triak sepne. Tento jev nastane tehdy, když naptí U1 pivedené pes zátž Rz na triak odpovídá prraznému naptí pi proudu Ig daném R1 a P1. Je zejmé, že takovýto zpsob ízení je velmi nelineární, nebo proud Ig a U1 se s asem mní a dobu kdy triak sepne lze zjistit jen pomocí pevodní charakteristiky, která je vždy nelineární. Další nevýhodou je malý rozsah regulace. Triak mže sepnout jen bhem první tvrtiny periody po prchodu nulou. Proto se mže výkon mnit pouze zhruba od 100% do 50% maximálního výkonu nelineárn a spojit. Pi dalším poklesu Ig klesne penášený výkon náhle na 0%. Tím se pak stává nastavený výkon 50% maximálního výkonu velmi nestabilním, protože vlivem malého rušení mže klesnout Ig a triak nemusí sepnout. Vertikální stejnosmrné buzení Princip regulace je velmi podobný jako v pípad vertikálního stídavého buzení, jen místo odporového dlie je stejnosmrný zdroj. Píklad vertikálního stejnosmrného buzení je na Obr. 6. 6

8 Obr. 6: Píklad zapojení regulátoru se stídavým buzením Zde zmnou naptí U2 se mní proud Ig a tím i naptí, pi kterém tyristor sepne. Tento zpsob regulace má obdobné nevýhodné vlastnosti jako vertikální stídavé buzení. Horizontální stídavé ízení Zde ídící proud Ig je zpoždn fázovacím lánkem RC. Tím lze dosáhnout vtšího rozmezí nastavení výstupního výkonu než v pedchozích dvou zpsobech. Zmnou P1 se mní asová konstanta RC lánku složeného z P1 a C1. Tím se mní i fázové zpoždní proudu Ig. Výstupní výkon lze regulovat spojit v rozsahu 0% až 100% maximálního výkonu. Okamžik, kdy triak sepne, závisí na pevodní charakteristice triaku, proto i tento zpsob je nelineární. Principielní schéma regulátoru s horizontálním ízením je na Obr. 7. Obr. 7: Principielní schéma regulátoru Horizontální impulsové ízení Jedná se o nejlepší, ale složitjší zpsob ízení než pedcházející zpsoby. Triak už není spínán velikostí proudu Ig, ale je spínán krátkým impulsem. Tím se neprojeví na regulaci pevodní charakteristika triaku a regulace doby sepnutí triaku je proto lineární. Krátký impulz vygeneruje ídící obvod triaku. ídící obvod obsahuje generátor pilového naptí synchronizovaný s U1 a s periodou U1. Dále obsahuje komparátor, který porovnává pilové naptí se vstupním ídícím naptím. Velikosti ídícího naptí odpovídá doba zpoždní, za kterou triak sepne po prchodu nulou. Další souástí ídícího obvodu je generátor impulz, který tvaruje výstup komparátoru. Všechny tyto komponenty jsou zahrnuty v integrovaném obvodu MAA436. Výhodou tohoto obvodu je, že se mže napájet pímo ze síového naptí 230V pes odpor o hodnot 18k. Nevýhodou tohoto typu regulace je vf rušení, které vzniká spínáním triaku. Blokové schéma horizontálního impulsového ízení je na Obr. 8. 7

9 Obr. 8: Blokové schéma horizontálního impulsového ízení U tchto typ regulací odpovídá stejnosmrná složka proudu pro plku periody vztahu (2.3) pevzatého z [2] I AV.sin. ( ).( cos cos ).(1 cos ) I M t dt t I M I M (2.3) kde I M [A] je špiková hodnota proudu, [Rad/s]je úhlový kmitoet proudu I, [º] je fázový posun sepnutí triaku po prchodu nulou Regulace se spínáním v nule Tato regulace je použitelná pouze pro setrvané systémy, kde nevadí, že systém bude nkolik celých pl period bez napájení. ídící impulz mže sepnout triak pouze pi prchodu U1 nulou. Tím nemže vzniknou velké vf rušení pi spínání triaku, protože triak sepne už pi malé okamžité hodnot naptí a proto je tento zpsob vhodný pro regulaci velkých výkon. Po prchodu U1 nulou a sepnutí triaku, zstává pak zbylou plku periody sepnutý a na zátž je pipojeno napájecí naptí. Když ídící impulz znovu nesepne triak pi dalším prchodu U1 nulou, je triak v následující pl period rozepnutý na zátži je nulové naptí. Jeden cyklus regulace je složen z uritého potu pl period. Potem pl period bhem jednoho cyklu je daný minimální výkon a krok, s jakým se mže výkon mnit. Jedná se o nespojitou diskrétní regulaci. Vlastní regulace se provádí tak, že bhem doby jednoho cyklu je pouze nkolik pl period sepnutých. Blokové schéma regulátoru se spínáním v nule je na Obr. 9. Obr. 9: Blokové schéma regulátoru se spínáním v nule Realizace takového regulátoru z diskrétních souástek je velmi složitá. Velmi výhodn lze využít mikroprocesor, který jednoduše poítá pl periody. Pak ídící obvod je tvoí pouze procesorem, tvarovaem synchronizaního impulsu a tvarovaem pro ízení triaku. 8

10 1.3 Kód RC5 Tento kód se používá v IR dálkových ovladaích. Je založen na Bi-phase kódování na kmitot 36kHz. Bi-phase u sériové posloupnosti bit se poítá s tím, že se v uritý pedem známý as provede sestupná nebo vzestupná hrana. Tím se rozliší, jestli se jedná o log. 0 nebo log. 1. Perioda vysílání informace o stisku tlaítka je 114 ms. Vlastní informace o stisku tla- ítka je penesena bhem 24,9 ms. Každému tlaítku je piazen 6-bitový kód, každý ovlada má svou 5-bitovou adresu. Pi zahájení penosu informace se vyšlou nejprve dva startovací bity, pak jeden toggle bit, adresa ovladae a kód tlaítka. Informace o kódu RC5 jsou pevzaty z [7]. Grafické znázornní posloupnosti bit je na Obr. 10. Obr. 10: Grafické znázornní penášené informace stisku tlaítka Pi realizaci pijímae se musí poítat s rozdílnými asy jednotlivých impuls, nebo rzní výrobci dálkových ovlada si mohou tento standard pozmnit. 1.4 Procesory Atmel ady AVR Procesory této ady jsou založeny na architektue RISC. Tato architektura má zcela jiné instrukce než u procesoru ady Procesory s RISC architekturou nemají jeden stada, ale ticet dva osmi bitových registr. Každý se mže používat jako stada. Nkteré z tchto 32 registr mají speciální funkce k pímému i nepímému adresování. Výhodou architektury RISC je provádní instrukce zpravidla bhem jednoho hodinového taktu. Díky tomu jsou procesory významn rychlejší než starší procesory ady Další výhodou procesor AVR je možnost sériového programování pomocí SPI sbrnice. Když se tato sbrnice vyvede na desku plošného spoje, mže se pak jednoduše nahrát novjší verze programu do procesoru, aniž by se musel procesor vyjmout ze zaízení. Procesory jsou vybaveny rznými periferiemi, kterými lze zjednodušit program a usnadnit tvrci programu ešení aplikace a také z procesoru dlají univerzálnjší prvek. Všechny typy procesor AVR mají vnitní pam FLASH, 8-bitový íta, perušovací systém, pam EEPROM, Watchdog a vstupn-výstupní brány. Podrobnjší informace o použitém procesoru jsou v [6]. 9

11 2 Návrh obvod a plošného spoje Nejvhodnjší zpsob regulace efektivní hodnoty naptí pro nesetrvaný spotebi pomocí procesoru je horizontální impulzové ízení, protože na takovýto režim lze procesor snadno naprogramovat. Jako spína se obvykle používá triak, nebo spíná pi obou polaritách naptí. Pi tomto zpsobu ízení dochází k nežádoucímu vysokofrekvennímu rušení. V návrhu je použit jako spína tranzistor MOSFET, který lze pln ídit. Vhodnou volbou režimu se mže vysokofrekvenní rušení potlait. Tranzistor MOSFET potebuje pro svj správný chod budi, který zajistí potebná naptí pro jeho ízení ve spínacím režimu. Dále je poteba navrhnout napájecí zdroj, který bude nepetržit napájet celé zapojení. Nejjednodušší zpsob bude pomocí kapacitního dlie. Výstupní naptí kapacitního dlie je vhodné dvoucestn usmrnit, vyfiltrovat a stabilizovat. Dále se musí zapojení opatit detektorem prchodu nulou. Periferie mikrokontroleru ATtiny15 by mohly postaovat pro realizaci regulátoru ovládaného pomocí dálkového ovládání. K procesoru je nutné pivést IR pijíma, synchronizaní signál, signál od dvou tlaítek jedno sloužící k zapnutí/vypnutí, druhé k uení IR kódu. Hotovým regulátorem bude možné nahradit klasický svtelný vypína používaný v elektroinstalacích. Z této konstrukce vyplývá, že navržený regulátor nebude mít dobré chlazení. Proto maximální regulovaný výkon bude omezený. Blokové schéma zapojení regulátoru do obvodu je na Obr. 11 Obr. 11: Blokové schéma zapojení regulátoru 2.1 Výkonový spína Výkonový spína realizovaný pomocí triaku je velice jednoduchý, protože potebuje velmi málo prvk k jeho ovládání, ale v dob jeho spínání dochází k vysokofrekvennímu rušení, a tím k negativnímu vlivu na ostatní spotebie v jeho blízkém okolí. Proto byl v regulátoru zvolen tranzistor MOSFET, který je pln iditelný spína a vhodnou volbou ízení se sníží vyzaované rušení. Schéma výkonového spínae je na Obr

12 Obr. 12: Schéma výkonového spínae Tranzistorem MOSFET mže téci proud od vývodu D k S, proto je spína doplnn o mstkový usmrova, který zajistí potebný smr proudu pro tranzistor pi stídavém proudu mezi vývody 1-2. Spína je ovládán naptím mezi vývody 3-4. Tranzistor je vybírán tak, aby ml dostatené velké prrazné naptí V DSS, dostaten malý odpor v sepnutém stavu R DS(on) a dostaten velký proud I d. Tranzistor IRFPC50 má V DSS = 600V, R DS(on) = 0.6 a I d = 11A. Proto je tento tranzistor vhodný pro regulátor. Tento tranzistor je bezpen rozepnut, když naptí mezi vývody 3-4 U 3-4 = 0V a bezpen sepnutý, pi naptí U 3-4 = 10V. Tento tranzistor je vhodný pro regulátor. Podrobnjší informace o obvodu jsou v [10]. 2.2 Budi pro tranzistor MOSFET Budi má za úkol zajistit potebný tvar ídících impuls pro tranzistor MOSFET. Budi je realizován dvma optoleny a jeho schéma je na Obr. 13. Obr. 13: Schéma budie tranzistoru MOSFET Optolen OK1A zajistí na výstupu budie potebné naptí ze zdroje naptí pro sepnutí tranzistoru. Optolen OK1B zajistí nulové naptí na výstupu budie, aby tranzistor bezpen rozepnul. Tranzistory Q3 a Q4 proudov posilují výstupy optolen. Tím se výrazn zkrátí pechodové dje výstupu budie pi ízení vstup optolen malým proudem. Ze schématu vyplývá, že oba optoleny nemohou být sepnuty souasn, protože by se nadmrn zatížil zdroj naptí. Odpor R1 byl volen tak, aby píliš nezatžoval zdroj budie naptí a pitom plnil svou funkci automaticky rozepínal tranzistor MOSFET v dob, kdy není buzen. Jeho hodnota je R1 = 470k. Výrobce uvádí, že pro správné sepnutí optolenu staí proud budící LED diodou I LED = 5 ma. Více informací o optolenu je uvedeno v [11]. Když se optoleny doplní o posilující tranzistory, staí pro dostatené sepnutí výstupu proud budící ledkou I LED = 1 ma. Naptí na budící LED diod v propustném smru pi tomto proudu je U p = 1 V. RC lánky 11

13 R2, R3 a C1 slouží pro krátkodobé zvýšení budícího proudu optonen. Kapacita kondenzátoru byla zvolena C1=100nF. Odpor R2 musí tvoit spolu s C1 RC lánek s asovou konstantou 390µs. To je doba, za kterou se kondenzátor vybije. Velikost odporu R2 je dána vztahem (2.1). R 390 s 2 3, k C 100nF 9 (2.1) 1 Budící proud optolenu po odeznní pechodových jev je zvolen I LED = 0,8 ma. Velikost omezovacího odpor Rc=R2+R3 je dán vztahem (2.2). U napu p 5V 1V Rc 5k (2.2) I LED 0,8mA Odpor R3 je pak daný vztahem (2.3). R3 Rc R2 5k 3,9k 1k (2.3) Navržený RC lánek umožuje krátkodobé zvýšení proudu. Velikost proudu je dána vztahem (2.4). U nap U p 5V 1V I 4mA (2.4) R3 1k asová konstanta RC lánku v dob zvyšování proudu je dána vztahem (2.5). 1. C nF 79,6µs (2.5) 1 1 R1 R2 Touto zmnou se zvýší proud až na 4mA s dobou pechodového dje 80µs. 2.3 Napájecí zdroj pro budi tranzistoru MOSFET Napájecí zdroj je nábojová pumpa, tvoená kondenzátorem C1 diodami D5, D6 a rezistorem R1 se stabilizací výstupního naptí tvoené D7 a C2. Na výstupu usmrovae je dvoucestn usmrnné naptí. V dob, kdy okamžitá hodnota usmrnného naptí stoupá, se nabíjí C1 pes diodu D6. Po tuto dobu je dodávána energie ze vstupního naptí do kondenzátoru C2 a do zátže. Když okamžitá hodnota naptí na vstupu klesá, zane se C1 vybíjet pes D5 spolu s R1. V této dob se kondenzátor C1 vybíjí a tím se pipravuje na další cyklus dodávání energie do C2 se zátží. Velikost C1 volíme podle odebíraného proudu ze zdroje pi nejmenších zmnách naptí pi nejvtší nastavené efektivní hodnot naptí. Schéma zdroje je na Obr. 14. Obr. 14: Napájecí zdroj pro budi tranzistoru MOSFET Mením bylo zjištno, že pro správnou funkci zdroje postaí kapacita C1 = 33nF. Odpor R1 a kapacita C1 tvoí sériový RC lánek. asová konstanta RC obvodu musí být menší, než t = 10ms, protože se musí kondenzátor C1 dostaten vybít. Byl zvolen odpor R1 = 180k. asová konstanta RC obvodu dáno vztahem (2.6). = R.C = 33nF.180k = 6ms (2.6). 12

14 Velikost asové konstanty = 6ms spluje výše uvedenou podmínku. Kdyby se rezistor R1 zvolil menší, zvyšoval by se jeho ztrátový výkon pi nejmenších nastavených intenzitách regulátoru. Ztrátový výkon zvoleného rezistoru je dán vztahem (2.7). 2 U V I 0, 29W (2.7) R1 180k Zenerova dioda D7 omezí výstupní naptí. Podle požadavk použitého tranzistoru MOSFET omezí dioda D7 naptí U výstmax = 12V. Kondenzátor C2 vyhlazuje zvlnní výstupního naptí. Pi pedpokládaném odbru I odb = 0.12mA bylo zvlnní maximáln 1V. Kapacita C2 dána vztahem (2.8). I odb. t 0.12 ma.10 ms C2 1,2 F (2.8) U 1 Byla zvolena kapacita kondenzátoru C2 = 10µF. U tohoto zdroje je velmi dležité, aby výstupní naptí výrazn nepokleslo. Nedocházelo by tak k plnému otevírání tranzistoru, ímž by se mohl poškodit vlivem jeho velkého ztrátového výkonu. 2.4 IR pijíma TSOP1738 Pro píjem kódu RC5 byl použit speciální obvod, který slouží pro pevod infraerveného modulovaného signálu do TTL logiky. Tento obvod je vhodné, podle výrobce, napájet stejnosmrným naptím 5V. Pi napájecím naptí 5V je jeho spoteba 0,4-0,8mA. Schéma doporueného zapojení je na Obr. 16. Zvyšovací odpor R1 slouží k posílení logické úrovn H a zvýšení odolnosti proti rušení. Podrobnjší informace o obvodu jsou v [9]. Obr. 16: Schéma doporueného zapojení IR pijímae TSOP Detektor prchodu nulou Detektor prchodu nulou slouží k synchronizaci mikroprocesoru se síovým naptím, aby procesor ml informaci o tom, kdy mže sepnout výkonový spína a mohl zaít odpoítávat dobu vypnutí výkonového spínae. K zjištní prchodu nulou byl použit optolen, který reaguje na ob polarity naptí. Schéma zapojení detektoru je na Obr

15 Obr. 17: Schéma detektoru prchodu nulou Tranzistor Q2 slouží ke správnému natvarování proudových impuls, které vytváí optolen, aby na jeho výstupu byly napové impulsy potebné úrovn pro zpracování procesoru. Rezistor R1 je volen tak, aby pi vstupním stídavém naptí 230V nebyl pekroen maximální proud optolenem a zárove, aby odpor neml zbyten velký ztrátový výkon. Rezistor R3 slouží ke zmenšení citlivosti tranzistoru na rušení a rezistor R2 omezuje maximální proud do báze tranzistoru. Rezistor R4 zajistí vysokou úrove na výstupu pro procesor. 2.6 Procesor ATtiny15 Procesor pro svou innost nevyžaduje mnoho periferií zapojených mimo procesor, protože vše nezbytné má již integrováno na ipu. Díky tmto vlastnostem se velmi zjednoduší celé zapojení, protože se nemusí zapojovat externí rezonátor ani resetovací obvod. Výrobce uvádí, že pi pracovní frekvenci 1,4MHz a napájecím naptí 5V se pohybuje odbr mikrokontroleru okolo 3mA. Dále výrobce uvádí, že maximální vstupní proud v nízké úrovni je I Lmax = 40mA. 2.7 Napájecí zdroj pro ídící jednotku Napájecí zdroj musí zajisti dostaten stabilní napájecí naptí pro celý regulátor a to nezávisle na nastaveném ídícím úhlu na uživatelem nastavenou efektivní hodnotu naptí. Dále je poteba, aby napájecí zdroj galvanicky oddlil ídící jednotku regulátoru od síového naptí. Požadovaný výstupní proud je souet všech pipojených obvod. Tento zdroj bude napájet procesor, detektor prchodu nulou, IR pijíma a optoleny budie tranzistoru MOS- FET. Budi tranzistoru MOSTFET bude odebírat proud 0,8mA, IR pijíma do 1mA, procesor do 3mA a detektor prchodu nulou do 0,5mA. Celkový odbr ze zdroje by neml pekro- it proud I zdrmax =,5mA. Pi ešení zdroje byla použita nábojová pumpa tvoena kondenzátory C1, C2, C3, C4 a diodami D1, D2, D3, D4, D5. Schéma napájecího zdroje je na Obr. 18. Obr. 18: Schéma napájecího zdroje 14

16 Mením bylo zjištno, že pro správný chod zdroje pi požadovaném odbru a malém zvlnní výstupního naptí postauje kapacita C3 = C4 = 220nF,. Zenerova dioda D5 omezuje maximální naptí na výstupu zdroje na 5V. Zvtšováním kapacity C2 se zmenšuje zvlnní výstupního naptí, ale zpomalují se pechodové dje a tím se prodlužuje doba nábhu výstupního naptí po pivedení síového naptí. Jako optimální hodnota byla volena C2 = 100F. Kondenzátor C1 filtruje vysokofrekvenní rušení, které mže zpsobovat mikrokontroler. Jeho velikost je C1 = 100nF. 2.8 Schéma regulátoru Celkové schéma regulátoru je složeno z jednotlivých výše popsaných díl. Schéma je znázornno na Obr. 19. K procesoru je ovládací tlaítko pipojeno pomocí pinu JP3. Pro modul IR pijímae slouží piny JP1.Tlaítko pro uení IR kódu je osazeno na desce plošného spoje. Silové vývody, mezi kterými se spíná tranzistor, jsou oznaeny X1-1 a X1-2. Celé zapojení je jištno 2A pojistkou F1. Obr. 19: Celkové schéma regulátoru 2.9 Návrh desky plošného spoje Rozmry desky plošného spoje byly voleny podle rozmr ovládacího vypínae. Deska má oválný tvar o rozmrech 53x58mm. S ohledem na rozmry a úelnost plošného spoje bylo možné rozmístit souástky pouze jediným zpsobem. Ohled se také musí brát na rovnomrné rozložení souástek a bezpené izolaní vzdálenosti. Celý návrh je na jednostranné desce plošného spoje se dvmi propojkami. Návrh desky by bylo možno upravit tak, aby nebyly poteba drátové propojky, ale za cenu dodržení bezpené izolaní vzdálenosti mezi spoji. Proto byl zvolen návrh desky s propojkami. Deska bude uchycena dvma šrouby k vypínai. Celý regulátor lze pipojit do síového obvodu jednoduše pomocí svorkovnice. Návrh plošného spoje je na Obr. 20. Rozmístní souástek ze strany spoj je na Obr. 21. Rozmístní souástek na stran souástek je na Obr

17 Obr. 20: Návrh desky plošného spoje Obr. 21: Rozmístní souástek ze strany plošného spoje Obr. 22: Rozmístní souástek ze strany souástek 16

18 Seznam souástek Název hodnota B1 DB 106 B2 KBL 10 C1 220n/400V C2 10µ/25V C3 100n C4 100µ/10V C5 100µ/10V C6 220n/400V C7 33n/630V C8 100n C9 100n D1 1N4007 D2 ZF12 D3 1N4007 D4 ZF5,1 F1 2A IC1 TINY12P OK1 PC827 Název hodnota OK2 PC814 Q1 IRFPC50 Q2 BC548 Q3 BC846ASMD Q4 BC856ASMD R1 180k R2 22k R3 82k R4 1k R5 1M R6 4k7 R7 22k R8 3k9 R9 33k R R11 22k R

19 3 Návrh programu Procesor je univerzální prvek, který vykonává jen operace dané vloženým programem a tudíž ze schématu zapojení není zcela zejmá innost regulátoru. Proto nejvíce závisí na programu, jaké funkce a možnosti bude mít hotový regulátor. Díky možnosti peprogramování lze jednoduše mnit vlastnosti regulátoru a to bez nutnosti zmny hardware. To je velká výhoda, protože již hotový výrobek lze upravit i vylepšit. Pi tvorb programu se mže objevit mnoho ešení s mírn odlišnými vlastnostmi a je na tvrci programu posoudit, které ešení je nejlepší. 3.1 Vlastnosti a ovládání regulátoru Navržený regulátor je založen na principu horizontálního impulzového ízení. Základní funkcí je tedy odmování doby sepnutí výkonového prvku. Jsou možné dv varianty ešení. První by pracovala tak, že se zane odmovat doba sepnutí po prchodu okamžité hodnoty regulovaného naptí. Druhá varianta ešení by odmila dobu sepnutí ped prchodem nulou. Pi návrhu obvodového schéma bylo pedpokládáno, že se pro taktování procesoru bude využívat jeho interní RC oscilátor. Tento oscilátor má uritý rozptyl své oscilaní frekvence. Procesor umožuje mnit oscilaní frekvenci zmnou hodnoty speciálního registru. Bylo by vhodné program doplnit o kalibraci interního RC oscilátoru pomocí síového kmitotu. Procesor, aby mohl správn odmovat doby, musí být síovým kmitotem synchronizován. Synchronizaní impulzy mají dvojnásobnou frekvenci síového kmitotu a proto doplnní programu o kalibraci interního RC oscilátoru je velmi snadno realizovatelné. Kalibrovaný taktovací oscilátor je pomrn dležitý pi odmování doby sepnutí. Pro správnou innost napájecích zdroj je poteba zajistit, aby výkonový spína byl njakou zaru- enou dobu rozepnut. To znamená, že v pípad nekalibrovaného oscilátoru se musí nastavit maximální výstupní efektivní hodnota naptí maximální doba sepnutí tranzistoru pouze tak, aby pi minimální oscilaní frekvenci byla zaruena potebná minimální doba rozepnutí. Pak maximální nastavená efektivní hodnota naptí bude nižší pi maximální oscilaní frekvenci. Proto s nekalibrovaným interním oscilátorem by ml regulátor omezen regulaní rozsah. Další dobrou funkcí, která výrazn zlepšuje spolehlivost regulátoru, je filtr proti rušivým impulsm. Aby pracoval dobe, vyžaduje tento filtr uritou pesnost taktovací frekvence procesoru. Kdyby nebyla taktovací frekvence dostaten pesná, musely by se tolerance filtru neúnosn zvtšit, a pak by filtr propouštl více rušivých impulz. Tím by se tento filtr nemusel do algoritmu zahrnovat, protože by neplnil správn svou funkci. Algoritmus detektoru kódu RC5 zajišuje pijímání kódu od dálkového ovládání. Je nutné, aby tento algoritmus byl naprosto nezávislý na ostatních algoritmech. Kód dálkového ovládání není synchronizován se síovým kmitotem a proto je nutné dávat si v návrhu programu pozor na pípadné kolize bhem odmování asu pi detekci pijímaného IR kódu. U zpracování obslužných tlaítek je nutné poítat se zákmity, aby nemohlo dojít ke špatnému vyhodnocení jejich stisku. Zapojení umožuje pipojit dv tlaítka. Jedno tlaítko má funkci zapínání, vypínání a nastavování efektivní hodnoty naptí. Jednotlivé funkce jsou rozlišeny dobou stisku tlaítka. Pi krátkém stisku po uvolnní tlaítka dojde k nastavení nulové hodnoty naptí v pípad, že byla nastavena uritá hodnota naptí nebo k pozvolnému nastavení hodnoty naptí v pípad, pokud byla nastavená nulová hodnota naptí. Dlouhý stisk tlaítka zpsobí pozvolnou zmnu hodnoty naptí. Jestliže se v pedchozí pozvolné zmn hodnoty naptí pidávalo, pak se nyní pozvolna ubírá a naopak. Druhé tlaítko má funkci uložení práv vysílaného kódu RC5. 18

20 3.2 ešení programu Zpsob ešení funkcí regulátoru je mnoho. Podle požadované pesnosti zmených as se volí zpsob ešení. Kdyby postaovala malá pesnost, mohla by se doba mit v hlavní smyce programu. Zde by se vnášela chyba do mení doby s každou obsluhou podprogramu nkterého z perušení. Pesnjší metoda mení doby je pomocí asovae, který je integrován v procesoru. Poet asova je omezený, proto je nutné zvolit z mených dob ty, které vyžadují nejvyšší pesnost. Nejvtší pesnost mení je požadována u mení doby sepnutí výkonového spínae, protože vloženou chybou mení doby by mohl pestat regulátor korektn pracovat. Zde nejhorší možnou situací by se mohlo stát, že vložená chyba prodlouží dobu sepnutí spínae a napájecí zdroj by tak nebyl schopen dodávat potebné napájecí naptí pro chod regulátoru. Mení doby vyžaduje i detektor kódu RC5. Tento dekodér musí mit dobu nezávisle na mení doby sepnutí spínae. Dekodér nevyžaduje píliš pesné mení doby, ale nepesnost nesmí být moc velká. Pvodn bylo zamýšleno, že procesor ATtiny12L vystaí pro všechny funkce regulátoru. asova by se využil pro mení doby sepnutí, doby rozepnutí a kalibrace interního RC oscilátoru. Perušení od externího vstupu INT0 by zajistilo sepnutí výkonového spínae a spustilo odmování doby jeho sepnutí. Detektor kódu RC5 by byl realizován v hlavní smyce a perušení od externího perušení Pin Change Interrupt. V hlavní smyce by se realizovalo mení doby spolu s generátorem pulsní šíkové modulace. Generátor pulsní šíkové modulace by sloužil pro snížení stední hodnoty proudu budiem tranzistoru MOSFET, aby špikový proud budiem byl dostatený pro jeho správnou funkci a pitom odebíraný proud z napájecího zdroje byl malý. V hlavní smyce v generátoru pulsní šíkové modulace by musel být zahrnut i detektor stisk tlaítek. Stisk tlaítka by se zjistil vždy ped vzestupnou hranou výstupu budie. Perušení od Pin Change Interrupt bylo vyvoláno pi každé zmn úrovn všech vstup procesoru. Bylo proto nutné nejprve filtrovat tato perušení, aby se vykonával algoritmus detektoru RC5 pouze pi zmn úrovn na výstupu IR pijímae. Vytváením vývojových diagram bylo zjištno, že pi ešení algoritmu mení doby sepnutí, doby rozepnutí a kalibrace interního RC oscilátoru, jsou tyto funkce realizovatelné s dostatenou pesností. asova procesoru ATtiny12 umožuje perušit program pouze jeho peteením. Aby se mohla mnit velikost efektivní hodnoty naptí s dostaten malými kroky, musel asova zvyšovat svou hodnotu s každým taktem procesoru. Odmovaná doba je proto vyjádena pomocí dvou ísel. Jedním íslem se zkrátí doba asovae do peteení a druhé íslo bude udávat poet peteení asovae do ukonení mení doby. Algoritmus detektoru kódu RC5 spolu s generátorem pulsní šíkové modulace v hlavní smyce nelze vytvoit s dostaten malým rozptylem mených dob. Také navržený algoritmus by byl píliš nároný na programovou i datovou pam. Chyba mení doby by se mohla snížit zvýšením taktovací frekvence. Procesor neumožuje výrazné zvýšení frekvence, proto bylo nutné najít jiné a lepší ešení. Po odstranní generátoru pulsn šíkové modulace se algoritmus výrazn zjednodušil. Aby budi pro tranzistor MOSFET správn pracoval i pi malém proudu, muselo se upravit obvodové schéma. Po této zmn by hlavní smyka sloužila pouze pro mení doby a perušení od Pin Change Interrupt by vyhodnocovalo tyto zmené doby. Testováním nkolika dálkových ovlada rzných výrobc bylo zjištno, že každý výrobce nepoužívá kódování RC5. Spoleným rysem všech testovaných dálkových ovlada bylo, že vysílané kódy nesly taktovací kmitoet. Nejjednodušší metoda záznamu pijímaného kódu by byla vzorkováním vstupu minimáln dvojnásobným kmitotem, než je taktovací kmitoet vysílaného kódu. Protože taktovací frekvence není u všech výrobc stejná, musel by se volit nejvyšší vzorkovací kmitoet z pedpokládaných taktovacích frekvencí. Takto zaznamenaný kód potebuje pro uchování velkou pam. Takové ešení nebylo vhodné pro jednoipový procesor, který nemá dostatek pamti RAM. Bylo poteba, aby algoritmus zkomprimoval pijatá data. Dále bylo poteba, aby algoritmus zachoval dostatenou rozlišovací schopnost a 19