A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL. 2011, kat. měření, ČVUT - FEL, Praha. J. Fischer. Přednáška 7

Transkript

1 Přednáška 7 011, kat. měření, ČVUT - FEL, Praha J. Fischer 1

2 Náplň přednášky Poznámky ke cvičením: živení HW RS V tolerance pinů STM3 log. obvody CBT dynamický odběr CMOS, blokování rozvodu napájení analogové a číslicové země snižování odběru, údaj ma/ MHz hodinové signály

3 Rozhraní RS-3 oživení HW TxD MAX 3 MP1 U S RxD A4B38NVS, 011, kat. měření, J.Fischer, ČVUT - FEL MAX 3 RxD MP TxD 3

4 Rozhraní RS-3 oživení HW v klidu 3 TXD Transmit Data výstup vysílaných dat (PC) - DSUB 9 konektor RXD Receive Data vstup přijímaných dat (PC) - DSUB 9 Sledování signálu, voltmetr, osciloskop v klidu na pinu 3 kolík, dutinka 3 záporné napětí -7 V ( - 7V možná tolerance 5 až 10 V), dutinka 3 ( kont. pole) stejně 7V, R in, - 7V, R out, kladné napětí + 5 V, pin RxD na STM3 + 5 V pin TxD STM3 v klidu + 3 V, T in + 3 V, T out 7 V, dutinka 7 V + 5 V ADM 3 L Tx D Rx D C1 + V + C1 - C + C - V - Tout Rin Vcc T1out R1in R1out T1in Tin Rout Rx D Tx D 4 Rx D Tx D Tx D Rx D pohled na kolíky (PC) pohled na dutinky (vývojový kit up)

5 Rozhraní RS-3 oživení HW při vysílání Smyčka, loop- back na straně RS-3 echování znaků na připojeném terminálu, výstup ADM 3 odpojen ADM 3 L C1 + V + C1 - C + C - V - Tout Rin Vcc T1out R1in R1out T1in Tin Rout + 5 V Odpojit T X D od STM 3, smyčka ( loop back), echování znaků na terminálu, přenos přes ADM 3 stisk klávesy, kontrola signálu po trase 1 C1 + Vcc 3 5 Tx D ADM 3 L V + C1 - C + C - V - Tout T1out R1in R1out T1in Tin Rout + 5 V Rin Rx D Tx D přerušit Rx D 5 Rx D Tx D Tx D Rx D 5 Tx D Rx D Rx D Tx D pohled na kolíky (PC) pohled na dutinky (vývojový kit up)

6 Rozhraní RS-3 oživení HW bez terminálu Smyčka, loop- back na straně RS-3 ( konektor je volný, bez terminálu) echování znaků, vysílání UART STM3, příjem STM3 stejný znak + 5 V ADM 3 L Rx D Tx D Tx D Rx D pohled na kolíky (PC) pohled na dutinky (vývojový kit up) 3 5 Tx D Rx D C1 + V + C1 - C + C - V - Tout Rin Vcc T1out R1in R1out T1in Tin Rout Rx D Tx D

7 Použití pinů STM 3F100x v úloze Pozor + 5 V tolerance není na všech pinech STM 3F100 Ochrana vstupních pinů STM 3, zařazení ochranného rezistoru 470 Ohmů pro připojení LCD využívat piny, které nejsou využívány ladicím rozhraním SWD nebo JTAG, což jsou PA13, PA14, PA15, PB 3, PB4 STM3VL Discovery Kit rozhraní SWD (Serial wire debug) pro ladění, piny (PA13, PA14) PA13 data, PA14, CLK pro SWD nutné ponechat PA15, PB 3, PB4 je možno v uživatelském programu přemapovat, ale lépe využít jiné piny (pro výslednou aplikaci pokud se zajistí naprogramování paměti Flash jiným způsobem, např. pomocí UART a BOOT LOADER je možno využít všechny piny pro aplikaci, pro účely cvičení se nedoporučuje výklad tabule: použití SWD, podpora ladění na čipu, pojem boot loader, funkce a jeho využití AN3155 Application note USART protocol used in the STM3 bootloader 7

8 Piny STM 3F100x využívané pro ladění Pozor + 5 V tolerance není na všech pinech STM 3F100 Ochrana vstupních pinů STM 3, zařazení ochranného rezistoru 470 Ohmů 8

9 BOOT Loader v STM3F100 pojem boot loader, funkce a jeho využití AN3155 Application note USART protocol used in the STM3 bootloader 9

10 STM3F100 pouzdro LQFP vývody 10

11 Použití Piny + 5 V tolerantní i netolerantní na společné bráně 11

12 Použití pinů STM 3 v úloze Kit STM3VL Discovery volné piny na straně do pole PC 6, 7 ( piny volné) PC8, 9 jsou LED, použitelné jako výstupy ( piny) PA 8, 9, 10, 11, 1 je (5 pinů volných) PC10, (3 piny volné) PD 1 pin volný PB 5, 6, 7. 8, 9 (5 pinů volných) 1

13 Obvody CBT Crossbar Switches, lit. Texas Instruments scdd001b_cbt_log_fam.pdf Tranzistor NMOS (induk. kanál N) symetrická struktura, funkce elektrody Drain, Source podle orientace napětí, podmínka sepnutí U GS větší než prahové napětí U T G Spínače sběrnic, převodníky napěťových úrovní S D B- sub. 13

14 Obvody CBT Elementární spínač SN74CBT1G15, SINGLE FET BUS SWITCH U CC = 5 V 5 Ohmů v sepnutém stavu, pro napěťové úrovně L (0 V) 10 Ohmů v sepnutém stavu, pro napěťové úrovně L (,4 V) použitelné i jako rychlý analogový spínač, videosignál, ( obousměrný ) spínač sběrnic SN74CBT345A pinově kompatibilní se obousměrným budičem sběrnic 74 HCT45, a dalšími 45 14

15 CBT jako spínač sběrnice a převodník úrovní Podmínka sepnutí tranzistoru U GS >U T (napětí na gate 4,3 V) vstupní napětí do 3 V tranzistor vede ( symetrická funkce obr. a) - vstupní napětí 5 V tranzistor reguluje (analogie emitorového sledovače) - na výstupu může být max. napětí U G - U T U G = 4,3 V T 1 U 1 = 3,3 V U = 3,3 V a) U 1 = 5 V T 1 U G = 4,3 V U T = 1 V U = 3,3 V b) 15

16 Obvod Bus - Hold Definice logické úrovně na sběrnici při odpojení všech budičů, zamezení výskytu nežádoucí napěťové úrovně a případného vzniku kmitů podstata bistabilní klopný obvod s invertory CMOS, zachovává poslední definovanou logická úroveň na sběrnici při použití obousměrných budičů sběrnic. Přepnutí budiče z režimu výstup do vstupního režimu, sběrnice je plovoucí floating obvodem Bus Hold, ekvivalent odporu 1 kohm ve zpětné vazbě při změně úrovně je nutno budit ( překonat působení) obsažen v řadě obvodů obousměrných budičů sběrnic (řada obvodů ABT, LVT, ALVC, LVC,..) viz. cvičení - chování nezapojeného vstupu CMOS- floating. input 16

17 Důvod použití obvodu Bus hold Vstup obvodu na napětí v okolí rozhodovací úrovně částečně vedou oba tranzistory elementárního invertoru, zvýšení proudového odběru, změna napětí na vstupu změna proudu svorkou U CC nebo, úbytky na parazitních indukčnostech přívodů (problém ground bounce ) (vysvětlení působení imp. zemního vodiče,.tabule) vstup L do H, zvýšení proudu do, zvýšení úbytku na L, pokles napětí na vstupu (proti vývodu obvodu) je třeba zamezit dlouhodobému výskytu napětí na vstupu v okolí rozhodovací úrovně 17

18 Proudový odběr logických obvodů Bipolární log. obvody statický proudový odběr a jeho růst s frekvencí Logické obvody CMOS v klidu buzení odporových zátěží proud zátěží zbytkové závěrné proudy přechodů PN, zbytkový proud tepelně generovanými nosiči, roste s teplotou Dynamický proudový odběr - přebíjení kapacit 18

19 Dynamická výkonová ztráta obvodů CMOS Přebíjení kapacity C L frekvencí f Dynamická výkonová ztráta nezávislá na velikosti odporů R P, R N (ovlivňují pouze dynamiku) C i +U CC R P +U CC U 1 U C L C PD R N U C L P= fu CC C P = fu CC C L 19

20 Dynamická výkonová ztráta obvodů CMOS Ekvivalentní ztrátová kapacita C PD (power dissipation capacitace), C pd vyjadřuje parazitní vnitřní kapacity i ztráty proudovým impulsem mezi svorkami +U CC a (pomalé hrany na vstupu růst C pd ) P = fu C CC P= fu CC C L ( ) P = f U C + C + I U D i CC PD L CC0 CC ( f ic PD + f OC L ) U CC I CC0 CC P + D = U +U CC U 1 U CL C i SN74HC04 (jediný invertor z obvodu) SN74HC164 (posuvný registr) 0

21 Snižování dynamického odběru obvodů CMOS Snižování proudového odběru: snižování napájecího napětí U CC snižování pracovní frekvence f (viz. dig. hodinky, 1,5 V, XTAL Hz) zkracování doby aktivní funkce obvodu t oper přechod operace spánek analogie zimní spánek živočichů, snížení tepové frekvence srdce, Použití obvodů nízkonapětové logiky, Snížení odběru mikroprocesorů a mikrořadičů: Rozdělení napájení jádra procesoru,5 V, 1,8 V, 1,V.. napájení budičů výstupů často stále 3,3 V kvůli kompatibilitě s další logikou, ale možno i nižší napětí viz STM3F103 napájení jádra nižší napětí, vnější vstup napájecího napětí, někdy vnitřní regulátor sníženého napětí Snížení taktovací frekvence jádra (PLL) na nutnou hodnotu, aktivace pouze periferií a sběrnic potřebných pro činnost (viz STM3F103) viz. výklad dále Volba dvou procesorů výkonný (hlavní) a monitorovací (zap.) výklad Problematika bateriového napájení, především snížení odběru P = fu C CC 1

22 Napájení blokování napájecího zdroje Výklad na přednášce: otázka rychlosti odezvy stabilizátoru na změnu odběru odběru, proč je nutno blokovat výstupy regulátoru pomocí C (analogie vyrovnávací sklad energie) Q = CU Q = I T Q náboj, C kapacita, I proud, T čas např. impulsní odběr, ale podobně impulsní regulátor, dodání energie pouze v diskrétních intervalech U = I C T regulátor volba velikosti tak C, aby nebyly rušivé změny napájecího napětí T = 10 us, I = 500 ma C= 100 uf, změna napětí I T 0,5 10 U = = 4 C 10 6 = 0,05V

23 Napájení blokování napájení log. obvodů Výklad na přednášce: Impulsní odběr logického obvodu, mikroprocesoru při změně stavu, regulátor není schopen tak rychle reagovat problém indukčnosti rozvodu napájení čím rychlejší mikroprocesor, tím důležitější otázka blokování napájení ( analogie sklad p., chladnička, sklep) U CC + log.ob. C b 3

24 Napájení blokování napájení, tlumivky Výklad na přednášce: Impulsní odběry- protékají impulsní proudy rozvodem napájení U CC, ale také zemí!!! Lokalizace proudového okruhu Tlumivka v rozvodu napájení neumožní impulsní proud, úbytek napětí na tlumivce příklad L= 50 nh, u L = 1V, jaký možný nárůst proudu? d 7 d i t 1 V = u L = = 10 A/s = 0 A/µ/ -9 L H = 0,0A / ns u L = L d d i t Logický obvod s velkým impulsním odběrem tlumivka neumožní prudkou změnu proudu z rozvodu U CC, jinak roste u L, kde je di/ dt obvod L U CC + log.ob. C b 4

25 Napájení blokování napájení log. obvodů Výklad na přednášce: Omezení impulsního odběru z UCC, nutno použít blokovací kondenzátor dostatečné kapacity C b. předpoklad proudového impulsu 00 ma pro dobu ns, C= 10 nf Kondenzátor s kapacitou 10 nf napájení log. obodu po dobu ns při poklesu napětí o 0,04 V Logický obvod s velkým impulsním odběrem tlumivka neumožní prudkou změnu proudového odběru (di/ dt) obvod energie z lokálního blokovacího kondenzátoru C b, snížení rušení po rozvodu napájení Snížení impulsních proudů rozvodem Snížení rušení po rozvodu napájení a vyzařování rušivé vysokofrekvenční energie I T 0, 10 U = = 9 C U CC L log.ob. 9 = + 0,04 V C b 5

26 Napájení blokování napájení log. obvodů Výklad na přednášce: snížení rušení na zemních vodičích snížení rušení obvodu samého a snížení vyzařování ( analogie průjezd velbloudi,..) U CC LO 1 + LO C b u Z U CC L LO 1 + LO C b u Z 6

27 Napájení analogová a číslicová část Výklad na přednášce: U CC L 1 DU L DD AU DD analog. vstup. up signál D A C b Z dig Z analog 7

28 Zemni a napájecí piny popis napájecí a zemní piny u STM3F100x, viz. lit.: AN586 Application note STM3F10xxx hardware development: getting started V SS a V SSA musí být propojeny podobně musí být propojeny V DD a V DDA V SSA, V DDA zemní a napájecí pin analgové části VBAT napájení ( zálohované) pro oscilátor Hz a obvod reálného času RTC ( Real Time Clock) 8