Přednáška 4, 5 a část 6 A4B38NVS Návrh vestavěných systémů 2014 katedra měření, ČVUT - FEL, Praha. J. Fischer

Transkript

1 Přednáška 4, 5 a část 6 A4B38NVS Návrh vestavěných systémů 2014 katedra měření, ČVUT - FEL, Praha J. Fischer A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 1

2 Informace Toto je grafický a heslovitý podkladový materiál určený pouze k přednášce A4B38NVS. Neobsahuje vlastní výklad, ani další informace, které jsou prezentovány při výkladu křídou na tabuli, jeho čtení nenahrazuje účast na přednášce. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 2

3 Náplň přednášky Poznámky k použití součástek Polovodič, MOS tranzistor velmi krátké zopakování Bipolární tranzistory ve vestavěných systémech Logický obvod jako dvojbran A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 3

4 Součástky a bloky používané na cvičeních - nepájivé kontaktní pole Pozor - kontrola propojení podélných napájecích sběrnic (přerušení ve středu?) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 4

5 Kondenzátory používané na cvičeních Elektrolytický kondenzátor a tantalový kondenzátor rozlišení polarity!!! přepólování vede k destrukci, použití blokování napájení elektrolytický kondenzátor 22 uf tantalový kondenzátor 47 uf - ( minus) pól + ( plus) pól - pól označen na pouzdře též jako pól je označen ( ) keramický kondenzátor 100 nf - ( minus) pól + ( plus) pól s (-) pól je na plášti (+) pól je izolovaný svitkový kondenzátor 220 nf keramické a svitkové kondenzátory nerozlišují polaritu A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 5

6 Diody Si Dioda křemíková dioda (s přechodem PN), katoda je označena proužkem širším, než jsou ostatní proužky napětí v předním směru přibl. 0,7 V indexová značka - pruh anoda katoda Světlo emitující dioda červená LED, napětí v předním směru přibl. 2 V indexovou značkou (na spodní straně pouzdra) je označena katoda u nové LED katoda má kratší vývod (kratší vodič) indexová značka katoda anoda A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 6

7 Integrované obvody Pouzdro DIL( DIP) použito na cvičeních pro možnost použití v kontaktním poli Základní logické obvody - pouzdro 14 neb 16 vývodů Pouzdra zákl. log. obvodů pro povrchovou montáž SMD SOP, TSSOP Smysl číslování shodný jako u DIL indexová značka pin č. 1 pin č. 14 pin č. 7 pin č. 8 A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 7

8 Integrované obvody Použití integrovaných obvodů na kontaktním poli Pro ochranu procesoru - mezi pin procesoru a piny obvodu na kontaktním - poli vložit ochranný rezistor o odporu 470 Ohmů. Pozor na zkraty rozvodu napájení + 5 V na kontaktním poli při napájení z USB a STM32VL Discovery kitu nebezpečí zničení ochranné diody na kitu A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 8

9 Opakování -pouzdro log. obvodu, číslování vývodů Číslování vývodů na pouzdře logického obvodu proti směru hodinových ručiček Vývod č. 1 umístěn vlevo od indexové značky směr platí i u pouzder pro SMD (povrch. montáž) Přívody napájení U CC a GND u TTL, TTL - LS,..., CD4000, 74HC, 74HCT,.. - vlevo dole GND, vpravo nahoře U CC, pouzdro 14 vývodů GND pin 7, Ucc pin 14 pouzdro 16 vývodů GND pin 8, Ucc pin 16 platí také u některých procesorů (AT89C51,...) pouzdro DIL 40 vývodů GND pin 20, Ucc pin 40 směr číslování vývodů GND indexová značka U CC (neplatí však obecně, např. ATmega32,,,,,a další s vnitřním převodníkem A/D svorky U CC a GND uprostřed na stranách pouzdra, pro zkrácení vnitřních přívodů v nitřních přívodů v pouzdře a snížení jejich impedance ) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 9

10 MOS tranzistor s indukovaným kanálem N Substrát, polovodič P, izolant SiO 2, Gate - polykrystalická Si elektroda MOS Tranzistor M - Metal poly Si (dříve i Al), izolant O - Oxid, S- Silicon substrát křemík U G kladné, přitahování elektronů, až počet elektronů přesáhne počet děr, Při U G > U T - prahové napětí, vznik inverzní vrstvy pod G indukovaný kanál n tranzistor NMOS elektrody G- gate, S - Source ( zdroj nosičů ), D Drain ( odvaděč nosičů ), pomocí oblastí N +, kontakt substrát P + poly - Si U G =0 G SiO 2 N + - Si U G > U T G N + - Si substrát P - Si substrát P - Si inverzní oblast indukovaný kanál N A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 10

11 Tranzistor NMOS s indukovaným kanálem - vlastnosti Napětí mezi elektrodami Gate a Source U GS > U T (U T prahové napětí threshold voltage) V log. obvodech - MOS tranzistor jako spínač I DS spínač proti zemi, U G - U GS = U G - 0 > U T, elementární invertor N- MOS, tvořen T 1, R 1 U T U GS přítomnost přechodů PN ve struktuře MOS tranz. mezi sub. a S, mezi sub. a D U GS = U G - U S > U T S - source U G D - drain R 1 + U CC N + - Si N + - Si T 1 D U S U 2 U 1 S substrát P - Si A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 11

12 Tranzistor NMOS jako spínač ve vzorkovači + U CC G D U 1 D S U 2 S D B- sub. G S Kanál n, elektrony, U S nižší napětí oproti U D, symetrická konstrukce, záměna funkce S a D podle připojeného napětí NMOS jako spínač - vzorkovače U G - U S = U GS > U T, pozor U G > U S + U T! Diody tvořené D a S proti substrátu- musí být v závěrném směru- substrát zapojit na nejzápornější napětí vyskytující se v obvodu tranzistoru Spínání napětí (-2 V až +2 V), substrát -2V, napětí U G ( -2V vyp, + 5 V zap.) Pro přepínač, vzorkovač je použitelný pouze typ MOS tranzistoru se samostatně vyvedeným substrátem, Pozor - substrátová dioda MOS tranzistorů A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 12

13 Tranzistor NMOS jako spínač + U CC D G U 1 D S U 2 G S S D B- sub. Příklady: BS170, tři vývody možné použití - spínání proti zemi (pouze pro nezáporné napětí) BSS83 - čtyři vývody tranzistor je možno použít jako spínač ve vzorkovači, přepínači kanálů (substrát NMOS tranzistoru připojit na nejzápornější napětí v obvodu) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 13

14 Diskrétní MOS tranzistory Diskrétní MOS tranzistory odlišné konstrukční uspořádání, než bylo prezentováno u NMOS tranzistorů pro integrované obvody. Z hlediska funkce platí stejné principy. Ovládání výkonového MOS tranzistoru výstupem mikrořadiče? A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 14

15 Buzení tranzistoru NMOS Statický proud do G při U 1 > 0 blízký nule, pouze svodové proudy ochrannými diodami v G (není zakreslena) Proces spínání nabít kapacitu C GS změna napětí na C GD (problém při velkých proudech I DS!!!, záporná zpětná vazba, u 1 roste, u 2 klesá - nutno budit proud I G = C (du 2 /dt) výstupem procesoru není možno budit přímo výkonové tranzistory MOS (určené pro spínání proudu 1- tek a 10 tek A, problém velké kapacity mezi Drain a Gate) BS170 I DSmax = 0,5 A, U GS(th) min 0,8 V, max 3V, vstup kapacity typ. 20 pf U 1 C GD D + Ucc U 2 C GS S A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 15

16 Buzení tranzistoru NMOS Pro buzení výkonových MOS mikrořadičem použít budič, tzv. MOS driver schopný budit velké kapacity poskytuje větší proud potřebný při změnu stavu tranzistoru. C GD + Ucc D U 1 C GS S U 2 (pro jednoduché případy je možné použití budičů sběrnic z řady obvodů HCT) Otázka frekvence změny stavu Statické spínání není problém ON OFF dynamické (periodické) spínání ( např. řízení PWM) potřeba specializovaného budiče. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 16

17 Příklady tranzistorů NMOS Příklad tranzistoru NMOS 3 vývody BS170 vhodné pro spínání proti zemi (analogie výstupu open drain ) Příklad tranzistoru NMOS - 4 vývody, BSS 83, spínací tranzistor drain i source mohou byt na nenulovém potenciálu b substrát (na nejzápornější napětí v obvodu) (vhodný pro multiplexery, vzorkovače) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 17

18 Tranzistor NMOS s indukovaným kanálem - příklad Přiklad BSS83 Oblast v počátku- malé napětí U DS (Drain- source) proud roste s napětím U DS (odpovídá chování rezistoru odporový režim ) Oblast saturace omezení proudu nárůstem napětí U DS se již nezvětšuje proud I DS U 1 D S + U CC U 2 Logické obvody CMOS tranzistory se provozují v poč. charakteristiky chování jako rezistor A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 18

19 Tranzistor PMOS s indukovaným kanálem P jako spínač S - source D - drain P + - Si U G P + - Si S + Ucc B- sub. + U CC S D U S substrát N - Si U 1 D R 0 U 2 G Kanál P, nosiče náboje- díry, zdroj nosičů - source S, na vyšší (kladné) napětí oproti D - drain, Symetrická konstrukce, záměna funkce S a D podle orientace připojeného napětí mezi elektrodami U 1 = U cc PMOS rozepnut - nevede, U 1 = 0 PMOS sepnut - vede! Diody tvořené D a S proti B - substrátu- musí být polarizovány v závěrném směru- substrát B nutno zapojit na nejkladnější napětí vyskytující se v obvodu tranzistoru PMOS s kanálem P A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 19

20 Použití kombinace tranzistorů NMOS a PMOS Pro spínání napětí v přepínači analogových signálů ( analogový multiplexer) potřeba spínat napětí 0 až U CC, případně - U EE až +U CC řešení použití paralelní kombinace NMOS, PMOS (pro malá napětí vede NMOS, pro větší napětí vede PMOS) Buzení NMOS a PMOS opačným signálem invertovaným v protifázi Využito např. ve spínačích 74HC4066, Odpor v sepnutém stavu - cca 100 Ohmů a méně Podobně řešeny analogové vstupy (ADC) mikrořadičů řízení 1 spínaný obv. spínaný obv. Taková paralelní kombinace NMOS a PMOS označována také jako transfer gate říz. G P + U CC U 1 U 2 G N A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 20

21 Použití kombinace tranzistorů NMOS a PMOS v přepínači Rozšíření rozsahu spínaných napětí na záporná napětí (- U EE až +U CC ) nutné záporné napájecí napětí U EE. Použito např. v analogovém multiplexeru 74HC4052, 74LVXT4052,.. Vstupní napětí se musejí pohybovat v rozmezí (- U EE až +U CC ). Pro nezáporná vstupní napětí je možno připojit napájecí vstup U EE na GND. (pozor na limit katalog. parametru U CC U EE ) Vstupní napětí ( U 1, U 2 ) se musejí pohybovat v rozmezí (- U EE až + U CC ). Pro nezáporná vstup. napětí možno připojit napájecí vstup U EE na GND. Musí být vždy připojen na definovaný potenciál (nesmí zůstat nezapojen ve vzduchu ) Pozor na limit katalog. parametru, mezní hodnot U CC, U EE a rozdílu U CC U EE, viz katalog Absolute maximum ratings, příp. Absolute ratings, nebo Limiting values, nutnost orientace v katalogu v PDF (CTRL F) absol A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 21

22 Bipolární tranzistory pro vestavěné systémy Bipolární tranzistory NPN, PNP viz. předchozí přednášky příslušných předmětů Použití obvykle jako koncové stupně budičů, ovládání výkonových výstupů, buzení LED, relé, motorků, parametry: napětí báze emitor U BE = 0,7 V, parametr h 21E = řádově stovky (výkonové tranzistory- desítky) Saturace, dalším růstem proudu do báze I B se nezvětšuje proud I CE Činitel saturace k sat kolikrát je větší proud do báze, než by odpovídalo příslušné jeho velikosti pro dané I CE v lineárním stavu ( zjednodušeně - k sat = I B / ( I CE / h 21E ) potřeba při volbě rezistoru do báze pro spínací tranzistory Saturační napětí CE v sepnutém stavu U CESAT = (desetiny voltu) 0,3 V- 0,5 podle typu a velikosti spínaného proudu max. závěrné napětí U EB = - 5 až -7 V, pozor průraz při překročení U CE max U CE max max napětí na tranzistoru důležité při ovládání koncových stupňů,.. typicky desítky voltů, spec. tranzistory - větší A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 22

23 Bipolární tranzistory pro vestavné systémy Tranzistory NPN, PNP, parametry h 21E, ( h FE ), U CB max, U CE max, I Cmax, P max, U BE = typ. 0,7 V napětí na přechodů B- E v propustném směru (jako dioda) Proudový zesilovací činitel h 21E I C = h 21E. I B h 21E u tranz. malých výkonů, IC do 0,5 A typicky Parametr h 21E, v katalozích také označen jako h FE, nebo β (beta) (rozptyl hodnot h 21E. třídění do skupin BC 546-2, BC546-3, a jiná označení). Výkonové tranzistory při větších proudech nižší h 21E Tranzistor jako zesilovač převod proud báze I B na proud kolektoru I C Proud emitoru I E = I C + I B I C U 1 R b I B U CE GND A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 23

24 Mezní parametry tranzistorů Tranzistor jako zesilovač převod proud báze I b proud kolektoru I c Mezní napěťové parametry U CB max, U CE max, (U EBmax max. napětí přechodu Báze Emitor v závěrném směru (typicky 5 až 7V u většiny tranzistorů) při překročení hrozí průraz přechodu BE Mezní proudové paramtery: I Cmax, max. proud kolektoru I bmax max. proud báze pro nepřekročení správná volba R b Mezní výkonová ztráta P max (výkonová ztráta P = U CE x I C ) Především u výkonových tranzistorů, P max udává, jakou výkonovou ztrátou se tranzistor může zatížit při jeho dostatečném chlazení, konstrukčně chladičem je nutno zajistit chlazení a dostatečný odvod tepla I C U 1 R b I b U CE GND A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 24

25 Bipolární tranzistor jako spínač pro vestavné systémy Tranzistor v lineární oblasti nárůst I b způsobí nárůst I c, (zesilovač proud proud) U cc = U RC + U CE = I C x R C + U CE Dosažení meze lineární oblasti I C x R C blíží U cc = I b další nárůst I b nezpůsobí nárůst I C, Dosažení saturace, tranzistor funguje jako spínač se I C + U cc (velikost I C je pak dána pouze vnějším obvodem) Na tranzistoru je malé saturační napětí U CEsat U CEsat desetiny voltu, podle velikosti I C a typu tranz. (0,2 V,.0, 5 V) Výstupní char. NPN BC 546 Ib R C R b U RC U CE GND oblasti saturace kolektoru A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 25

26 Příklad návrhu spínače ovládaného up STM32Fx Příklad: LED přední napětí U F = 2 V ( podle typu LED) Požadován proud 100 ma, napájení + 5 V, NPN BC637, h FE - volba 50 odhad U CEsat = 0, 5 V U cc = U F + U CEsat + I C x R C 5 V= 2 V + 0,5 V + I C x R C volba R C = 25 Ohmů, potřebný proud bází minimálně I B = I C / h FE = 100 / 50= 2 ma (min.) Odhad výstup. napětí na ovládacím pinu procesoru U OH = 3 V (při U CC = 3,3 V) Určení velikosti odporu v bázi R B. R B = (U OH U BE ) / I B = (3 0, 7) / 0,002 = 1150 Ohmů (max.) Co se stane, pokud by h FE bylo menší než 50 (např. 40), Proud I C bude = h 21E. I B = 80 ma, Tranzistor - v lineární oblasti (nebude již v saturaci), nárůst U CE, nárůst výkon. ztráty P C = U CE x I C Proto raději použití většího proudu I B, než odpovídá výpočtu, Činitel saturace k sat, volíme např. 2. I Bsat = k sat x I B = 4 ma, tedy R B = 570 Ohmů (v řadě je k dispozici 560 Ohmů) I B U F R B R C I C U CE + U cc LED GND (příměr saturace,nákup = odhadovaná spotřeba x k sat, jistá forma předimenzování) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 26

27 Kontrola návrhu buzení spínače dle parametrů výst. STM32F100 Kontrola U OH napětí na pinu generujícího vysokou úroveň H (high) pro buzení tranzistoru proudem 4 ma pro. celkový proud 6 ma bude U OH = U DD 0, 4 V U DD napáj. napětí proc. pro 4 ma bude pokles (lin. aproximace) odhad přibl. U OH = U DD 0, 27 V= 3, 3 0, 27 V = přibl.3 V A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 27

28 Bipolární spínací tranzistor v saturaci Pozor Bipolární tranzistor v saturaci báze zaplavena nosiči - důsledek, prodleva při rozepínání - pomalý proces rozepínání tranzistoru R C + U cc buzení báze Ib U UCE CE sepnutí t R b U řízení výstupů s optrony buzených bipol. tranz. zpoždění při vypínání. Důsledek např. změna střídy PWM signálu (Pamatovat též při dynamickém multiplexním řízení LED zobrazovačů segmentových nebo maticových. Zařadit prodlevu mezi aktivací jednotlivých digitů, případně řádek.) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 28

29 Logický obvod jako dvojbran- statické parametry 1 U cc napájení ( U DD ), zem- GND- (ground) I i U cc I o Vstup, U i, I i vstupní napětí, proud Výstup U O, I O, výstupní napětí, proud Pozor na orientaci výstupního proudu. U i U o Kladný výstupní proud I O - vtéká do výstupu (proud z výstupu přes rezistor do GND - záporný) důležité kvůli orientaci v katalogových údajích (pozn. v aglosaské lit. napětí onačeno jako V - Voltage, tedy V i, V O,,...) (u STM32 a dalších proc. označení V DD - napájení, V SS - zem) Pomůcka pro zapamatování označení - Ucc (bipolární log. obvody, NPN tranzistory, kolektory na kladné napět) U CC U - colector, colector Podobně NMOS logika, Drain na kladné napětí tedy U DD (napětí U - Drain, Drain - U DD, jako U CC kladné napájení) U STM32F103,..logika společné elektrody Source ( U SS - source, source) - ekvivalent GND. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 29

30 Logický obvod jako dvojbran- statické parametry 2 U cc Charakteristické parametry obvodu I i I o U i U o U ih - vstup. napětí pro vysokou log. úroveň - High U ihmin - minimální vstupní napětí pro vysokou log. úroveň - High!!! (které obvod vyhodnotí jako úroveň High) U il - vstup. napětí pro nízkou log. úroveň - Low, U ilmax - maximální vstupní napětí pro nízkou log. úroveň - Low!!! (které obvod vyhodnotí jako úroveň Low) U OH - napětí na výstupu obvodu generujícího vysokou úroveň - High U OL - napětí na výstupu obvodu generujícího nízkou úroveň - Low I ih - vstupní proud pro vysokou log. úroveň High připojenou na vstup I il - vstupní proud pro nízkou log. úroveň Low připojenou na vstup I OH - výstupní proud při vysoké úrovni - H High I OL - výstupní proud při nízké úrovni - L Low A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 30

31 Bipolární logické obvody Logika TTL (nepoužívá se), význam - definice standardu a úrovní Ucc napájení Ucc = + 5V proti zemi - GND příklad - obvod NAND 7400 vstupy A, B, výstup Y, Y = /(AxB) A B T1 4k 1k6 130 T4 T2 D Y 1k T3 GND Vstup na U IL - nízká úroveň, vstupní proud I IL - záporný (= -1,6 ma), vytéká z emitoru T 1 a vtéká do výstupu budicího obvodu pro TTL logiku - kritický parametromezení počtu vstupů, které může výstup ve stavu L budit; snaha snížit I IL Vstup na U IH - úroveň H, vtéká nulový nebo malý kladný proud do vstupu U OH omezeno. Úbytek na U AK na diodě D a U CET4 (emitorový sledovač T 4 ) U OH < U CC - U CET4 = 5 V - 0,7 V- 0,7 V= 3,6 V - důsledek na výstupu Y hradla TTL není ve stavu H napětí 5 V ale nižší A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 31

32 Bipolární logické obvody TTL -LS a TTL - ALS Snížení I IL i dalších proudů v obvodu, řady bipolárních log. obvodů TTL - LS ( Low Power Schottky) ALS (Advanced Low Power Schottky) 20k 8k 120 Ucc 37k 50k 14k 50 Ucc A B 12k 4k Y 5k Y A 1k5 3k B 2k8 5k6 GND GND I IL - záporný (= -0,4 ma) I IL - záporný (= -0,1 ma) Při definici parametrů log obvodů CMOS (např. i mikroprocesorů) často odkaz na parametry TTL, nebo TTL - LS, např. formou, že výstup up je schopen budit vstup jednoho TTL hradla ( to drive one TTL load ), A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 32

33 Parametry řad bipolárních log. obvodů Důležité údaje: U ILmax max. napětí pro úroveň L (nízká úroveň na vstupu) U IHmin min. napětí pro úroveň H (vysoká úroveň na vstupu) I ILmax - vstupní proud pro U IL - nízkou úroveň na vstupu U t - rozhodovací napěťová úroveň na vstupu U CC - napájecí napětí typicky + 5 V ( + 4,75 až + 5,25 V) řada U ILmax I ILmax U IHmin I IH I OLmax U OLmax I OH U OHmin t PD U t I CCL [V] [ma] [V] [ua] [ma] [V] [ma] [V] [ns] [V] [ma] TTL 0,8-1, ,4-0,4 2,4 10 1,3 3 LS - TTL 0,8-0, ,5-0,4 2,7 10 1,1 0,6 S TTL 0, ,5-1 2,4 4,7 1,3 5 FAST 0,8-0, , ,3 1,5 1,4 ALS 0,8-0, ,5-0, ,4 0,4 pro TTL: U ILmax = 0,8 V, U IHmin = 2 V, I ILmax = - 1,6mA, zpoždění t pd - jednotky ns, a více podle typu obvodu. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 33

34 Bipolární log. obvody Nevyužité vstupy u TTL, TTL LS, TTL ALS Pro stav L připojit na zem - GND, Pro stav H připojit na výstup hradla s definovanou úrovní H (invertor se vstupem na GND) nebo na U CC ( i přes odpor 2-5 kohmů) Nezapojený vstup TTL, TTL LS, TTL ALS se chová jako by byl připojen na úroveň H ale není to korektní stav Stopa obvodů TTL, nebo TTL LS v katalogových údajích obvodů CMOS: obvod CMOS, příp. procesor je chopen budit (údaj v katalogu) 1 ( případně 2, a více) TTL LS loads znamená to, že při U O = L může do výstupu obvodu vtékat proud 1 x 0,4 ma ( příp. 2 x 0,4 ma = 0, 8 ma) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 34

35 Invertor CMOS CMOS - komplementární MOS logika využívající kombinaci NMOS a PMOS tranzistorů invertor CMOS (není CMOS tranzistor!) S p D p D n + Ucc p kanál nosiče - díry n kanál, nosiče - el. S n + Ucc vstup U G výstup invertoru GND P + P + N + N + N + (kontakt) P - kanál (N - kanál) vana P - Si P + (kontakt) substrát N - Si A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 35

36 Invertor CMOS - diody ve struktuře výstupu CMOS - komplementární MOS logika využívající kombinaci NMOS a PMOS tranzistorů + Ucc S p D 2 D 1 D n D n D 3 S n + Ucc vstup U G výstup invertoru GND P + P + N + N + N + (kontakt) P - kanál D 2 D 3 (N - kanál) vana P - Si P + (kontakt) substrát N - Si D 1 A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 36

37 Invertor CMOS Důsledky V každém logickém obvodu CMOS je záporně polarizovaný PN přechod mezi svorkami Ucc napájení a GND zem. Při přepólování napájení substr. diody v propust.směru destrukce?) (pozn. Pro uživení zařízení použít zdroj s omezením proudu) CMOS - komplementární MOS logika využívající kombinaci Tyto závěrně polarizované přechody PN - závěrný proud problém klidového odběru Stand By režim procesorů pro bateriové napájení- při požadavku na etrémně malé klidové odběry- řádu ua. (Příklad- měřidla, rozpočítávací měřidlo topných nákladů - požadavek na funkci 10 let z jediné baterie, el. vodoměr, ) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 37

38 Náhradní schéma výstupu CMOS Sériově zapojené tranzistory PMOS a NMOS, Klidový stav Rp, nebo Rn se blíží nekonečnu rozepnutý stav Druhý tranzistor sepnutý R ON CMOS invertor (není CMOS tranzistor!) R P +U CC Náhradní schéma: Zdroj U CC do série R P_ON nebo GND (0 V) do série R N_ON u řady HCMOS a dalších, odpory 100 Ohmů a nižší ( 74LVCxxx R N_ON ~15 Ohmů, podle typu) Při změně stavu, malý okamžik částečně vedou oba tranzistory, důsledek - proudový impuls mezi U CC a GND R P_ON R N_ON R N U 2 GND +U CC U 2 GND A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 38

39 Logické obvody v technologii CMOS, řada CD4000 Technologie CMOS s hliníkovým hradlem - elektroda Gate - hliníková logické obvody řady CD4000 (někdy označované jako high voltage CMOS) viz v klidu I cc = 0, proudový odběr především při změnách stavu napájecí napětí Ucc = 3 až 15 V zpoždění invertoru - t pd roste s klesajícím napájecím napětím S p + Ucc U CC [V] t PD [ns] Obvody pro pomalé aplikace U ihmin = 0,7 x Ucc, = 0,3 x Ucc U ilmax D p D n S n Řada CD mnoho typů, široce rozšířené, nejsou kompatibilní s řadou TTL (jiné rozložení vývodů, jiné funkce) CD 4011 hradlo NAND rozložení vývodů jiné než u NAND TTL 7400 obecné vlastnosti řady CD4000 viz. dokument family.hef4000.specification.pdf A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 39

40 Logické obvody v technologii CMOS, řada CD4000 Nevyužité vstupy připojit!!! na správnou log. úroveň, L, nebo H, svorka GND nebo Ucc, Nezapojený vstup plovoucí nepředvídatelné chování, výskyt napětí v zakázané oblasti zvýšení klidového proudového odběru, částečně vedou oba tranzistory, A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 40

41 Logické obvody HC MOS Rychlé logické obvody CMOS - High Speed CMOS 74HCxx Technologie CMOS s křemíkovým hradlem (Poly Si Gate) náhrada za TTL, obdobné označení, funkce i rozložení vývodů TTL 7400, 74LC00, 74 ALS 00 funkční náhrada 74HC00, atd. Napájecí napětí U CC = + 2 až + 6V, typicky U CC = + 5V 74HC odlišné vstupní úrovně od TTL 74HCxxx U m (U t ) = 0,5 Ucc rozhodovací úroveň polovina napájecího napětí U ihmin = 0,7 x Ucc, 3,5 V!!! (při U CC = 5V) U ilmax = 0,3 x Ucc 1,5 V (při U CC = 5V) Výstup TTL není možno připojit na vstup HC (U CC = +5 V) U OH TTL obvodu není kompatibilní s U IH min u HC obvodu! vstupní klidové proudy I IH, I IL velmi malé, typ. 100 na, zaručováno- menší 1 ua A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 41

42 Logické obvody HCT MOS 74HCTxx Úprava vstupu HCT obvodu - posun, zpětná vazba,.., úprava velikosti vstup. tranzistorů - posun rozhodovací úrovně k nižší hodnotě (úprava pouze ve vstup. obvodu, ostatní je jako u HC, žádné další diody) 74HC + Ucc 74HCT S p + Ucc S p D p vstup HC D p D n D n U i =0,5 U cc S n symetrické S n R P = R N stejná vodivost vstup HC vstup HCT A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 42

43 Logické obvody HCT MOS 74HCT Rychlé logické obvody CMOS - High Speed CMOS TTL compatible 74HCTxx Napájení standardně U CC = +5V, rozmezí + 4,5 V až +5,5 V Výstupní obvod HCT vlastnosti stejné - jako výstup HC 74HCTxxx U m (U t ) = 1,3 V rozhodovací úroveň na vstupu U ihmin = 2 V!!! U ilmax = 0,8 V A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 43

44 Log. ob. 74HCT, vstupní napěťové úrovně a klidový proud Pozor, na vstupu 74HCT může být U ih = 2,4 V, ale roste I CC, Příčný proud- NMOS již vede, PMOS ještě není zcela vypnut I CC změna napájecího proudu I CC, pokud bude jeden vstup na U ih = 2,4 V, u SN74HCT00 Texas Instruments I CC = typ. 1,4 ma,,nxp 0,4 ma, odlišné podle výrobce) S p D p D n S n + Ucc Požadavek strmosti hran vstupního signálu (stejný důvod) zamezit výskytu napětí na vstupu v oblasti rozhodovací úrovně, požadavek doba hran kratší než 500 ns - jinak nárůst I CC Pro bateriové napájení. vstupy na úroveň 0 V, nebo U CC, jinak zvýšení odběru. Nevyužité vstupy připojit na GND nebo U CC,( přímo nebo přes rezistor) Vysokoimpedanční vstup - elektrostatická indukce, náhodně úroveň H nebo L Nepředvídatelné chování obvodu CMOS -!!!! kontrola vstupů A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 44

45 Log.ob. 74HC, 74HCT proudy napáj. I CC v závislosti na vstup.napětí Nesymetrická vstupní struktura u HCT, větší příčné proudy vstupní dvojicí tranzistorů Pokud vstup na napětí v zakázané oblasti (mezi U ILmax a U ih min ), částečné otevření obou vstupních tranzistorů pak je velký nárůst napájecího proudu I CC S p + Ucc D p vstup HC D n S n S p + Ucc D p D n vstup HCT S n A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 45

46 Typické vstupní parametry obvodů HC, HCT 74HCxxx U m (U t ) = 0,5 Ucc rozhodovací úroveň U ihmin = 0,7 x Ucc, 3,5 V!!! (při U CC = 5V) U ilmax = 0,3 x Ucc 1,5 V U i I i U cc I o U o 74HCTxxx při Ucc= 5 V U m (U t ) = 1,4 V rozhod. úrov. U ihmin ilmax = 2 V!!! pamatovat = 0,8 V!!! pamatovat I i zbytkový vstupní proud (Input Leakage Current) typ. do 0,1 ua, CMOS - prakticky nulový statický vstupní proud (zásad. rozdíl oproti TTL) (typicky i menší - řádu na, svodové proudy ochranných diod, vstup připojen na Ucc, nebo GND) Vstupní kapacity C i = typicky - řádově 5-10 pf Klidový napájecí proud obvodu, (f inp = 0 Hz) (při vstupu na U i = 0 nebo U cc ) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 46

47 Šumová imunita obvodů HC, HCT Šumová imunita: rozdíl mezi nejnepříznivějším stavem napětí výstupu prvního obvodu a požadavkem na velikost napětí na vstupu navazujícího obvodu (situace výstup vstup ) mechanická analogie šum. imunity - autobus pod mostem U ilmax - U olmax rezerva vzdálenosti, výška spodku mostu výška autobusu) nízkoletící letadlo nad mostem, U ohmin U ihmin Šumová imunita rezerva podjezdu nebo nadletu U ohmin - U ihmin U ilmax - U olmax A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 47

48 Typické výstupní parametry obvodů HC, HCT U OH - určen U CC a velikostí výstupního proudu, U cc vnitřním odporem R P I i I o výst. napětí naprázdno přibližně U OH = U CC U OL určeno velikostí výstupního proudu U i U o a vnitřním odporem R N napětí naprázdno přibližně U OL = 0 V (GND) Vnitřní odpory, pro odhad napětí R PON = typicky - přibližně 100 Ohmů a méně R NON = typicky - přibližně 50 Ohmů a méně Pro zapamatování a výpočty stačí - R PON, R NON = přibl. 100 Ohmů) výpočet znát! Náhradní schéma výstupu R P +U CC U OL = I O. R N U OH = U CC (I O. R P ) R N U O GND A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 48

49 Ochrana vstupů, standardní vstupy CMOS CMOS log obvody, průrazné napětí izolantu MOS tranzistorů - desítky V, působení statické elektřiny 10 -ky kv, (není možné - vstupy bez ochrany - průraz poškození struktury by nastal již při V ochrana vstupů, - záporně polarizované PN přechody D 1, D 2 Ideové schéma ochrany - obecně důsledky 0 <U i < U cc ; vstupní napětí nesmí být záporné, ani větší, než napájecí U CC D1 U 1 D2 CMOS obvod U 2 příp. omezení velikosti vstup. proudu rezistorem U CC R s U i 1 A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 49

50 Mezní parametry obvodů HC, HCT I CC, I GND, I O, I ik, I OK (maximum) I CC, I GND - proud svorkou U CC nebo GND = 50 ma (70mA budiče sběrnic, např. 74HC244, )!!! I O výstup. proud = ± 25 ma (± 35 ma bus typy) (output source or sink current) U i I i U cc I o U o I IK proud vstupními záchyt. diodami (D 1, D 2 ) ±20 ma (input diode current) při (U Oi < 0.5 V nebo U Oi > U CC V) I OK output diode current (U O < 0.5 V to U O > U CC V) proud výstupními (parazitními) diodami (D 3, D 4 ) ±20 ma proud vnucený do výstupu D 1 U CC CMOS U 1 obvod U 2 D 2 D 3 D 4 A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 50

51 Mezní parametry obvodů HC, HCT, a obvodů CMOS obecně, důsledky I CCmax, I GNDmax, I Omax, I ik, I OK I i U cc I o Příklad - posuvný registr 74HCT595, (74HC_HCT595_4.pdf, HC595.pdf vysvětlení mezních parametrů absol, maximum ratings, vysvětlení klíč. slov na dokumentech) použit pro buzení 7- segment LED, výstupy buzení LED proti U CC (úloha cvič.) jak volit proud? I O?? 10mA, katalog I Omax = 25 ma, ANO - OK 10 ma méně než povolená mez 25 ma, ale!!! 7x 10 ma = 70 ma = I GND max. absolutní pro 74HCT595 je právě 70 ma NE!!! volit nižší proud, např. 5 ma (7x 5 ma = celkem 35 ma) analogické úvahy u jednočipových mikropočítačů pro zvýšení hodnoty I CCmax, I GNDmax více vývodů U CC a GND na pouzdře uproc. Dom. úkol. - nalézt příslušné parametry a omezení pro STM32F103. Jak by bylo možno budit připojené LED (max. velikost proudů)? U i U o A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 51

52 Působení diod ve vstupu obvodu CMOS Zdroj signálu funguje (nechtěně) jako napáječ obvodu U CC1 = 5V U CC2 < 5V I n zatěžování zdroje signálu jednocestný usměrňovač s D a C zdroj signálu C + i v U n D CMOS log. obv. CMOS log. obv. Pozor na připojení zdroje signálu na vstup procesoru bez napájení (!!! cvičení, připojení vstupů obvodu 74HC595 bez napájení na výstupy STM32F103, použít ochranné rezistory) parazitní napájení obvodu ze zdroje signálu, (příklad, čítač CMOS, viz. výklad) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 52

53 Demonstrace působení diod ve vstupu obvodu CMOS Fantomové napájení kombinace D a C jako jednocestný usměrňovač, špičkový detektor odpojený napáj. zdroj, i možná částečná funkce, napáj. ze zdroje signálu připoj. další obvody, napáj. zdroj zátěž, příp. zkrat. důvod použití R 2 U CC1 = 5V U CC2 < 5V I n (bude ověřeno v poslední laboratorní úloze) zdroj signálu C + i v U n D CMOS log. obv. CMOS log. obv. (+ 3,3 V) C B1 U CC1 C B2 U CC2 + 5 V I n!!!! STM32 PC8 GND R 2 =470 u 1 in 1 HCT04 GND out 1 u 2 I in HC04 GND out 2 u 3 0 V C L A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 53

54 Ochranné diody realizace a zjednodušený model Ochrany vstupů, různé řešení, ochrany vstupu 74HCxx poly- Si rezistor 100 Ω D2 U CC U 1 U 2 D Ω HC MOS obvod difundovaný didový rezistor U CC D3 D5 U 1 D4 CMOS obvod U 2 D6 D7 Obecně model s diodami proti GND a U CC. zjednodušený model (pro zapamatování) obvodu CMOS z hlediska diod na vstupech a výstupech A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 54

55 Působení diod na výstupu obvodu CMOS Působení diody D 5 ve výstupní struktuře (důsledek přítomnosti tranzistoru PMOS ve výstupní struktuře) Výpadek napájení U CC2 nebo snížení napájecího napětí CMOS obvodu (např. s třístavovým výstupem) kolize sběrnice U CC D3 D5 U 1 D4 CMOS obvod U 2 D6 D7 U CC1 = 5V U CC2 < 5V U CC3 Nelze paralelně spojit třístavové výstupy budičů (CMOS) s různým napájecím napětí, např. 5 V a 3,3V Obvod s U CC2 by působil jako parazitní napěťový omezovač. D budič A D budič B i v přijímač Řešení: použít obvody 74FCTxxx T, které mají koncový stupeň (analogicky jako TTL ) pouze s MOS tranzistory jednoho druhu vodivosti NMOS A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 55

56 Řešení ochrany vstupů Pokud není možno zajistit správnou sekvenci náběhu napájení (u více procesorů nebo log. obvodů s více napájecími zdroji) - v nouzi možno použít ochranné rezistory, U CC1 U CC2 U CC1 U CC2 R D R 1 1 Využívat na cvičení, zamezení poškození procesoru!!! Volba velikosti ochranného odporu - omezení velikosti vstupního proudu na bezpečnou velikost, např. 5 ma, detaily- hledání v katalogu, absolute, max. ratings výpočet časové konstanty ochranného obvodu, parazitní kapacity vstupu obvodu a spojů R S zahrnuje vnitřní odpor výstupu a a vnější odpor R 1, C in zahrnuje vstupní kapacitu a parazitní kapacity τ=r C A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 56 S in

57 Přídavná ochrana vstupů s rezistorem Situace s částmi obvodu s různými napájecími zdroji nebezpečí částečného výpadku napájení nebo různě rychlého náběhu napájení. Nebezpečí poškození budicího i buzeného obvodu U CC1 U CC2 U CC1 U CC2 R R 2 D 1 1 Ochranný rezistor R 1 (470 Ohmů, - 1 kohm) kompromis mezi ochranou a dynamikou, limitně R = 270 ( příp. 220) Ohmů (5V /270 Ohmů = méně než 20 ma) Zhoršení dynamiky pro výpočet. čas. konstanty C = pf kapacita vstupu obvodu ( až 10 pf) + parazitní kapacity krátkého spoje čas. konstanta (tau) τ = 470 Ohmů x 20 pf = přibl s Doba náběžné hrany t nab = 2,2 x τ = přibl. 2 x 10-8 s = 20 ns A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 57

58 Mezní parametry konkrétních obvodů Způsob orientace v katalogovém listu obvodu přednáška s využitím katalogového listu HC00, 74HCT00, 74HCT595, STM32F103 viz. katalog - PDF Demonstrace typických a mezních parametrů U i, I ik, I Ok, I CCmax, I GND max, I Omax Vysvětlení způsobu specifikace parametrů obvodu a jak je nalézt v katalogovém listu viz vysvětlení na přednášce a příslušné katalogové listy. prezentováno pomocí katalogových listů vybraných obvodů na přednášce STM32F100, hesla: Absolute maximum ratings, General input/output characteristics A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 58

59 74HCxx mezní proudové a napěťové parametry mezí parametry napájecí napětí, proudy napájecími piny, proudy výstupními piny, proudy (clamp) diodami ve vstupní a výstupní struktuře výklad jednotlivých parametrů, (? kontrola porozumění problematice - proč. je U CC = -0,5 V až + 7 V ) V O 0,5 V až Vcc + 0,5 V co se tím míní, Vo?? větší než napáj.napětí???, výklad A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 59

60 Vstupní charakteristika obvodu CMOS Standardní vstup CMOS vstup 5 V tolerantní I i I i U CC U i 5 V U i Standardní vstup CMOS, při nulovém Ucc problém i při U i =1 V na vstupu. Pokud obvod nemá napájení, je jeho UVCC = 0 Pozor STM32VL Discovery, bez napájení, připojení napětí na vstup ADC pproč u některých vstupů STM32 vstupní proud závisí na napájecím napětí a u jiných ne? A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 60

61 Vstupní charakteristika obvodu CMOS bez napájení Standardní vstup CMOS, bez napájení napájením I i I i U CC U CC = 0 V U i U CC U i Standardní vstup CMOS, při nulovém Ucc problém, pokud je na jeho napájecí pin připojena zátěž proti zemi, vybitý blokovací kondenzátor na výstupu zdroje,..,. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 61

62 Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 62

63 Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 63

64 Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments? diody ve vstupu? A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 64

65 Vstup v zakázané oblasti pásmo U ILmax až U IHmin,, nezapojený vstup sdya010.pdf Texas Instruments Nezapojený vstup CMOS - nedefinovaný stav na vstupu napětí se nastaví podle různých vnějších působení, elektrostat indukce, kapacitní přenosy, Částečné otevření obou vstupních tranzistorů, příčný proud U CC T1 U 1 T2 U 2 výsledky měření?? závěry pro aplikace?? A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 65

66 Výstupní charakteristiky obvodu sdya010.pdf Texas Instruments vnitřní odpor výstupu R H, R L R P_ON +U CC R N_ON U 2 GND výsledky měření? A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 66

67 Doporučené podmínky Katalogové údaje - doporučené podmínky pro provoz logického obvodu zde příklad pro řadu 74HCxx, analogicky hledat v katalogu i pro všechny další log. obvody a procesory. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 67

68 Statické parametry obvodu 74HCxx Diskuse výsledků měření porovnání s katalogovými údaji A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL 68