Přednáška 4, 5. A4B38NVS Návrh vestavěných systémů,2012, J. Fischer, katedra měření, ČVUT - FEL, Praha otočení ctrl shift +

Transkript

1 Přednáška 4, 5 A4B38NVS Návrh vestavěných systémů,2012, J. Fischer, katedra měření, ČVUT - FEL, Praha otočení ctrl shift + A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 1

2 Informace Toto je grafický a heslovitý podkladový materiál určený pouze k přednášce A4B38NVS. Neobsahuje vlastní výklad, ani další informace, které jsou prezentovány při výkladu křídou na tabuli, jeho čtení nenahrazuje účast na přednášce. A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 2

3 .. A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 3

4 Součástky a bloky používané na cvičeních - nepájivé kontaktní pole Pozor - kontrola propojení podélných napájecích sběrnic ( přerušení ve středu?) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 4

5 Kondenzátory používané na cvičeních Elektrolytický kondenzátor a tantalový kondenzátor rozlišení polarity!!! přepólování vede k destrukci, použití blokování napájení elektrolytický kondenzátor 22 uf tantalový kondenzátor 47 uf - ( minus) pól + ( plus) pól - pól označen na pouzdře též jako pól je označen ( ) keramický kondenzátor 100 nf - ( minus) pól + ( plus) pól s (-) pól je na plášti (+) pól je izolovaný svitkový kondenzátor 220 nf keramické a svitkové kondenzátory nerozlišují polaritu A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 5

6 Diody Si Dioda křemíková dioda (s přechodem PN), katoda je označena proužkem širším, než jsou ostatní proužky napětí v předním směru přibl. 0,7 V indexová značka - pruh anoda katoda Světlo emitující dioda červená LED, napětí v předním směru přibl. 2 V indexovou značkou (na spodní straně pouzdra) je označena katoda u nové LED katoda má kratší vývod (kratší vodič) indexová značka katoda anoda A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 6

7 Integrované obvody Pouzdro DIL použito na cvičeních pro kontaktní polepro kontakzákladní parametry měřeného obvodu 74HC04, aneb jak se orientovat v katalogu indexová značka pin č. 1 pin č. 14 pin č. 7 pin č. 8 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 7

8 Opakování -pouzdro log. obvodu, číslování vývodů Číslování vývodů na pouzdře logického obvodu proti směru hodinových ručiček Vývod č. 1 umístěn vlevo od indexové značky směr platí i u pouzder pro SMD (povrch. montáž) Přívody napájení U CC a GND u TTL, TTL - LS,..., CD4000, 74HC, 74HCT,.. - vlevo dole GND, vpravo nahoře U CC, pouzdro 14 vývodů GND pin 7, Ucc pin 14 pouzdro 16 vývodů GND pin 8, Ucc pin 16 platí také u některých procesorů ( AT89C51,...) pouzdro DIL 40 vývodů GND pin 20, Ucc pin 40 směr číslování vývodů GND indexová značka U CC (neplatí však obecně, např. ATmega32,,,,,a další s vnitřním převodníkem A/D svorky U CC a GND uprostřed na stranách pouzdra, pro zkrácení vnitřních přívodů v nitřních přívodů v pouzdře a snížení jejich impedance ) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 8

9 MOS tranzistor s indukovaným kanálem N Substrát, polovodič P, izolant SiO 2, Gate - polykrystalická Si elektroda MOS Tranzistor M - Metal poly Si (dříve i Al), izolant O - Oxid, S- Silicon substrát křemík U G kladné, přitahování elektronů, až počet elektronů přesáhne počet děr, Při U G > U T - prahové napětí, vznik inverzní vrstvy pod G indukovaný kanál n tranzistor NMOS elektrody G- gate, S - Source ( zdroj nosičů ), D Drain ( odvaděč nosičů ), pomocí oblastí N +, kontakt substrát P + poly - Si U G =0 G SiO 2 N + - Si U G > U T G N + - Si substrát P - Si substrát P - Si inverzní oblast indukovaný kanál N A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 9

10 Tranzistor NMOS s indukovaným kanálem - vlastnosti Napětí mezi elektrodami Gate a Source U GS > U T (U T prahové napětí threshold voltage) V log. obvodech - MOS tranzistor jako spínač I DS spínač proti zemi, U G - U GS = U G - 0 > U T, elementární invertor N- MOS, tvořen T 1, R 1 U T U GS přítomnost přechodů PN ve struktuře MOS tranz. mezi sub. a S, mezi sub. a D U GS = U G - U S > U T S - source U G D - drain R 1 + U CC N + - Si N + - Si T 1 D U S U 2 U 1 S substrát P - Si A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 10

11 Tranzistor NMOS jako spínač ve vzorkovači + U CC G D U 1 D S U 2 S D B- sub. G S Kanál n, elektrony, U S nižší napětí oproti U D, symetrická konstrukce, záměna funkce S a D podle připojeného napětí NMOS jako spínač - vzorkovače U G - U S = U GS > U T, pozor U G > U S + U T! Diody tvořené D a S proti substrátu- musí být v závěrném směru- substrát zapojit na nejzápornější napětí vyskytující se v obvodu tranzistoru Spínání napětí (-2 V až +2 V), substrát -2V, napětí U G ( -2V vyp, + 5 V zap.) Pro přepínač, vzorkovač - použitelný pouze typ se samostatně vyvedeným substrátem, Pozor - substrátová dioda MOS tranzistorů A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 11

12 Tranzistor NMOS jako spínač + U CC G D D S D U 1 S U 2 G S B- sub. Příklady: BS170, tři vývody možné použití - spínání proti zemi (pouze pro nezáporné napětí) BSS83 - čtyři vývody tranzistor je možno použít jako spínač ve vzorkovači, přepínači kanálů (substrát NMOS tranzistoru připojit na nejzápornější napětí v obvodu) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 12

13 Buzení tranzistoru NMOS Statický proud do G při U 1 > 0 blízký nule, pouze svodové proudy ochrannými diodami v G (není zakreslena) Proces spínání nabít kapacitu C GS změna napětí na C GD (problém při velkých proudech I DS!!!, záporná zpětná vazba, u 1 roste, u 2 klesá nutno budit proud I G = C (du 2 /dt) výstupem procesoru není možno budit přímo výkonové tranzistory MOS BS170 I DSmax = 0,5 A, U GS(th) min 0,8 V, max 3V, vstup kapacity typ. 20 pf C GD + Ucc D U 1 C GS S U 2 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 13

14 Tranzistor PMOS s indukovaným kanálem P jako spínač S - source P + - Si U G D - drain P + - Si S + Ucc B- sub. + U CC S D U S substrát N - Si U 1 D R 0 U 2 G Kanál P, nosiče náboje- díry, zdroj nosičů - source S, na vyšší (kladné) napětí oproti D - drain, Symetrická konstrukce, záměna funkce S a D podle orientace připojeného napětí mezi elektrodami U 1 = U cc PMOS rozepnut - nevede, U 1 = 0 PMOS sepnut - vede! Diody tvořené D a S proti B - substrátu- musí být polarizovány v závěrném směru- substrát B nutno zapojit na nejkladnější napětí vyskytující se v obvodu tranzistoru PMOS s kanálem P A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 14

15 Použití kombinace tranzistorů NMOS a PMOS Pro spínání napětí v přepínači analogových signálů ( analogový multiplexer) potřeba spínat napětí 0 až U CC, případně - U EE až +U CC řešení použití paralelní kombinace NMOS, PMOS (podobně využito např. ve spínačích 74HC4066) Analogicky řešeny analogové vstupy (ADC) mikrořadičů Rozšíření rozsahu na záporná napětí (- U EE až +U CC ). např. použito v analogovém multiplexeru 74HC4052, 74LVXT4052,.. nutné záporné napájecí napětí U EE vstupní napětí se musejí pohybovat v rozmezí (- U EE až +U CC ). Pro nezáporná vstup napětí, možno připojit napájecí vstup U EE na GND. (pozor na limit katalog. parametru U CC U EE ) říz. G P + U CC U 1 U 2 G N A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 15

16 Použití kombinace tranzistorů NMOS a PMOS v přepínači Rozšíření rozsahu spínaných napětí na záporná napětí (- U EE až +U CC ). např. použito v analogovém multiplexeru 74HC4052, 74LVXT4052,.. nutné záporné napájecí napětí U EE. Vstupní napětí se musejí pohybovat v rozmezí (- U EE až +U CC ). Pro nezáporná vstup napětí, možno připojit napájecí vstup U EE na GND. (pozor na limit katalog. parametru U CC U EE ) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 16

17 Bipolární tranzistory pro vestavěné systémy Bipolární tranzistory NPN, PNP viz. předchozí přednášky použití obvykle jako koncové stupně budičů, ovládání výkonových výstupů, buzení LED, relé, motorků, parametry: napětí U BE = 0,7 V parametr h 21E = řádově stovky ( výkonové tranzistory- desítky) saturace, dalším růstem proudu do báze I B se nezvětšuje proud I CE činitel saturace k sat kolikrát je větší proud do báze, než by odpovídalo příslušné jeho velikosti pro dané ICE v lineárním stavu (. zjednodušeně - k sat = I B / ( I CE / h 21E ) potřeba při volbě rezistoru do báze pro spínací tranzistory max. závěrné napětí U EB = - 5 až -7 V, pozor průraz U CE max max napětí na tranzistoru důležité při ovládání koncových stupňů,.. A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 17

18 Logický obvod jako dvojbran- statické parametry 1 U cc napájení ( U DD ), zem- GND- (ground) I i U cc I o Vstup, U i, I i vstupní napětí, proud Výstup U O, I O, výstupní napětí, proud Pozor na orientaci výstupního proudu. U i U o Kladný výstupní proud I O - vtéká do výstupu (proud z výstupu přes rezistor do GND - záporný) důležité kvůli orientaci v katalogových údajích (pozn. v aglosaské lit. napětí onačeno jako V - Voltage, tedy V i, V O,,...) (u STM32 a dalších proc. označení V DD - napájení, V SS - zem) Pomůcka pro zapamatování označení - Ucc (bipolární log. obvody, NPN tranzistory, kolektory na kladné napět) U CC U - colector, colector Podobně NMOS logika, Drain na kladné napětí tedy U DD (napětí U - Drain, Drain - U DD, jako U CC kladné napájení) U STM32F103,..logika společné elektrody Source ( U SS - source, source) - ekvivalent GND. A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 18

19 Logický obvod jako dvojbran- statické parametry 2 U cc Charakteristické parametry obvodu I i I o U i U o U ih - vstup. napětí pro vysokou log. úroveň - High U ihmin - minimální vstupní napětí pro vysokou log. úroveň - High!!! (které obvod vyhodnotí jako úroveň High) U il - vstup. napětí pro nízkou log. úroveň - Low, U ilmax - maximální vstupní napětí pro nízkou log. úroveň - Low!!! (které obvod vyhodnotí jako úroveň Low) U OH - napětí na výstupu obvodu generujícího vysokou úroveň - High U OL - napětí na výstupu obvodu generujícího nízkou úroveň - Low I ih - vstupní proud pro vysokou log. úroveň High připojenou na vstup I il - vstupní proud pro nízkou log. úroveň Low připojenou na vstup I OH - výstupní proud při vysoké úrovni - H High I OL - výstupní proud při nízké úrovni - L Low A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 19

20 Bipolární logické obvody Logika TTL (nepoužívá se), význam - definice standardu a úrovní Ucc napájení Ucc = + 5V proti zemi - GND příklad - obvod NAND 7400 vstupy A, B, výstup Y, Y = /(AxB) A B T1 4k 1k6 130 T4 T2 D Y 1k T3 GND Vstup na U IL - nízká úroveň, vstupní proud I IL - záporný (= -1,6 ma), vytéká z emitoru T1 a vtéká do výstupu budicího obvodu pro TTL logiku - kritický parametromezení počtu vstupů, které může výstup ve stavu L budit; snaha snížit I IL Vstup na U IH - úroveň H, vtéká nulový nebo malý kladný proud do vstupu U OH omezeno. Úbytek na U AK na diodě D a U CET4 (emitorový sledovač T 4 ) U OH < U CC - U CET4 = 5 V - 0,7 V- 0,7 V= 3,6 V - důsledek na výstupu Y hradla TTL není ve stavu H napětí 5 V ale nižší A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 20

21 Bipolární logické obvody TTL -LS a TTL - ALS Snížení I IL i dalších proudů v obvodu, řady bipolárních log. obvodů TTL - LS ( Low Power Schottky) ALS (Advanced Low Power Schottky) 20k 8k 120 Ucc 37k 50k 14k 50 Ucc A B 12k 4k Y 5k Y A 1k5 3k B 2k8 5k6 GND GND I IL - záporný (= -0,4 ma) I IL - záporný (= -0,1 ma) Při definici parametrů CMOS log obvodů ( např. i mikroprocesorů) často odkaz na parametry TTL, nebo TTL - LS, např. formou, že výstupu up je schopen budit vstup jednoho TTL hradla ( to drive one TTL load ), A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 21

22 Parametry řad bipolárních log. obvodů Důležité údaje: U ILmax max. napětí pro úroveň L (nízká úroveň na vstupu) U IHmin min. napětí pro úroveň H (vysoká úroveň na vstupu) I ILmax - vstupní proud pro U IL - nízkou úroveň na vstupu U t - rozhodovací napěťová úroveň na vstupu U CC - napájecí napětí typicky + 5 V ( + 4,75 až + 5,25 V) řada U ILmax I ILmax U IHmin I IH I OLmax U OLmax I OH U OHmin t PD U t I CCL [V] [ma] [V] [ua] [ma] [V] [ma] [V] [ns] [V] [ma] TTL 0,8-1, ,4-0,4 2,4 10 1,3 3 LS - TTL 0,8-0, ,5-0,4 2,7 10 1,1 0,6 S TTL 0, ,5-1 2,4 4,7 1,3 5 FAST 0,8-0, , ,3 1,5 1,4 ALS 0,8-0, ,5-0, ,4 0,4 pro TTL: U ILmax = 0,8 V, U IHmin = 2 V, I ILmax = - 1,6mA, zpoždění t pd - jednotky ns, a více podle typu obvodu. A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 22

23 Bipolární log. obvody Nevyužité vstupy u TTL, TTL LS, TTL ALS Pro stav L připojit na zem - GND, Pro stav H připojit na výstup hradla s definovanou úrovní H (invertor se vstupem na GND) nebo na U CC ( i přes odpor 2-5 kohmů) Nezapojený vstup TTL, TTL LS, TTL ALS se chová jako by byl připojen na úroveň H ale není to korektní stav Stopa obvodů TTL, nebo TTL LS v katalogových údajích obvodů CMOS: obvod CMOS, příp. procesor je chopen budit (údaj v katalogu) 1 ( případně 2, a více) TTL LS loads znamená to, že při U O = L může do výstupu obvodu vtékat proud 1 x 0,4 ma ( příp. 2 x 0,4 ma = 0, 8 ma) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 23

24 Invertor CMOS CMOS - komplementární MOS logika využívající kombinaci NMOS a PMOS tranzistorů invertor CMOS (není CMOS tranzistor!) S p D p D n + Ucc p kanál nosiče - díry n kanál, nosiče - el. S n + Ucc vstup U G výstup invertoru GND P + P + N + N + N + (kontakt) P - kanál (N - kanál) vana P - Si P + (kontakt) substrát N - Si A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 24

25 Invertor CMOS - diody ve struktuře výstupu CMOS - komplementární MOS logika využívající kombinaci NMOS a PMOS tranzistorů + Ucc S p D 2 D 1 D n D n D 3 S n + Ucc vstup U G výstup invertoru GND P + P + N + N + N + (kontakt) P - kanál D 2 D 3 (N - kanál) vana P - Si P + (kontakt) substrát N - Si D 1 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 25

26 Invertor CMOS Důsledky V každém logickém obvodu CMOS je záporně polarizovaný PN přechod mezi svorkami Ucc napájení a GND zem. Při přepólování napájení substr. diody v propust.směru destrukce?) (pozn. Pro uživení zařízení použít zdroj s omezením proudu) CMOS - komplementární MOS logika využívající kombinaci Tyto závěrně polarizované přechody PN - závěrný proud problém klidového odběru Stand By režim procesorů pro bateriové napájení- při požadavku na etrémně malé klidové odběry- řádu ua. (Příklad- měřidla, rozpočítávací měřidlo topných nákladů - požadavek na funkci 10 let z jediné baterie, el. vodoměr, ) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 26

27 Náhradní schéma výstupu CMOS Sériově zapojené tranzistory PMOS a NMOS, Klidový stav Rp,nebo Rn se blíží nekonečnu rozepnutý stav Druhý tranzistor sepnutý R ON CMOS invertor ( není CMOS tranzistor!) R P +U CC Náhradní schéma: Zdroj UCC do série R P_ON nebo GND ( 0 V) do série R N_ON u řady HCMOS a dalších, odpory 100 Ohmů a nižší ( 74LVCxxx R N_ON ~15 Ohmů, podle typu) Při změně stavu, malý okamžik vedou oba tranzistory proudový impuls mezi U CC a GND R P_ON R N_ON R N U 2 GND +U CC U 2 GND A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 27

28 Logické obvody v technologii CMOS, řada CD4000 Technologie CMOS s hliníkovým hradlem - elektroda Gate - hliníková logické obvody řady CD4000 (někdy označované jako high voltage CMOS) viz v klidu I cc = 0, proudový odběr především při změnách stavu napájecí napětí Ucc = 3 až 15 V zpoždění invertoru - t pd roste s klesajícím napájecím napětím S p + Ucc U CC [V] t PD [ns] Obvody pro pomalé aplikace U ihmin = 0,7 x Ucc, = 0,3 x Ucc U ilmax D p D n S n Řada CD mnoho typů, široce rozšířené, nejsou kompatibilní s řadou TTL (jiné rozložení vývodů, jiné funkce) CD 4011 hradlo NAND rozložení vývodů jiné než u NAND TTL 7400 obecné vlastnosti řady CD4000 viz. dokument family.hef4000.specification.pdf A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 28

29 Logické obvody v technologii CMOS, řada CD4000 Nevyužité vstupy připojit!!! na správnou log. úroveň, L, nebo H, svorka GND nebo Ucc, Nezapojený vstup plovoucí nepředvídatelné chování, výskyt napětí v zakázané oblasti zvýšení klidového proudového odběru, částečně vedou oba tranzistory, A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 29

30 Logické obvody HC MOS Rychlé logické obvody CMOS - High Speed CMOS 74HCxx Technologie CMOS s křemíkovým hradlem (Poly Si Gate) náhrada za TTL, obdobné označení, funkce i rozložení vývodů TTL 7400, 74LC00, 74 ALS 00 funkční náhrada 74HC00, atd. Napájecí napětí U CC = + 2 až + 6V, typicky U CC = + 5V 74HC odlišné vstupní úrovně od TTL 74HCxxx U m (U t ) = 0,5 Ucc rozhodovací úroveň polovina napájecího napětí U ihmin = 0,7 x Ucc, 3,5 V!!! (při U CC = 5V) U ilmax = 0,3 x Ucc 1,5 V (při U CC = 5V) Výstup TTL není možno připojit na vstup HC (U CC = +5 V) U OH TTL obvodu není kompatibilní s U IH min u HC obvodu! vstupní klidové proudy I IH, I IL velmi malé, typ. 100 na, zaručováno- menší 1 ua A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 30

31 Logické obvody HCT MOS 74HCTxx Úprava vstupu HCT obvodu - posun, zpětná vazba,.., úprava velikosti vstup. tranzistorů - posun rozhodovací úrovně k nižší hodnotě (úprava pouze ve vstup. obvodu, ostatní je jako u HC, žádné další diody) 74HC + Ucc 74HCT S p + Ucc S p D p vstup HC D p D n D n U i =0,5 U cc S n symetrické S n R P = R N stejná vodivost vstup HC vstup HCT A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 31

32 Logické obvody HCT MOS 74HCT Rychlé logické obvody CMOS - High Speed CMOS TTL compatible 74HCTxx Napájení standardně U CC = +5V, rozmezí + 4,5 V až +5,5 V Výstupní obvod HCT vlastnosti stejné - jako výstup HC 74HCTxxx U m (U t ) = 1,3 V rozhodovací úroveň na vstupu U ihmin = 2 V!!! U ilmax = 0,8 V A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 32

33 Log. ob. 74HCT, vstupní napěťové úrovně a klidový proud Pozor, na vstupu 74HCT může být U ih = 2,4 V, ale roste I CC, Příčný proud- NMOS již vede, PMOS ještě není zcela vypnut I CC změna napájecího proudu I CC, pokud bude jeden vstup na U ih = 2,4 V u SN74HCT00 Texas Instruments I CC = typ. 1,4 ma, NXP 0,4 ma, odlišné podle výrobce) S p D p D n S n + Ucc Požadavek strmosti hran vstupního signálu (stejný důvod) zamezit výskytu napětí na vstupu v oblasti rozhodovací úrovně, požadavek doba hran kratší než 500 ns - jinak nárůst I CC Pro bateriové napájení vstupy - úroveň 0, nebo U CC, jinak zvýšení odběru. Nevyužité vstupy připojit na GND nebo U CC,( přímo nebo přes rezistor) Vysokoimpedanční vstup - elektrostatická indukce, úroveň H nebo L. Nepředvídatelné chování obvodu CMOS -!!!! kontrola vstupů A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 33

34 Log.ob. 74HC, 74HCT proudy v závislosti na vstup.napětí Nesymetrická vstupní struktura u HCT, větší příčné proudy vstupní dvojicí tranzistorů S p + Ucc D p D n vstup HC S n S p + Ucc D p D n vstup HCT S n A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 34

35 Typické vstupní parametry obvodů HC, HCT 74HCxxx U m (U t ) = 0,5 Ucc rozhodovací úroveň U ihmin = 0,7 x Ucc, 3,5 V!!! (při U CC = 5V) U ilmax = 0,3 x Ucc 1,5 V U i I i U cc I o U o 74HCTxxx při Ucc= 5 V U m (U t ) = 1,4 V U ihmin ilmax = 2 V!!! pamatovat = 0,8 V!!! pamatovat I i zbytkový vstupní proud (Input Leakage Current) typ. do 0,1 ua, CMOS - prakticky nulový statický vstupní proud (zásad. rozdíl oproti TTL) (typicky i menší -řádu na, svodové proudy ochranných diod) (vstup připojen na Ucc, nebo GND) Vstupní kapacity C i = typ. řádově 5-10 pf Klidový napájecí proud obvodu, (f inp = 0 Hz) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 35

36 Šumová imunita obvodů HC, HCT Šumová imunita: rozdíl mezi nejnepříznivějším stavem napětí výstupu a požadavkem na velikost napětí na vstupu U ohmin - U ihmin U ilmax - U olmax A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 36

37 Typické výstupní parametry obvodů HC, HCT U OH - určen U CC a velikostí výstupního proudu, vnitřním odporem R P I i U cc I o napětí naprázdno přibližně U OH = U CC U OL určeno velikostí výstupního proudu U i U o a vnitřním odporem R N napětí naprázdno přibližně U OL = 0 V (GND) Vnitřní odpory, pro odhad napětí - přibližně 100 Ohmů a méně (R - pro NMOS tranzistor typ 50 Ohmů a méně) Náhradní schéma výstupu +U CC výpočet znát! U OL = I O. R N U OH = U CC (I O. R P ) R P R N U O GND A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 37

38 Mezní parametry obvodů HC, HCT I CC, I GND, I O, I ik, I OK (maximum) I CC, I GND - proud svorkou U CC nebo GND = 50 ma (70mA budiče sběrnic, např. 74HC244, )!!! I O výstup. proud = ± 25 ma (± 35 ma bus typy) (output source or sink current) U i I i U cc I o U o I IK proud vstupními záchyt. diodami (D 1, D 2 ) ±20 ma (input diode current) při (U Oi < 0.5 V nebo U Oi > U CC V) I OK output diode current (U O < 0.5 V to U O > U CC V) proud výstupními (parazitními) diodami (D 3, D 4 ) ±20 ma proud vnucený do výstupu D 1 U CC CMOS U 1 obvod U 2 D 2 D 3 D 4 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 38

39 Mezní parametry obvodů HC, HCT, a obvodů CMOS obecně, důsledky I CCmax, I GNDmax, I Omax, I ik, I OK Příklad - posuvný registr 74HCT595, (74HC_HCT595_4.pdf, HC595.pdf vysvětlení mezních parametrů absol, maximum ratings, vysvětlení klíč. slov na dokumentech) použit pro buzení 7- segment LED, výstupy buzení LED proti U CC (úloha cvič.) jak volit proud? I O?? 10mA, katalog I Omax = 25 ma, ANO - OK 10 ma méně než povolená mez 25 ma, ale!!! 7x 10 ma = 70 ma = I GND max.absolutní pro 74HCT595 je právě 70 ma NE!!! volit nižší proud, např. 5 ma (7x 5 ma = celkem 35 ma) analogické úvahy u jednočipových mikropočítačů pro zvýšení hodnoty I CCmax, I GNDmax více vývodů U CC a GND na pouzdře uproc. Dom. úkol. - nalézt příslušné parametry a omezení pro STM32F103. Jak by bylo možno budit připojené LED (max. velikost proudů)? U i I i U cc I o U o A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 39

40 Ochrana vstupů, standardní vstupy CMOS CMOS log obvody, průrazné napětí izolantu MOS tranzistorů - desítky V, působení statické elektřiny 10 -ky kv, (není možné - vstupy bez ochrany - průraz poškození struktury by nastal již při V ochrana vstupů, - záporně polarizované PN přechody D 1, D 2 Ideové schéma ochrany - obecně důsledky 0 <U i < U cc ; vstupní napětí nesmí být záporné, ani větší, než napájecí U CC D1 U 1 D2 CMOS obvod U 2 příp. omezení velikosti vstup. proudu rezistorem U CC R s U i 1 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 40

41 Působení diod ve vstupu obvodu CMOS Zdroj signálu funguje (nechtěně) jako napáječ obvodu U CC1 = 5V U CC2 < 5V I n zatěžování zdroje signálu jednocestný usměrňovač s D a C zdroj signálu C + i v U n D CMOS log. obv. CMOS log. obv. Pozor na připojení zdroje signálu na vstup procesoru bez napájení (!!! cvičení, připojení vstupů obvodu 74HCxx, HCTxx napájení na výstupy STM32F103, použít ochranné rezistory) parazitní napájení obvodu ze zdroje signálu, (příklad, čítač CMOS, viz. výklad) demonstrace v úloze A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 41

42 Demonstrace působení diod ve vstupu obvodu CMOS Fantomové napájení kombinace D a C jako jednocestný usměrňovač, špičkový detektor odpojený napáj. zdroj, i možná částečná funkce, napáj. ze zdroje signálu připoj. další obvody, napáj. zdroj zátěž, příp. zkrat. důvod použití R 2 U CC1 = 5V U CC2 < 5V I n (bude ověřeno v poslední laboratorní měřeno v úloze) zdroj signálu C + i v U n D CMOS log. obv. CMOS log. obv. (+ 3,3 V) C B1 U CC1 C B2 U CC2 + 5 V I n!!!! STM32 PC8 GND R 2 =470 u 1 in 1 HCT04 GND out 1 u 2 I in HC04 GND out 2 u 3 0 V C L A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 42

43 Mezní parametry konkrétních obvodů Způsob orientace v katalogovém listu obvodu přednáška s využitím katalogového listu HC00, 74HCT00, 74HCT595, STM32F103 viz. katalog - PDF Demonstrace typických a mezních parametrů U i, I ik, I Ok, I CCmax, I GND max, I Omax Vysvětlení způsobu specifikace parametrů obvodu a jak je nalézt v katalogovém listu viz vysvětlení na přednášce a příslušné katalogové listy. prezentováno pomocí katalogových listů vybraných obvodů na přednášce STM32F100, hesla: Absolute maximum ratings, General input/output characteristics A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 43

44 Ochranné diody realizace a zjednodušený model Ochrany vstupů, různéřešení, ochrany vstupu 74HCxx poly- Si rezistor 100 Ω D2 U CC U 1 U 2 D Ω HC MOS obvod difundovaný didový rezistor U CC D3 D5 U 1 D4 CMOS obvod U 2 D6 D7 Obecně model s diodami proti GND a U CC. zjednodušený model (pro zapamatování) obvodu CMOS z hlediska diod na vstupech a výstupech A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 44

45 Řešení ochrany vstupů Pokud není možno zajistit správnou sekvenci náběhu napájení - v nouzi možno použít ochranné rezistory, U CC1 U CC2 U CC1 U CC2 R D R 1 1 Využívat na cvičení, zamezení poškození procesoru!!! Volba velikosti ochranného odporu - omezení velikosti vstupního proudu na bezpečnou velikost, např. 5 ma, detaily- hledání v katalogu, absolute, max. ratings výpočet časové konstanty ochranného obvodu, parazitní kapacity vstupu obvodu a spojů R S zahrnuje vnitřní odpor výstup a a vnější odpor R 1, C in zahrnuje vstupní kapacitu a parazitní kapacity τ = R C S in A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 45

46 74HCxx mezní proudové a napěťové parametry mezí parametry napájecí napětí, proudy napájecími piny, proudy výstupními piny, proudy (clamp) diodami ve vstupní a výstupní struktuře výklad jednotlivých parametrů, (? kontrola porozumění problematice - proč. je U CC = -0,5 V až + 7 V ) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 46

47 Vstupní charakteristika obvodu CMOS I i I i U CC U i 5 V U i proč u některých vstupů STM32 vstupní proud závisí na napájecím napětí a u jiných ne? A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 47

48 Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 48

49 Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 49

50 Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments? diody ve vstupu? A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 50

51 Vstup v zakázané oblasti pásmo U ILmax až U IHmin sdya010.pdf Texas Instruments nedefinovaný stav na vstupu částečné otevření obou vstupních tranzistorů, příčný proud U CC T1 U 1 T2 U 2 výsledky měření?? závěry pro aplikace?? A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 51

52 Výstupní charakteristiky obvodu sdya010.pdf Texas Instruments vnitřní odpor výstupu R H, R L R P_ON +U CC R N_ON U 2 GND výsledky měření? A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 52

53 Doporučené podmínky Katalogové údaje - doporučené podmínky pro provoz logického obvodu zde příklad pro řadu 74HCxx, analogicky hledat v katalogu i pro všechny další log. obvody a procesory. A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 53

54 Statické parametry obvodu 74HCxx Diskuse výsledků měření porovnání s katalogovými údaji A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 54

55 Napájení Výklad na přednášce: otázka rychlosti odezvy stabilizátoru na změnu odběru, proč je nutno blokovat pomocí C Rozvod napájení, impedance spoje U DD, a spoje GND blokování rozvodu napájení, způsob rozvodu napájení, minimalizace plochy smyček význam použití blokovacích kondenzátorů, (TI_Bypass_Capacitors_scba007a.pdf) volba kapacit, umístění kondenzátorů zemnicí spoje a plochy, an223_ground_bounce.pdf materiál firmy TI rušení a vyzařování, EMC, EMI tlumivky v napájení vedení, odrazy A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 55

56 Přídavná ochrana vstupů s rezistorem Situace s částmi obvodu s různými napájecími zdroji nebezpečí částečného výpadku napájení nebo různě rychlého náběhu napájení. Nebezpečí poškození budicího i buzeného obvodu U CC1 U CC2 U CC1 U CC2 R R 2 D 1 1 Ochranný rezistor R 1 (470 Ohmů, - 1 kohm) kompromis mezi ochranou a dynamikou, limitně R = 270 ( příp. 220) Ohmů (5V /270 Ohmů = méně než 20 ma) Zhoršení dynamiky pro výpočet. čas. konstanty C = pf kapacita vstupu obvodu ( až 10 pf) + parazitní kapacity krátkého spoje čas. konstanta (tau) τ = 470 Ohmů x 20 pf = přibl s doba náběžné hrany t nab = 2,2 x τ = přibl. 2 x 10-8 s = 20 ns A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 56

57 Působení diod ve vstupu obvodu CMOS důsledky pro cvičení Zdroj signálu funguje (nechtěně) jako napáječ obvodu U CC1 = 3V U CC2 = 0V I n zatěžování zdroje signálu jednocestný usměrňovač s D a C STM32 C + i v U n D CMOS log. obv. CMOS log. obv. Pozor na připojení zdroje signálu na vstup procesoru bez napájení poslední úloha systém sběru dat, vstupy převodníku A/D v STM32F100 mají clamp diody proti napájení. Připojení měřeného napětí (např. z baterie 3V) na vstup procesoru bez napájení proud vstupními clamp diodami. (!!! cvičení, pokud použity výstupy STM32F103 pro buzení obvodu CMOS (např. 74HC595, buzení vstupů řadiče LCD) s vypnutým napájením otevření clamp diod v navazujícím obvodu a zatížení výstupu STM32F100!!!, V problematických případech- raději využít pro připojení vstupů obvodů CMOS ochranné rezistory např. 470 Ohmů)) parazitní napájení obvodu ze zdroje signálu, (příklad, čítač CMOS, viz. výklad) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 57

58 Působení diod na výstupu obvodu CMOS Působení diody D 5 ve výstupní struktuře (důsledek přítomnosti tranzistoru PMOS ve výstupní struktuře) Výpadek napájení U CC2 nebo snížení napájecího napětí CMOS obvodu (např. s třístavovým výstupem) kolize sběrnice U CC D3 D5 U 1 D4 CMOS obvod U 2 D6 D7 U CC1 = 5V U CC2 < 5V U CC3 Nelze paralelně spojit třístavové výstupy budičů (CMOS) s různým napájecím napětí, např. 5 V a 3,3V Obvod s U CC2 by působil jako parazitní napěťový omezovač. D budič A D budič B i v přijímač Řešení: použít obvody 74FCTxxx T, které mají koncový stupeň (analogicky jako TTL ) pouze s MOS tranzistory jednoho druhu vodivosti NMOS A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 58

59 Obvody s třístavovým výstupem výstup nízká impedance úroveň L, nebo H, podle sepnutí tranzistoru NMOS, či PMOS výstup ve stavu vysoké impedance nevedou oba tranzistory realizace třístav. výstupu v 74HCxxx, 74HCTxxx D= 1 aktivní, D= 0 stav vysoké impedance impedance řádu Giga - Ohmů (pokojová teplota) Maximální napětí na výstupu parazitní diody jsou stále přítomné ve struktuře napětí přivedené na výstup nesmí napájecí napětí A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 59

60 Obvody s výstupem typu otevřený kolektor, open drain Pokud ve výstupu jen NMOS, není dioda mezi výstupem a napájením ( true open drain ), obvod umožňuje připojení napětí ( přes rezistor) větší, než je napájecí. Pozor v STM32, naprogramováním výstupu do režimu open drain se pouze deaktivuje tranzistor s PMOS ve výstupní struktuře ( nemá buzení stále nevede), ale jeho parazitní dioda zůstává!!!, ale piny 5v tolerantní --- jak?) Nepřekročit povolené napětí na výstupu funkční náhrada otevřeného kolektoru obousměrným pinem např. pro IIC bus (příklad ADSP BF533) výklad na tabuli náhrada výstupu typu OPEN drain vstupně výstupním pinem + Ucc D U 1 S U 2 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 60

61 Latch - UP efekt, parazitní tyristor ve struktuře CMOS Přítomnost ochranných diod na vstupu i parazitních diod na výstupu ve struktuře CMOS, parazitní tyristor mezi U CC a GND P - gate T1 U CC R - N sub. Vnucení nadměrného proudu do vstupu nebo výstupu a tekoucího PN přechody - nebezpečí sepnutí parazit. tyristoru mezi U CC a GND. Tyristor - zůstává sepnutý i po odeznění spínacího impulsu. U1 R - P obl. T2 N - gate Omezení proudu tyristoru - pouze odporem přívodů a zdrojem (spálení obvodu). Vypnutí tyristoru, pouze vypnutím napájení Latch UP free - struktura odolná Latch UPefektu, omezení proudu ochranným odporem. u HC - dřívejší zničení vstupní struktury. Pozor CMOS - převodníky, progr. obvody,... A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 61

62 Latch - UP efekt - Proudová injektáž možná i výbojem statické elektřiny do vstupu u jistých konstrukcí možné vyvolání Latch UP a a zničení obvodu (zmínit přiklad obvodu.7). Chránit obvody CMOS před výbojem statické elektřiny a před napěťovými špičkami, možnost částečného poškození vstup/výst bloku, zvýšení proudového odběru (ilustrační příklad se STM32F m.t. ) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 62

63 Ochrana vstupů 2 Problém pro vstupní napětí U 1 = U i > U cc řešení v některých obvodech náhrada diody MOS tranzistorem vyšší napětí - otevření tranzistoru T 1 U imax = 5 V (5,5 V) (využití u 5V tolerantních obvodů) 100 Ω U CC U 1 U 2 T 1 D 1 CMOS obvod pokud není explicitně uvedeno- počítat s diodou mezi vstupem a U CC CMOS obvody - paměti, mikroprocesory, jednočip. mikropočítače, převodníky A/D v CMOS technologii,... přivedení měřeného napětí ( ze zdroje s malým vnitřním odporem) na vstup A/D převodníku bez napájení - poškození obvodu nadměrným proudem nutné omezení vstupního proudu I I na 10 ( příp. 20 ma), ( proudová injektáž, injected current u STM32F10x do 5 ma) řešení - použití vnějšího rezistoru R = cca 1 kohm (pozor, dynamika) Pamatovat pojem 5V tolerantní vstup, kdy má tento výraz smysl - pouze u obvodu s napájecím napětím nižším než 5 V. Umět nalézt tuto informaci v katalogu A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 63

64 Ochrana vstupů max. proudová injektáž u STM32F10x Maxima A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 64

65 Logické obvody CMOS- advanced varianty Vývoj log. obvodů řady pro zvýšení rychlosti AC - Advanced CMOS, ACT - Advanced CMOS, TTL compatible AC, AHC, VHC napájení Ucc = +2 až +5,5 V (příp +6 V) U ilmax = 0,3 x Ucc ; U ihmin = 0,7 x Ucc, ACT, AHCT, VHCT, FCT typické napájení má Ucc = + 5 V T značí - obvod je na vstupu kompatibilní s výstupními úrovněmi TTL U ihmin = 2 V; U ilmax = 0,8 V Doporučení řada AHC, kompromis vyšší rychlost než HC, menší rušení a proudové impulsy než AC. AHC má již specifikovány dyn. parametry i pro U CC = +3,3 V AHCT vyšší rychlost oproti HCT, avšak ještě únosné proudové špičky A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 65

66 Parametry log. obvodů CMOS s napájením + 5 V U CCsp napájecí nap.,při kterém jsou specifikovány dynamické parametry řada U CC U CCsp U t U IHmin U ILmax I OLmax I OHmax [V] [V] [V] [V] [V] [ma] [ma] toler. HC ,5.U CC 3,5 1, ne HCT 4,5-5,5 5 1,4 2 0, AHC 2-5,5 3,3; 5 0,5. U CC 3,5 1, ano AHCT 4,5-5,5 5 1,4 2 0, VHC 2-5,5 3,3; 5 0,5.U CC 3,5 1, ano VHCT 4,5-5,5 5 1,4 2 0, AC 2-6 3,3; 5 0,5.U CC 3,5 1, ne ACT 4,5-5,5 5 1,4 2 0, FCT 4,75-5,25 5 1,4 2 0, V A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 66

67 Nízkonapěťová logika CMOS Snižování dynamické výkonové ztráty snižování napájecího napětí L Low Voltage, nízkonapěťová logika. Významná hodnota napájení U CC = + 3,3 V Např. signálové procesory, jádro 1,2V, interface obvody 3,3 V otázka + 5 V tolerance vstupů existují řady i s nižším napájecím napětím Řada 74LVC výhodná pro aplikace, rychlost, schopnost budit, + 5 V tolerance vstupů LV řady velmi často pouze v pouzdrech pro povrchovou montáž A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 67

68 Nízkonapěťová logika CMOS přehled vybraných řad řada U CC U CCopt U t I OLmax I OHmax 5V tol techn. [V] [V] [V] [ma] [ma] vstup LV 2-5,5 3,3 0,5*U CC +8-8 ne CMOS LVT 2,7-3,6 3,3 1, ano BiCMOS ALVT 2,3-3,6 3,3; 2,5 1, ano BiCMOS LVC 2-3,6 3,3 0,5*U CC ano CMOS ALVC 1,65-3,6 3,3; 2,5 0,5*U CC ne CMOS FCT3 2,7-3,6 3,3 1, ano CMOS AVC 1,4-3,6 2,5 0,5*U CC +8-8 ne CMOS LVX 2-3,6 3,3 0,5*U CC +4-4 ano CMOS LVQ 2-3,6 3,3 0,5*U CC ne CMOS LCX 2-3,6 3,3 0,5*U CC ano CMOS VCX 1,4-3,6 2,5 0,5*U CC ne CMOS AUC 1,1-2,7 1,8 0,5*U CC +8-8 ne CMOS A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 68

69 Společné rysy logických obvodů CMOS U t = 0,5.U CC, U IH min = 0,7.U CC, U ILmax = 0,3.U CC (mimo 74**Txx s U CC =5 V) U t 1,4 V, U IH min = 0,8 V, U ILmax = 2 V, pro CMOS TTL komp. ( 74**Txxx) Výstup ve stavu H se chová jako zdroj napětí U out = U CC s vnitřním odporem 25 Ω Ω (neplatí pro řady 74FCTxxxT se dvěma tranz. NMOS na výst.). Výstup ve stavu L se chová jako zdroj napětí U out = 0 V s R V = 15 Ω až 70 Ω. Vstupní klidové proudy jsou velmi malé I I < 1 µa. Klidový napájecí proud I CC0 - je řádu jednotek, maximálně stovek mikroampér ( při mezních kladných teplotách C). Na vstupech jsou clamp-diody proti svorce GND (D 2, D 4 dle ). Část obvodů má na vstupech clamp-diody proti svorce U CC (jako D 1, D 3 ). Max. napětí na vstupu U Imax = U CC (s výjimkou 5 V, příp. 3,6 V toler. vstupů) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 69

70 Obvody CBT Crossbar Switches, lit. Texas Instruments scdd001b_cbt_log_fam.pdf Tranzistor NMOS (induk. kanál N) symetrická struktura, funkce elektrody Drain, Source podle orientace napětí, podmínka sepnutí U GS větší než prahové napětí U T G Spínače sběrnic, převodníky napěťových úrovní S D B- sub. A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 70

71 Obvody CBT Elementární spínač SN74CBT1G125, SINGLE FET BUS SWITCH U CC = 5 V 5 Ohmů v sepnutém stavu, pro napěťové úrovně L (0 V) 10 Ohmů v sepnutém stavu, pro napěťové úrovně L (2,4 V) použitelné i jako rychlý analogový spínač, videosignál, ( obousměrný ) spínač sběrnic SN74CBT3245A pinově kompatibilní se obousměrným budičem sběrnic 74 HCT245, a dalšími 245 A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 71

72 CBT jako spínač sběrnice a převodník úrovní Podmínka sepnutí tranzistoru U GS >U T (napětí na gate 4,3 V) vstupní napětí do 3 V tranzistor vede ( symetrická funkce obr. a) - vstupní napětí 5 V tranzistor reguluje (analogie emitorového sledovače) - na výstupu může být max. napětí U G - U T U G = 4,3 V T 1 U 1 = 3,3 V U 2 = 3,3 V a) U 1 = 5 V T 1 U G = 4,3 V U T = 1 V U 2 = 3,3 V b) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 72

73 Obvod Bus - Hold Definice logické úrovně na sběrnici při odpojení všech budičů, zamezení výskytu nežádoucí napěťové úrovně a případného vzniku kmitů podstata bistabilní klopný obvod s invertory CMOS, zachovává poslední definovanou logická úroveň na sběrnici při použití obousměrných budičů sběrnic. Přepnutí budiče z režimu výstup do vstupního režimu, sběrnice je plovoucí floating obvodem Bus Hold, ekvivalent odporu 1 kohm ve zpětné vazbě při změně úrovně je nutno budit ( překonat působení) obsažen v řadě obvodů obousměrných budičů sběrnic (řada obvodů ABT, LVT, ALVC, LVC,..) viz. cvičení - chování nezapojeného vstupu CMOS- floating. input A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 73

74 Důvod použití obvodu Bus hold Vstup obvodu na napětí v okolí rozhodovací úrovně částečně vedou oba tranzistory elementárního invertoru, zvýšení proudového odběru, změna napětí na vstupu změna proudu svorkou U CC nebo GND, úbytky na parazitních indukčnostech přívodů (problém ground bounce ) (vysvětlení působení imp. zemního vodiče,.tabule) vstup L do H, zvýšení proudu do GND, zvýšení úbytku na LGND, pokles napětí na vstupu (proti GND vývodu obvodu) je třeba zamezit dlouhodobému výskytu napětí na vstupu v okolí rozhodovací úrovně A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 74

75 Proudový odběr logických obvodů Bipolární log. obvody statický proudový odběr a jeho růst s frekvencí Logické obvody CMOS v klidu buzení odporových zátěží proud zátěží zbytkové závěrné proudy přechodů PN, zbytkový proud tepelně generovanými nosiči, roste s teplotou Dynamický proudový odběr - přebíjení kapacit A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 75

76 Dynamická výkonová ztráta obvodů CMOS Přebíjení kapacity C L frekvencí f Dynamická výkonová ztráta nezávislá na velikosti odporů R P, R N (ovlivňují pouze dynamiku) +U CC +U CC C i R P U 1 U 2 C L C PD GND R N U 2 GND C L P = 2 fu CC CL P 2 = f U C CC A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 76

77 Dynamická výkonová ztráta obvodů CMOS Ekvivalentní ztrátová kapacita C PD (power dissipation capacitace), C pd vyjadřuje parazitní vnitřní kapacity i ztráty proudovým impulsem mezi svorkami +U CC a GND (pomalé hrany na vstupu růst C pd ) 2 P = f U C CC P = 2 fu CC CL ( ) 2 P = f U C + C + I U D i CC D PD L CC0 CC 2 ( ficpd + focl ) UCC ICC0U CC P = + +U CC U 1 U2 CL C i SN74HC04 (jediný invertor z obvodu) GND SN74HC164 (posuvný registr) A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 77

78 Snižování dynamického odběru obvodů CMOS Snižování proudového odběru: snižování napájecího napětí U CC snižování pracovní frekvence f (viz. dig. hodinky, 1,5 V, XTAL Hz) zkracování doby aktivní funkce obvodu t oper přechod operace spánek analogie zimní spánek živočichů, snížení tepové frekvence srdce, Použití obvodů nízkonapětové logiky, Snížení odběru mikroprocesorů a mikrořadičů: Rozdělení napájení jádra procesoru 2,5 V, 1,8 V, 1,2V.. napájení budičů výstupů často stále 3,3 V kvůli kompatibilitě s další logikou, ale možno i nižší napětí viz STM32F103 napájení jádra nižší napětí, vnější vstup napájecího napětí, někdy vnitřní regulátor sníženého napětí Snížení taktovací frekvence jádra (PLL) na nutnou hodnotu, aktivace pouze periferií a sběrnic potřebných pro činnost (viz STM32F103) Volba dvou procesorů výkonný (hlavní) a monitorovací (zap.) viz. výklad Problematika bateriového napájení, především snížení odběru 2 P = fu C CC A4B38NVS, 2012, J.Fischer, kat. měření, ČVUT - FEL 78