5. Hardware počítačů. Paměti počítačů Aritmetika - ALU Řadiče a mikrořadiče

5. Hardware počítačů Paměti počítačů Aritmetika - ALU Řadiče a mikrořadiče

5. Paměťový systém počítače Paměť je důležitou součástí počítače, procesor si s ní neustále vyměňuje data. vnitřní paměť = operační paměť (umístěná na motherboard, komunikuje přímo s procesorem) vnější paměť (není na základní desce) Vnitřní paměti jinak ROM Read Only Memory Jsou v ní nahrány základní programy pro otestování počítače a nahrání operačního systému, po vypnutí počítače se nenuluje. V ní jsou též inicializační programy při zapnutí počítače. RAM Random Access Memory Je to hlavní paměť a je energeticky závislá, tj. po vypnutí napájení se obsah paměti ztratí

5. Organizace paměťového systém počítače Hierarchie paměťového systému - Je několika úrovňové uspořádání pamětí různých velikostí s různou přístupovou dobou. Cílem je dosáhnout výhodného poměru výkonnosti a ceny paměťových modulů. Cena paměti je přímo úměrná kapacitě a přibližně nepřímo úměrná době přístupu. Paměťová hierarchie: Typ paměti Typická realizace Doba přístupu Kapacita Registry klopné obvody jednotky ns desítky stovky B Vyrovnávací pam. statická RAM 10 15 ns stovky kb jedn.mb Hlavní paměť dynamická RAM 40 50 ns stovky MB jedn.gb Vnitřní paměť ROM permanentní pam. 50 120 ns stovky kb jedn. MB Vnější paměť pevný magn.disk 4 10 ms desítky GB stovky GB Záložní paměti optické disky CD,DVD 40 ms 500ms 600MB až 17GB magnet. páska stovky ms xs stovky GB desítky TB Hierarchické uspořádání pamětí řeší konflikty mezi požadavky na rychlost a na její kapacitu.

5. Typy pamětí v PC

5. Typy pamětí v PC II

5. Struktura paměťového modulu

5. Struktura paměťového modulu II Kapacita paměťového obvodu je dána šířkou jeho adresové a datové sběrnice. V tomto případě 2 i+1 slov po k+1 bitech. Dekodér řádků: dekóduje binární kód 1 z n (přesněji 1 z 2 i+1 ) Obvod výběru sloupců: jeden multiplexer pro každý datový bit. Paměťová buňka : např. bistabilní klopný obvod u statické paměti RAM. Řídící signály:

5. Struktura statické paměti

5. Struktura statické paměti II Při zápisu dojde k sepnutí přenosových hradel P1 a P2 a současně k aktivaci budičů B1 a B2. Tím se hodnota z vodiče D 0 zapíše do klopného obvodu KO, protože přenosová hradla a budiče jsou silnější (mají menší odpor v sepnutém stavu) než tranzistory v klopném obvodu. Při čtení se stav klopného obvodu KO přenese přenosovým hradlem P1 na první vstup multiplexoru MX a je-li tento vstup vybrán, objeví se na vodiči D 0.

5. Struktura dynamické paměti

5. Struktura dynamické paměti II V dynamické paměti je adresa časově multiplexována, polovina adresy při signálu RAS = 0 (řádek), druhá polovina adresy při signálu CAS = 0 (sloupec). Zápis : Na datový (sloupcový) vodič se přivede zapisovaná úroveň a aktivuje se zvolený řádek. Paměťový kondenzátor se nabije nebo vybije (1 nebo 0). Čtení: Při výběru řádku se kondenzátory vybijí do vstupů čtecích zesilovačů (čtení je destruktivní a přečtenou informaci je nutno bezprostředně zapsat zpět provede se refresh). Obnovení: Stejně jako u čtení. Protože čtecí zesilovače jsou umístěny ve všech sloupcích, obnovují se všechny sloupce jednoho řádku najednou.

5. Virtuální paměť

5. Virtuální paměť II

5. Virtuální paměť III - adresace

5. Virtuální paměť IV - adresace

5. Virtuální paměť V - adresace

5. Virtuální paměť VI - strategie Virtualizace paměti je umožněna už od procesorů Intel 80386 a jedná se o to, že procesor může adresovat mnohem větší množství paměti, než kolik fyzické paměti(ram) je skutečně k dispozici. V procesoru existuje o každé paměťové stránce informace, zda se nachází skutečně v operační paměti, nebo je odložena na disku. Pokud procesor potřebuje jít do stránky, která v paměti není, vyvolá se tzv. Chyba stránky. V tu chvíli je nutno nějakou stránku z operační paměti uložit na disk a do volného místa operační paměti načíst požadovanou z disku (z logického adresového prostoru podle dané strategie výměny). To samozřejmě nějakou dobu trvá. Takovýchto načítání stránek se odehrává ve Windows XP poměrně hodně to se dá vysledovat ve Správci úloh a na kartě Procesy z nabídky Zobrazit, dále vybrat sloupce zvolte Chyby stránek.

5. Vyrovnávací paměť cache I - rychlá paměť relativně s malou kapacitou(součastně až několik MB - obsahuje kopie nečastěji používaných položek z hl.paměti - realizuje se hak statická paměť RAM doba přístupu10-15 ns - realizuje se jako asociativní paměť adresovaná obsahem

5. Asociativní paměť cache II Použití plně asociativní paměti Data zapsaná v paměťové matici asociativní paměti budou kopie často používaných položek dat v hlavní paměti. Klíčem bude adresa, která každou položku jednoznačně identifikuje Jak bude probíhat čtení? Začne pokus se současným čtením z cache paměti i z hlavní paměti. Pokud se položka v cache nalezne, použije se a cyklus v hlavní paměti se nedokončí. V opačném případě se data přečtou z hlavní paměti (zpravidla se i současně uloží do ceche). Jak to bude se zápisem? Pokud položka v cache není přítomna, zapíše se (zpravidla) jen do hlavní paměti. Pokud je v cache přítomna, postupuje se dvěma způsoby:

5. Asociativní paměť cache III zapíše se nová hodnota současně do cache a do hlavní paměti - jedná se o tzv. průběžný zápis (write through) zapíše se nová hodnota jen do cache jedná se o tzv. odložený zápis (write back) Asociativní cache paměť 80486 popis Funkce : Při pokusu o čtení z cache paměti procesoru 80486 se v každém modulu (jsou 4 moduly) porovná klíč uložený v příslušném řádku (udávající adresu bloku dat, jehož kopie se v tomto řádku nachází) s klíčem odvozeným z adresy hledané položky dat. Shoda klíčů znamená, že hledaná položka byla v příslušném modulu nalezena.

5. Asociativní paměť cache schéma procesoru Intel 80486 s omezeným stupněm asociativity

5. Vnější paměti Vnější paměť je pomalejší než paměť vnitřní. Po vypnutí se nenuluje, proto slouží k trvalejšímu ukládání dat. Druhy vnějších pamětí pevný disk (harddisk) optické disky (např. CD ROM, DVD) magnetická páska flash paměť přenositelná (flash disk)

5. Konstrukce diskové paměti

5. Konstrukce diskové paměti II

5. Formát záznamu na stopě začátek stopy - indexová značka (zářez) Mezery slouží k čítání sektorů a jejich nalezení na stopě adresová část: adresa stopy (válce), číslo hlavy, adresa náhradní stopy

5. Diskové paměti - vlastnosti Přístupová doba (vybavovací doba): čekací doba pro otočení disku do polohy, kde jsou pod hlavou zaznamenaná data (rotační zpoždění) doba přestavení hlavy z jedné stopy na druhou (seek time)

5. Optické paměti I

Optické paměti I b

Optické paměti I / 1

Optické paměti I /2

Optické paměti I/3

Optické paměti I/4

Optické paměti II/1 - CD ROM

Optické paměti II/2

Optické paměti II/3

Optické paměti II/4

Optické paměti II/5

Optické paměti II/6

Optické paměti II/7 dělení typů CD

Optické paměti II/8

Optické paměti II/9

Optické paměti II/10

Optické paměti III/1 - CD - R

Optické paměti III/2 - CD - R

Optické paměti III/3 CD - R

Optické paměti IV/1 CD - RW

Optické paměti IV/2 - CD RW

Optické paměti V/1 - DVD

Optické paměti V/2 - DVD

Optické paměti - Rozdíly mezi DVD a CD

5. Připojování vnějších pamětí ke sběrnici

5. Hardware počítačů Aritmetické operace, řadiče a mikrořadiče

5. Aritmetické operace I sčítání binární

5. Aritmetické operace II

5. Aritmetické operace III odčítání binární

5. Aritmetické operace IV přímý kód

5. Aritmetické operace V doplňkový kód

5. Aritmetické operace VI sčítání v dopl. kódu

5. Aritmetické operace VII sčítání a odčítání

5. Aritmetické operace - násobení

5. Aritmetické operace dělení

5. Aritmetické operace - posuvy

Pohyblivá řádová čárka - normalizace

Pohyblivá řádová čárka skrytá jednička

5. Řadiče - úvod

5. Řadiče úvod II Jsou možné dva pohledy: řadič je řídící jednotka v užším slova smyslu (podle koncepce von Neumanna control unit) řadič je řídící jednotka všeobecně v širším slova smyslu (např. řadič tiskárny, řadič ALU, řadič počítače apod. - controller) Z hw hlediska to je sekvenční obvod, resp. řídící automat, Který má nějaké vstupy stavové signály a nějaké výstupy řídící signály Řídící a stavové signály: skupina samostatných vodičů, jako řídící sběrnice

5. Řadiče úvod III - hierarchie

5. Řadiče struktura PC - programový čítač RI - registr instrukcí DOZ - dekodér operačního znaku JŘ -jádro řadiče SP - ukazatel zásobníku AJ - aritmetická jednotka Příklad řadiče počítače : Instrukce = 1 slovo (pojaté obecně, např. 32 bitů. Šířka datové sběrnice 1 slovo

5. Mikroprogramovaný řídící automat

5. Mikroprogramovaný řadič

5. Mikrořadiče na čipu - úvod Osmibitové jednočipové řadiče mikrokontroléry Jsou to takové prvky, které konstrukčně soustřeďují na čipu základní funkce mikropočítačové struktury : mikroprocesor, paměť programu, paměť dat obvody rozhraní Tyto typy řadičů reagují na digitální nebo analogové signály přiváděné na jejich vstupy a produkují digitální nebo analogové signály na svých výstupech. Pro signály na vstupech je předpokládána jen minimální předřazená úprava - zesílení, převod na napětí, úprava úrovní a/nebo hran, výstupy jsou běžně schopné přímo ovládat indikační prvky, jako diody LED a panely LCD a/nebo produkovat řídící signály pro výkonové prvky relé nebo tyristory

5. Mikrořadiče úvod II Doménou jednočipových mikrořadičů jsou hromadně vyráběné různé typy řídících obvodů např. v PC, v zabezpečovací technice, telekomunikacích, ale i řídící obvody pro domácí spotřebiče, audio-vizuální techniku, aj. Typické aplikace vznikly při obsluze vstupních a výstupních zařízení počítačů (klávesnice, myši,apod.) řízení zobrazovacích panelů v automobilech a letadlech, zpracování signálů v inteligentních senzorech nebo při jednoúčelovém řízení motorů v průmyslové automatizaci. Vzhledem k nízké ceně jsou i vhodnou alternativou k logickým obvodům tam, kde není vyžadována velká rychlost. Prvé jednočipové řadiče byly vyráběny jako čtyřbitové, současně jsou nejvíce aplikovány osmibitové a začal nástup šestnáctibitových mikrořadičů.

5. Mikrořadiče úvod III Na rozdíl od klasických jednočipových mikropočítačů nezpřístupňují jednočipové řadiče na svých vývodech signály sběrnice mezi mikroprocesorem, pamětmi a obvody rozhraní. Není možné prakticky rozšiřovat rozsah programu nad jistou mez, která je dána kapacitou vnitřní paměti a připojování přídavných vnějších obvodů rozhraní je limitováno počtem I/O vývodů. Nemožnost připojit vnější obvody rozhraní paralelně lze eliminovat vytvořením sériové sběrnice, která je pro pomalejší obvody rozhraní dostačující. Některé jednočipové řadiče rozhraní sériové sběrnice zahrnují ( některé prvky řady Motorola 6805 resp. 68HC05 mají řadič SPI, řadič Philips 83C752 má rozhraní I 2 C ), na ostatních lze obsluhu sériového rozhraní realizovat programově.

5. Mikrořadiče úvod IV Porovnání koncepce jednočipových mikropočítačů a jednočipových řadičů - mikrokontrolérů Hranice mezi jednočipovými řadiči a jednočipovými mikropočítači není moc ostrá a jednotlivé produkty ji překrývají. Jednočipové mikropočítače, schopné vytvářet vnější sběrnici, se mohou často omezit na vnitřní paměť programu i dat a mohou tak být použity (při vyšší ceně prvku a spoje) ve funkci jednočipového řadiče.

5. Mikrořadiče - příklady mikrořadičů K nejzajímavějším řadičům patří: Motorola 68HC05 Signetics ST62 Microchip 10C5x

5. Mikrořadiče Motorola MC68HC05 Tyto řadiče 6805 byly původně vyráběny technologií HMOS. Dnešní varianty 68HCO5 se vyrábějí technologií HCMOS a jsou plně statické. Mohou pracovat od nulového kmitočtu hodin až po 2-4 MHz na vnitřní sběrnici. Struktura jádra vychází z historického mikroprocesoru 6800 a staršího jednočipového mikropočítače 6801. Jádro řadiče 68HC05 bylo proti mikropočítači 6801 poněkud zjednodušenochybí druhý střadač a šestnáctibitové instrukce. Na druhé straně bylo doplněno o instrukce pro práci s bity v paměti RAM a v registrech periferií. Procesor je doplňován periferiemi tak, aby co nejlépe vyhovoval požadavkům konkrétní aplikace. Současná nabídka fy Motorola zahrnuje více než 100 variant v pouzdrech s 16 až 160 vývody, řada modifikací je vytvářena na základě požadavků zákazníků jako obvody CSIC (Consumer Specified Integrated Circuit) z knihovních modulů

5. Mikrořadiče Motorola MC68HC05 II Procesor pracuje s osmibitovým střadačem A, podporou pro adresaci je osmibitový indexregistr X. Vnitřní zásobník je adresován šesti- až jedenáctibito-vým registrem SP, programový čítač PC je jedenácti- až šestnáctibitový.

5. Mikrořadiče Motorola MC68HC05 III Jak je vidět z obrázku je do jediného paměťového prostoru mapovaná paměť ROM, RAM i periferie. Paměť RAM má podle typu kapacitu od 2 KB do 32 kb, existují také modifikace s pamětí programu EPROM (označené jako 68HC705) v pouzdře s mazacím okénkem pro vývoj a modifikace OTP v pouzdře bez mazacího okénka pro malé a ověřovací série. U některých typů jsou k dispozici i verze s pamětí programu EEPROM- 68HC805.

5. Mikrořadiče Motorola MC68HC05 IV Instrukční repertoár je tvořen 59 instrukcemi a využívají řadu adresačních módů. Operandem může být implicitní registr (označení Inherent Mode), přímý operand (Immediate Mode), operand adresovaný osmibitovou (Direct Mode) nebo 16-ti bitovou (Extended Mode) adresou. Operand může být adresován registrem X (Indexed Mode) s případným osmibitovým nebo šestnáctibitovým doplňkem. Instrukce podmíněného skoku používají relativní adresaci (Relative Mode) v rozsahu 128 B. U bitových operací lze adresovat libovolný bit v prvých 128 B paměti (Bit Mode). Provádění aritmetických operací potřebuje 2 cykly, přídavné cykly jsou nutné pro čtení dalších operandů, nepřímou adresaci, apod. Instrukční repertoár řadiče 68HC05 je do značné míry podobný mikropočítači 68HC11.

5. Mikrořadiče Motorola MC68HC05 V Řadič 68HC05 je vybavován širokou škálou periferií. Téměř standardním vybavením je šestnáctibitový čítač s jedním komparačním a jedním záchytným registrem. U jednodušších modelů najdeme jednoduchý osmibitový čítač/časovač se sedmibitovým předřazeným programovatelným děličem. Běžným vybavením řadičů 68HC05 je i hlídací časovač Watchdog, asynchronní sériové rozhraní SCI (případně univerzální sériové rozhraní SIOP) a čtyř- nebo osmivstupový osmibitový A/D převodník s postupnou aproximací bez analogové paměti (tzv.sample/hold). Řadiče určené pro speciální aplikace jsou doplňovány pamětmi EEPROM, sériovými sběrnicemi I 2 C, obvody PWM, obvody dvoutónové volby DTFM, řadiči panelů LCD, generátory televizního signálu OSD (On Screen Display), fázovými závěsy PLL a jiné.

5. Mikrořadiče Motorola MC68HC05 VI Prioritní přerušovací systém řadičů 68HC05 vychází z koncepce procesoru 6800, zdrojem přerušení může být vnější nemaskovatelný signál (NMI), vnější maskovatelný signál (INT), přetečení vnitřního čítače nebo programové přerušení (instrukce SWI).

5. Mikrořadiče Motorola MC68HC05 TYP ROM RAM E 2 SIO A/D PMW I/O POUZDR O 68HC05B4 4K 176 SCI 8 8 2 8 32 56B, 52FN 68HC05B8 8K 176 256 SCI 8 8 2 8 32 56B, 52FN 68HC05C4 4K 176 SCI,SPI 31 40P, 44FN 68HC05D9 16K 352 SCI 5 8 52 40P, 44FN 68HC05F6 4K 320 26 42B, 44FB DTFM 68HC05G8 8K 304 8 8 64 160FT PC chip 68HC05H2 2K 96 SIOP 2 8 16 40P, 44DW 68HC05J1 1K 64 14 20P, 20DW 68HC05K1 512 32 10 16P, 16DW 68HC05P4 4K 176 SIOP 21 28P, 28DW 68HC05T7 5K 320 I 2 C 1 8 9 8 28 58B 68HC05X4 4K 176 16 20DW CAN 68HC05X16 16K 352 256 SCI 8 8 2 8 32 68FN,64FB CAN

5. Mikrořadiče Microchip PIC16C5X Osmibitové řadiče PIC16C5X firmy Microchip Technology jsou zajímavé svou vnitřní strukturou, vysokým výkonem, nízkou spotřebou a nízkou cenou. Jádrem řadičů je plně statický, osmibitový procesor schopný pracovat s hodinovou frekvencí 20 MHz. Při tomto kmitočtu se provede instrukce (s vyjímkou instrukcí skoku, které potřebují 2 cykly) za 200 ns. Procesor využívá překrývání cyklů FETCH a EXECUTE (výrobce ho označuje jako procesor typu RISC), tedy během zpracování jedné instrukce je další instrukce čtena z paměti programu. Instrukční soubor je tvořen pouze 33 instrukcemi. Má typickou harvardskou architekturu s oddelenou pamětí pro program a pro data a odlišnou délku slova dat a instrukce data mají délku 8 bitů a délka instrukce je 12 bitů. Programová paměť je typu EPROM s kapacitou 512 B až 2 kb, řadiče jsou dodávány v keramickém pouzdře.

5. Mikrořadiče Microchip PIC16C5X II Přehled řadičů řady PIC16C5X TYP EPROM RAM I/O Pouzdro PIC16C54 512 12 32 8 13 DIP18, SOIC18, SSOP20 PIC16C55 512 12 32 8 21 DIP28, SOIC28, SSOP28 PIC16C56 1K 12 32 8 13 DIP18, SOIC18, SSOP20 PIC16C57 2K 12 32 8 21 DIP28, SOIC28, SSOP28 Poznámka: Kapacita paměti RAM zahrnuje i registry Mezi I/O vývody je zahrnut i vývod RTCC Real Time Clock/Counter 8 bitový čítač/časovač

5. Mikrořadiče Microchip PIC16C5X III Řadiče PIC jsou schopné pracovat v rozsahu napájecích napětí 2,5 až 6 V při teplotách -55 C až +125 C. Hodinový generátor může být řízen krystalem nebo obvodem RC, lze použít i vnější hodinový generátor volba se provádí při programování EPROM. Zapsaný program v EPROM lze chránit proti čtení a přepsání. Při kmitočtu krystalu 4 MHz řadič má spotřebu pod 2mA, při kmitočtu 32 khz 15 µa a ve stavu STANDBY pouze 3 µa. Jsou vyráběny v pouzdrech DIP-18 (DIP 28), SOIC-18 (SOIC 28) a SSOP-20 (SSOP- 28). Struktura registrů je na dalším obrázku. Adresní prostor paměti RAM má rozsah 32 až 80 B a zahrnuje i registry. Je rozdělen na 16 přímo adresovatelných registrů, dalších 16 buněk je adresovatelných pouze nepřímo, stejně jako doplňkových 48 buněk u řadiče 16C57. Do počátku paměťového prostoru RAM jsou mapovány registry procesoru a registry periferií.

5. Mikrořadiče Microchip PIC16C5X IV Struktura registrů (paměti RAM)

5.MIkrořadiče Microchip PIC16C5X V Aplikace registrů Buňky nepřímo adresované zóny jsou dostupné zapsáním jejich adresy do registru F04 H (FSR) a použitím adresy F00 H (Indirect Adress) v příslušné instrukci. Poznámka: F00 H není však registr, ale adresa buňky 00 H označuiící pouze nepřímou adresaci. Adresa F01 H (RTCC Real Time Clock/Counter) zpřístupňuje osmibitový čítač/časovač, kterému lze přiřadit osmibitový přeřazený dělič (nastavení příslušných bitů v konfiguračním registru OPTION). Čítač instrukcí (PC Program Counter, přesněji řečeno jeho méně významných 8 bitů) je dostupný na adrese F02 H. Zápisem na adresu F02 H lze také realizovat skok. Návratové adresy při volání podprogramu jsou ukládány do dvouúrovňového zásobníku STACK1 a STACK2.

5. Mikrořadiče Microchip PIC16C5X VI Registr F03 H (STATUS) zpřístupňuje příznaky Z (Zero), C (Carry/Borrow) a DC (Digit Carry/Borrow přenos mezi čtvrtým a pátým bitem při operacích sčítání a odčítání). Bit TO (Time-Out) je nastavován při startu procesoru. Registr PD (Power-Down) je též nastavován při startu procesoru. Bity PA0 a PA1 registru STATUS dovolují pracovat s pamětí do 2 kb, přednastavují adresu stránky programu (512 B) pro instrukce skoku a volání podprogramu, bit PA2 lze volně použít (je rezervou pro další budoucí rozšíření paměti). Adresa F05 H zpřístupňuje čtyřbitový port A. Registry F08 H F1F H jsou volně použitelné buňky.

5. Mikrořadiče Microchip PIC16C5X VII Kromě adresovatelných registrů F00 H F1F H resp. F00 H F7F H procesor pracuje s registry W, TRISA, TRISB a TRISC. Pro zápis do registrů TRIS je k dispozici zvláštní instrukce TRIS. Registr OPTION nastavovaný instrukcí OPTION konfiguruje čítač/časovač. Bit RTS volí vstupní signál (0 vnitřní hodiny, 1 vnější hodiny), bit RTE volí aktivní hranu, bit PSA zařazuje programovatelný dělič před čítač/časovač nebo za generátor signálu pro Watchdog. Bity PS2, PS1 a PS0 určují dělící poměr předřazeného děliče.

5. Mikrořadiče fy Atmel typ AVR - úvod Struktura mikrořadičů fy ATMEL progresivní typy AVR je navržena tak, aby co nejvíce vyhovovala i překladačům vyšších programovacích jazyků, zejména široce používaného jazyka C. Optimalizované jádro mikrořadičů je s harwardskou architekturou typu RISC. Celou rodinu mikrořadičů AVR je možno rozdělit na 3 podskupiny: mikrokontroléry řady AT90S, ATtiny a ATmega. Základní struktura architektury mikrořadičů AVR je uvedena na obrázku. Typy mikrořadičů AT90S navazují na předchozí řadu AT89S, zatímco další dvě podskupiny se liší určením. Řada ATtiny je vhodnějšípro menšía jednodušší aplikace, zatímco dále navazující podskupina ATmega je předeslána pro složitější a komplexnější aplikace.

5. Mikrořadiče fy Atmel typ AVR -struktura

5. Mikrořadiče fy Atmel typ AVR popis I Rodina mikrořadičů ATmega disponuje poměrně velkou vnitřní pamětí typu Flash, kterou je možné programovat přímo v aplikaci. Tento způsob programování je označován jako ISP ( In System Programming). To znamená, že čip může být osazen přímo na desce plošných spojů a není žádný problém obsah příslušné paměti nahradit jiným obsahem. K tomu je zapotřebí, aby patřičný řadič byl vybaven možností sériového programování, nebo-li SPI rozhraním (Serial Periferipherial Interface). Toto rozhraní poskytuje vysokorychlostní synchronní přenos dat mezi řadičem a okolními prostředky nebo mezi dvěma řadiči. Analogicky lze programovat i vnitřní paměť EEPROM, kterou je rovněž každý mikrořadič vybaven. Kromě uvedených pamětí je ještě k dispozici i menší paměť SRAM, která slouží běžící aplikaci v mikrořadiči k odkládání nepotřebných dat.

5. Mikrořadiče fy Atmel typ AVR popis II Tyto řadiče mohou pracovat na frekvenci až 40 MHz, disponují až třemi časovači, watchdogem, sběrnicí I 2 C, hodinami reálného času, A/D převodníkem, modulací PWM a ještě řadou dalších vylepšení. Mikrořadič ATmega103 Je starším přestavitelem rodiny ATmega. Jedná se o osmibitový mikrořadič s CMOS technologií s nízkou spotřebou a založený na architektuře RISC. Při vykonávání instrukcí v jediném hodinové cyklu je výkonnost tohoto mikrořadiče 1 MIPS/MHz. Vlastnosti tohoto mikrořadiče: - v systému je progr. paměť Flash o velikosti 128 kb - v systému je progr. paměť EEPROM s kapacitou 4 kb -vnitřní paměť SRAM s kapacitou 4 kb

5. Mikrořadiče fy Atmel typ AVR popis III - 4 obousměrné brány (32 b) - 2 jednosměrné brány (16 b) - 32 registrů pro všeobecné použití - čítač reálného času (RTC) - 4 flexibilní čítače/časovače s porovnávacím módem PWM - obousměrný UART - programovatelný časovač watchdog s interním oscilátorem - 3 volitelné úsporné režimy napájení Díky kombinaci osmibitové RISC architektury a velkého prostoru paměti Flash nabízí mikrořadič AVR ATmega vysoce flexibilní možnost využít v různých aplikacích.

5. Mikrořadiče fy Atmel typ AVR popis IV Mikrořadič ATmega 128 Tento typ z rodiny Atmega je představitelem novějším též osmibitovým mikrořadičem vyrobeným CMOS technologií a jako jeho předchůdce má nízkou spotřebu a je též realizovaný RISC architekturou. Vyznačuje se rozšířeným souborem instrukcí (133 instrukcí) spolu s 32 pracovními registry pro všeobecné použití. Tyto registry jsou přímo propojeny s ALU, která umožňuje instrukci přístup ke dvěma registrům v jednom hodinové (strojovém) cyklu. Základní vlastnosti mikrořadiče ATmega128: - 0-16 MHz, výkon 16 MIPS při 16 MHz - programovatelná paměť Flash s kapacitou 128 kb - přeprogramovatelná paměť EEPROM s kapacitou 4 kb

5. Mikrořadiče fy Atmel typ AVR popis V - interní paměť SRAM o kapacitě 4 kb - maximální externí paměť 64 kb - interface SPI pro programování v systému - interface JTAG Boundary scan, on chip debug programování Flash, EEPROM a SRAM přes JTAG - dva osmibitové a dva šestnáctibitové čítače/časovače a čítač reálného času - sériové rozhraní, analogový komparátor, úsporné režimy napájení - 53 programovatelných vstupně/výstupních linek - kompatibilita s mikrořadičem ATmege103

5. Mikrořadiče fy Atmel typ AVR popis VI Rozdíly mez mikrořadiči Atmega: - byly odstraněny chyby a nedostatky objevené ve starších typech ATmega103 - pracovní frekvence se zdvojnásobila (z 8 MHz na 16 MHz) - došlo ke zdokonalení čítačů/časovačů a jejich přednastavení - zlepšení zaznamenalo i rozhraní pro externí paměť - změny byly v interfejsu SPI a UART; vzniká USART - změnilo se časování zápisu do paměti EEPROM - změněno bylo i programovací rozhraní - bylo upraveno také rozhraní JTAG - byly upraveny obvody watchdogu

5. Mikrořadiče fy Atmel typ AVR popis VII Obsah pamětí Flash a EEPROM lze měnit pomocí sériového rozhraní. K tomu je třeba zajistit programátor včetně ovládacího softwaru od výrobce. Nebo je možné si jednodušší programátor vyrobit. Příklad jednoduchého sériového rozhraní pro programátor PonyProg je zobrazen vedle.