4.2 Paměti PROM NiCr. NiCr. Obr.140 Proudy v naprogramovaném stavu buňky. Obr.141 Princip PROM. ADRESOVÝ DEKODÉR n / 1 z 2 n

Transkript

1 Vážení zákazníci, dovolujeme si Vás upozornit, že na tuto ukázku knihy se vztahují autorská práva, tzv. copyright. To znamená, že ukázka má sloužit výhradnì pro osobní potøebu potenciálního kupujícího (aby ètenáø vidìl, jakým zpùsobem je titul zpracován a mohl se také podle tohoto, jako jednoho z parametrù, rozhodnout, zda titul koupí èi ne). Z toho vyplývá, že není dovoleno tuto ukázku jakýmkoliv zpùsobem dále šíøit, veøejnì èi neveøejnì napø. umis ováním na datová média, na jiné internetové stránky (ani prostøednictvím odkazù) apod. redakce nakladatelství BE technická literatura redakce@ben.cz

2 paměťová buňka U = log. U = log. ARESOVÝ EKOÉR icr I B = 0 I C = 0 Y u = UCC log. Obr.40 roudy v naprogramovaném stavu buňky 4. aměti ROM Jednorázově programovatelné ROM (rogrammable ROM, ROM) jsou dodávány s hodnotou log.nuly ve všech paměťových buňkách. o naadresování si tavnou spojku z icr přepálí sám uživatel, čímž takovouto paměť (destruktivně) naprogramuje jednou provždy. o přivedení adresy se bit, do něhož má být zapsána log.jednička (čili jehož tavná pojistka z chromniklu se má přepálit) uzemní, pak se napájecí napětí na krátký čas zdvojnásobí (zpravidla z 5 V na 0 V), což spojku přepálí. Ostatní výstupní vodiče se připojují na napětí 5 V, což k přepálení nestačí. Vlastní paměť jednoho slova se v této technologii realizuje víceemitorovým tranzistorem T (jako u vícevstupového Au v technologii TTL), přičemž počet emitorů odpovídá počtu bitů jednoho slova. Každý tranzistor tedy reprezentuje jedno (zapamatované) slovo (resp. bajt), jak ukazuje následující obrázek 4: U = log. U = log. ARESOVÝ EKOÉR n / z n paměťová buňka ( celého ) slova icr I = 0 B T I B U = 5V ( 0V při programování ) T T8 Y u = 0 log.0 Obr.4 rincip ROM Y8 u = U CC log. V integrované formě existuje takováto nejjednodušší bipolární elektricky programovatelná paměť pod označením 7488 s organizací 3 slov po 8mi bitech (tj. jednom bajtu) v pouzdře IL, výstup je s otevřeným kolektorem, schématická značka je na následujícím obrázku 4. a vstupy A až H se přivádějí adresy v paralelním kódu,vstupem V se aktivuje daný paměťový obvod, na výstupech Y až Y8 jsou pak k dispozici, zapsaná na adrese určené vstupy A až H

3 7488 adresy A B C E F G H M Y Y Y3 Y 4 Y5 Y6 Y7 Y8 výběr ( aktivace ) int.obvodu V Obr.4 Schématická značka ROM 4.3 Statické paměti RAM ( SRAM ) Základní paměťovou buňkou statické pamětí pro čtení ( Read ) i pro zápis ( Write ) Memory ( ve zkratce RWM ) nebo též Statické s náhodným ( Random ) přístupem ( Access ) do paměti ( Memory ), (tj. krátce SRAM) tvoří bistabilní klopný obvod s dvojemitorovými tranzistory, jehož jeden tranzistor T je uzavřen a druhý T otevřen přitom tento stav se udržuje zpětnou vazbou ( RS obvod ). rincip ukazuje následující obrázek 43 : U U paměťová buňka jednoho bitu I I adresový vodič A E E E E T T,5V T T E E E E,5V ( řádek matice ) I = 0 KLI ( první bit slova ) AARESOVÁÍ ( druhý bit slova ) ( jedno slovo v celém řádku ) T T Y Y Obr.43 rincip SRAM oměry v obvodu lze zjednodušeně vysvětlit takto : V klidu je adresový vodič uzemněn ( neboť není-li adresován z dekodéru adres, je na něm úroveň log.nuly tedy zem ), takže proud z emitorů E ( jednoho z dvojice tranzistorů T a T paměťové buňky ) teče do ( tohoto ) adresového vodiče A. ři naadresování pak začne emitorový proud téci editorem E do datového vodiče ( a otevře tranzistor T výstupního zesilovače s otevřeným kolektorem ), neboť na adresovém vodiči A se objeví napětí ( které zabraňuje průchodu proudu z emitorů E do tohoto adresového vodiče A )

4 ři zápisu se pak z napětí U log. z adresového vodiče zabrání vytékání proudu emitorem E a má-li obvod překlopit, pak napětí U log. přivedené na vodič zabrání proudu vytékat taktéž i emitorem E. roud tedy nemůže vytékat tranzistorem T a uzavře se proto do báze tranzistoru T, který se ( tímto ) otevře a obvod se překlopí. Jiné možné schéma paměťové buňky SRAM s přímým a invertovaným datovým vodičem je na obrázku 44. U I adresový vodič ( řádek matice ) E T T E E E A Obr.44 Schéma zapojení paměťové buňky se dvěma datovými vodiči Je-li klopný obvod ( z obr. 44 ) ve stavu, že T je otevřen a T uzavřen, pak proud I tekoucí T při naadresování ( tj. je-li na adresovém vodiči napětí U ) se uzavře do vodiče datového. Je-li nyní nutno obvod překlopit, pak se na vodič připojí U a vodič se uzemní, čímž se T otevře, neboť jeho emitorem E začne téci proud, což však T uzavře. rincip struktury integrovaného obvodu s bipolární RWM ( RAM ) pamětí je na následujícím obrázku 45 : výběr A0 A adresy A A3 CE B... B4. ŘÍZEÝ EKOÉR ARES ( tj. řádků ) n / z n. : 6. : : :... B6 B64 : : vstupní WE 3 4 & & & & výstupní Obr.45 Struktura RAM Vstup WE ( Write Enable ) otevírá součinová hradla A a tím umožňuje zápis z datových vstupů až 4 do paměťových buněk. Vstupy A0 až A3 jsou adresy šestnácti čtyřbitových slov

5 ejjednodušší takovýto obvod existuje v integrované formě pod označením 7489 jakožto bipolární paměť RAM 64 bitů s organizací 6 slov po 4 bitech a má schématickou značku, znázorněnou obrázkem 46 : 7489 vstupní 3 4 M Y Y Y3 Y 4 výstupní adresy výběr A B C CE WE Obr.46 Schématická značka RAM Statické paměti technologie CMOS mají pak bistabilní klopný obvod tvořený T a T osazen unipolárními tranzistory, princip paměťové buňky SRAM ukazuje obrázek 47: R U R T3 4 T T T A Obr.47 rincip paměťové buňky SRAM se 4 tranzistory MOS Bistabilní paměťový klopný obvod je zde tvořen tranzistory T a T. ejjednodušší pamětí SRAM technologie CMOS v integrované formě je obvod 4505 v pouzdru IL4, což je statická paměť RAM 64 krát bit. Její schématická značka je na následujícím obrázku48 : 4505 adresy A0 A A A3 A4 A5 M Q STR CE CE R / W Obr.48 Schématická značka RAM

6 Zde A...A 0 5 jsou adresové vstupy, přístup do paměti je možný jen tehdy, pokud STR = CE = CE log.. = ak pro R / W = log. se na výstupu Q objeví logická úroveň uložená v paměťové buňce, určené adresovými vstupy A...A 0 5. ři úrovni R / W = log. 0 lze pak do naadresované paměťové buňky zapsat ze vstupu. Obvod 664 je pak CMOS statickou pamětí RAM o kapacitě 8 kilobajtů v pouzdře IL 8. Její paměťová matice má rozměr 56 řádků a 8 sloupků, v jejichž průsečíku se nenachází jediná paměťová buňka, ale 8 paměťových buněk, schopných zapamatování celého osmibitového slova ( bajtu ). rincip ukazuje následující obrázek 49: ARESA SLOUKU JEA BUŇKA AMĚTI 8.bit ARESA ŘÁKU.bit.bit Obr.49 Adresace jednoho bajtu Schématická značka je na následujícím obrázku 50, kde vývody CE CE ( chip enable ) slouží k výběru pouzdra paměti : paměť je aktivní, pokud CE = log. 0 a CE = log., jinak jsou vstupy/výstupy ve stavu vysoké impedance. 664 adresy A0 A A A3 A4 A5 A6 A7 A8 A9 A0 A A M výstup dat OE WE aktivace CE CE Obr.50. Schématická značka paměti RAM 8kB Zápis do paměti je řízen vstupem WE, je-li na vybraném obvodu WE = log. 0, pak - 9 -

7 z datové sběrnice... jsou zapsána do bajtu určeného adresou A...A Zapsaná lze číst, je-li WE = log. a současně je odblokován výstup dat ze stavu vysoké impedance signálem OE = log. 0. Základní paměti SRAM jsou přehledně uvedeny v následující tabulce 0. Tab.0 řehled základních obvodů SRAM OZAČEÍ OBVOU OIS OBVOU krát SRAM 3 ( 4 krát 8 ) bitů krát SRAM 64 ( 64 krát ) bit krát SRAM 56 ( 56 krát ) bit krát SRAM 56 ( 64 krát 4 ) bity krát SRAM k ( 56 krát 4 ) bitů, MOS krát SRAM k ( k krát ) bit krát SRAM 4k ( k krát 4 ) bity, MOS krát SRAM 4k ( k krát 4 ) bity krát SRAM 6k ( k krát 8 ) bitů, MOS krát SRAM 6k ( k krát 8 ) bitů krát SRAM 64k ( 8k krát 8 ) bitů, MOS krát SRAM 64k ( 8k krát 8 ) bitů krát SRAM M 4.4 ynamické paměti RAM ( RAM ) Základní paměťová buňka je v třítranzistorové verzi v technologii MOS tvořena paměťovým kapacitorem C AM připojovaným adresovou sběrnicí při zápisu přes T ZA a při čtení přes T ČT na datové sběrnice. Schéma zapojení ukazuje následující obrázek : 5. ARESA ČTEÍ JEA BUŇKA AMĚTI T ZA T O. T ČT C AM ARESA ZÁISU ATA K ZÁISU ČTEÁ ATA Obr.5 aměťová buňka RAM - 9 -

8 Zde T O je oddělovací tranzistor, zabraňující svým ( téměř ) nekonečně velkým vstupním odporem vybíjení paměťového kapacitou C AM. řitom paměťový kapacitor C AM je zpravidla tvořen tzv. parazitní kapacitou hradlo-substrát, kterou vykazuje paměťový tranzistor T O. ejjednodušším konkrétním příkladem může být integrovaný obvod 46, což je dynamická paměť RAM pro bitů, jehož schématická značka je na následujícím obrázku 5: 46 adresy A0 A A A3 A4 A5 A6 M O výstup dat vstup dat aktivace zápis / čtení I RAS CAS WE Obr.5 Obvod RAM typu 46 Jeho vlastní paměť je tvořena jednobitovými buňkami rozmístěnými v matici 8 řádků krát 8 sloupků. Zjednodušené blokové schéma tohoto obvodu ukazuje následující obrázek 53 : CAS A 0 : : dekodér adres sloupců vstup dat A 6 I WE : dekodér adres řádků čtecí zesilovače..... matice paměťových buněk : 8. RAS Obr.53 Zjednodušená bloková struktura obvodu 46 & 8. O výstup dat Je-li aktivní vstup RAS, pak se adresuje jeden z těchto 8 řádků, je-li aktivní CAS pak jeden ze 8 sloupků paměťové matice. V jejich průsečíku leží adresovaná buňka, do které lze ze vstupu I zapsat při WE = log. 0 anebo číst z ní na výstupu O při WE = log.. ři vlastním čtení a zápisu je RAS = CAS = log. 0. Vybíjením C AM do svodových odporů unipolárních tranzistorů se však zaznamenaná informace ( tj. napětí na C AM ) ztrácí. roto je obsah buněk nutno periodicky obnovovat, a to obvykle po ms

9 ři tomto obnovování ( Refresh ) se všechny buňky jednoho řádku připojí ( svými výstupy ) na datové čtecí vodiče, přečte se jejich obsah, zesílí se a zavede se zpět ( přes datové zapisovací vodiče ) do paměťových kapacitorů. Tento cyklus obnovení informace se řídí zvenčí vodiči RAS = log. 0 a CAS = log.. řehled základních obvodů pamětí RAM je v tabulce. Tab. řehled základních obvodů RAM OZAČEÍ OIS OBVOU OBVOU 376 krát RAM 6k ( 6k krát ) bit krát RAM 64k ( 6k krát 4 ) bity krát RAM 64k ( 64k krát ) bit krát RAM 56k ( 56k krát ) bit 4464 krát RAM 56k ( 64k krát 4 ) bity krát RAM M ( M krát ) bit 4.5 Elektricky programovatelné paměti aměťová buňka v tzv. technologii ECMOS je tvořena unipolárním tranzistorem typu IG-FET, jehož jedna elektroda (a to hradlo G ) není vyvedena (tzv. strukturou FAMOS: Floating gate Avalanche injection MOS), a tvoří tzv. donorové centrum, jak ukazuje následující obrázek 54: OOROVÉ CETRUM S Si0 G Obr.54 rincip paměti EROM V nenaprogramovaném stavu se vliv elektrody G neprojevuje, a kladným napětím přivedeným na G lze tento unipolární tranzistor sepnout, když se tímto napětím naindukuje záporný náboj do polovodiče, a tím vznikne kanál ( tvořený elektrony ) mezi S a.. ři programování se pak část volných elektronů při impulsu napětí U > V, které se přivádí současně na kolektor (rain) a řídící elektrodu, dostane až na řídící elektrodu G, která tak získá záporný náboj. Tento náboj pak indukuje další kladné náboje v polovodiči, takže vodivá cesta ( vodivý kanál ) mezi a S již při čtení nemůže kladným napětím na G vzniknout. Oproti tomu v nenaprogramovaném stavu kladné napětí na G indukuje kanál elektronů propojující a S, mezi nimiž nyní může protékat proud

10 U > V Schématicky poměry při zápisu a čtení znázorňuje obrázek 55. ROGRAMOVÁÍ : U > V ATOVÝ VOIČ ČTEÍ : U = 0 nebo 5V ATOVÝ VOIČ TRAZISTOR FAMOS (VLASTÍ AMĚŤ) ARESOVÝ VOIČ TRAZISTOR FAMOS (VLASTÍ AMĚŤ) ARESOVÝ VOIČ U U = 5V U = 5V Si0 G U S G 5V S G 5V i = 0 i Obr.55 Zjednodušená buňka EROM při programování a čtení naprogramovaného a nenaprogramovaného bitu Obsah této elektricky programovatelné ROM ( EROM ) lze vymazat ultrafialovým světlem cca. po 0 minutách jeho působení, jinak náboj v donorovém centru klesne na 70 % své velikosti po cca. 0 letech. Jednoduchým příkladem této paměti může být integrovaný obvod v pouzdře IL 8 pod označením 7C56, což je paměť 56 s organizací 3k x 8, na následujícím obrázku 56 je její schématická značka a rozložení vývodů na pouzdru IL. Vstup CE ( chip enable ) slouží k výběru integrovaného obvodu ( jeho aktivaci ), když svojí úrovní CE = log0 aktivuje funkci adresovacích a čtecích vodičů. ři CE = LOG. jsou výstupy ve stavu vysoké 7C56 adresy aktivace A0 A A A3 A4 A5 A6 A7 M A8 A9 A0 A A A3 A4 OE CE / GM výstup dat U A A7 A6 A5 A4 A3 A A A0 0 G U CC A4 A3 A8 A9 A OE A0 CE / GM Obr.56 Obvod EROM typu 7C

11 impedance ( třetí stav ). Vstup OE aktivuje výstupy, při OE = log. 0 lze číst..., 0 7 zapsaná na adrese A...A.rogramovacím napětím : U 0 5 = 5 V se... zapíší, 0 7 napájecí napětí je běžné pro TTL obvody : U CC = 5 V. řehled základních obvodů EROM je v následující tabulce. Tab. řehled základních obvodů EROM OZAČEÍ OBVOU OIS OBVOU krát EROM 8k ( k krát 8 ) bitů krát EROM 6k ( k krát 8 ) bitů krát EROM 3k ( 4k krát 8 ) bitů Tab. řehled základních obvodů EROM - pokračování OZAČEÍ OBVOU OIS OBVOU krát EROM 64k ( 8k krát 8 ) bitů krát EROM 8k ( 6k krát 8 ) bitů krát EROM 56k ( 3k krát 8 ) bitů krát EROM 5k ( 64k krát 8 ) bitů krát EROM M ( 8k krát 8 ) bitů krát EROM M ( 56k krát 8 ) bitů krát EROM 4M ( 5k krát 8 ) bitů krát EROM 8M ( M krát 8 ) bitů Vlastní způsob programování pak přibližují časové průběhy jednotlivých signálů : adres : A0 A0, dat : 0 7 a programovacího napětí : CE/GM, které jsou uvedeny na obrázku 57 ( pro paměť typu 76, obsahující 0 = k bajtů po 8mi bitech ) : vlastní programování ověřování naprogramovaných dat ARESY A0-A0 ATA 0-7 OE 5 V CE/GM 5V 50 ms 0,00 ms 0,00 ms Obr.57 růběhy při programování paměti typu 76 ejprve se přivede na vstup U napětí : 5 V a na vstup OE logická jednička, čímž se celý integrovaný paměťový obvod uvede do režimu programování. ak se na adresové vodiče přivede adresa programovaného bajtu, a na datové vodiče slovo, které se má do paměti zapsat. o ustálení adres i dat se po uplynutí doby minimálně µ s kladným impulsem délky alespoň: 50 ms o napětí: 5 V na vstupu CE / GM zapíše bajt na danou adresu. o ukončení tohoto impulsu musí adresy i setrvat ještě další µ s na konstantní hodnotě

12 ále může ( ale nemusí ) následovat ověření ( tzv. verifikace ) zapsaných dat, kdy po změně úrovně signálu na vstupu OE z hodnoty logické jedničky na nulu a neměnné adrese se objeví zapsaná na výstupu. 4.6 Elektricky programovatelné i elektricky mazatelné paměti Obsah paměťové buňky elektronicky mazatelné paměti ( Electronically Erasable ROM EEROM nebo E ROM ) může být vymazán napětím opačné polarity, kterým se přitáhnou náboje zpět do substrátu. Vlastní buňka tedy pracuje (opět) na principu tunelování (resp. vkládání) náboje do donorového centra v technologii EECMOS. Struktura EEROM (nebo E ROM) je naznačena na následujícím obrázku 58 : S ŘÍÍCÍ HRALO Si0 Si 3 4 G OOROVÉ CETRUM ( LOVOUCÍ HRALO ) U 0V 0V G U U G 0V 0V G Obr.58 Zjednodušený princip tranzistoru paměťové buňky EEROM: programování a mazání ři zápisu (programování) dat se na adresový vodič A a (vyvedená) hradla tranzistoru FAMOS připojí napětí U > V a na datový vodič těch paměťových buněk, kam se má zaznamenat log.jednička též U > V. Tím se příslušný paměťový tranzistor T otevře v jeho donorovém centru vznikne náboj, vytvářející prahové napětí podle obr.58a. ři čtení se na adresový vodič A přivádí impuls napětí a tranzistor s malým prahovým napětím se otevře zatímco tranzistor s velkým prahovým napětím zůstane uzavřen. Vymazání obsahu paměťové buňky se provádí kladným napětím U > V na adresovém vodiči při uzemněném hradle U = 0V tranzistoru FAMOS. Schématicky připojení tranzistorů T tvořících paměťovou buňku EEROM (též zvanou E ROM) k adresovým A a datovým vodičům znázorňuje následující obrázek 59. U A T : T : A T : T : Obr.59 Zjednodušené paměťové buňky EEROM