Sekvenční logické obvody 7.přednáška
Sekvenční obvod Pokud hodnoty výstupů logického obvodu závisí nejen na okamžitých hodnotách vstupů, ale i na vnitřním stavu obvodu, logický obvod se nazývá sekvenční. Sekvenční obvody mění svůj vnitřní stav a své výstupy v diskrétních časových intervalech t, t + t, t + 2 t, Je-li t jednotkový interval, můžeme pak psát : t, t +, t + 2, t + 3, K popisu logických sekvenčních obvodů se používá: - matematický formalismus teorie automatů - excitační tabulka Buchtela@pef.czu.cz 2
Excitační tabulka Příklad excitační tabulky (obvod S-R): S R (t+)? (t) Excitační tabulka popisuje, jak závisí hodnota výstupu obvodu v čase t+, na hodnotách vstupů obvodu R a S a na stavu výstupu obvodu v čase t V excitační tabulce je znakem? vyznačeno, že pokud byl v čase t na vstupech stav R = S =, není v čase t+ hodnota výstupu (t+) definována. Buchtela@pef.czu.cz 3
S-R R klopný obvod R S Pokud na vstupy R a S vložíme hodnoty nebo, hodnoty na výstupech obvodu a se mohou po určitou dobu (ns) měnit, dokud se neustálí dosáhnou stabilního stavu Stabilní stavy závisí na hodnotách udržovaných na vstupech i výstupech obvodu. Buchtela@pef.czu.cz 4
Stabilní stavy R-S R S klopného obvodu Na vstupy přivedeme hodnoty: R = S = R = R = = x y x y?? S = S = = R = = Stabilní stav: (t+) = (t+) = S = = Buchtela@pef.czu.cz 5
Stabilní stavy R-S R S klopného obvodu Na vstupy přivedeme hodnoty: R = S = R = = R = = x y x y? S = S = = R = = Stabilní stav: (t+) = (t+) = S = = Buchtela@pef.czu.cz 6
Stabilní stavy R-S R S klopného obvodu Na vstupy přivedeme hodnoty: R = S = R = R = = x y x y? S = = S = = R = = Stabilní stav: (t+) = (t+) = S = = Buchtela@pef.czu.cz 7
Stabilní stavy R-S R S klopného obvodu Na vstupy přivedeme hodnoty: R = S = R = R = =? x y x y?? S = S = =? Výsledný stabilní stav závisí na předchozích hodnotách výstupů (t) a (t). Buchtela@pef.czu.cz 8
Stabilní stavy R-S R S klopného obvodu Na vstupy přivedeme hodnoty: R = S =.varianta: (t) = (t) = R = = R = = x y x y S = = S = = Stabilní stav: (t+) = (t+) = Buchtela@pef.czu.cz 9
Stabilní stavy R-S R S klopného obvodu Na vstupy přivedeme hodnoty: R = S = 2.varianta: (t) = (t) = R = = R = = x y x y S = = S = = Stabilní stav: (t+) = (t+) = Buchtela@pef.czu.cz
Stabilní stavy R-S R S klopného obvodu Na vstupy přivedeme hodnoty: R = S = 3.varianta: (t) = (t) = R = = x y x y R = = S = = S = = R = = Stabilní stav: (t+) =? (t+) =? S = = Buchtela@pef.czu.cz
Stabilní stavy R-S R S klopného obvodu Na vstupy přivedeme hodnoty: R = S = 4.varianta: (t) = (t) = R = = x y x y R = = S = = S = = R = = Stabilní stav: (t+) =? (t+) =? S = = Buchtela@pef.czu.cz 2
Stabilní stavy R-S R S klopného obvodu Chování R-S obvodu lze popsat souhrnnou excitační tabulkou: Při nastavení vstupů obvodu na R=S=, bude výsledný stav a mít hodnotu nebo. Rozhodne o tom náhoda a uplatní se také parametry tranzistorů, které obvod realizují. Při nastavení vstupů obvodu na R=S=, bude výsledný stav = a = stabilní, ale pro korektní chování obvodu není žádoucí. R S (t) (t) (t+) (t+) x x x x x x???? x libovolná hodnota? nedefinovaný stav Buchtela@pef.czu.cz 3
R-S S klopný obvod Výsledná excitační tabulka: R S (t+) (t+)?? (t) (t) Buchtela@pef.czu.cz 4
S-R R obvod ve funkci -bitov bitové paměti Klidový stav: R = S = Zápis, tzv. nastavení (set) obvodu: R =, S = Zápis, tzv. nulování (reset) obvodu: R =, S = R S zápis ( dále bude = ) zápis ( dále bude = ) Buchtela@pef.czu.cz 5
S-R R klopný obvod řízený hodinovými pulsy S R * hodinový puls R S * Pokud je =, je R* = a S* =. Hodnoty a na výstupu obvodu se proto nemohou změnit. Pokud je =, může dojít ke změně stavu obvodu, tj. k zápisu nebo. Buchtela@pef.czu.cz 6
S-R R klopný obvod řízený hodinovými pulsy Excitační tabulka: zkráceně: S R R* S* (t+) (t+) S R x x (t) (t) x x (t) (t)?? (t+) (t) (t)? S R * Schematická značka: hodinový puls R S * S R Buchtela@pef.czu.cz 7
S-R R klopný obvod řízený hodinovými pulsy - použit ití - -bitová paměť: = udržování předchozího stavu = S =, R = zápis (set) S =, R = zápis (reset) Při použití jako -bitové paměti má paměť dva vstupy (S,R), přičemž hodnota na jednom vstupu musí být negací hodnoty na druhém vstupu lze zjednodušit. Buchtela@pef.czu.cz 8
D klopný obvod s hodinovým vstupem D Buchtela@pef.czu.cz 9
D klopný obvod Excitační tabulka: Schematická značka: D (t+) x (t) D D -bitová paměť: = udržování předchozího stavu = D = zápis D = zápis Buchtela@pef.czu.cz 2
Registr Registr slouží jako rychlá paměť, skládá se z S-R nebo D klopných obvodů. Do n bitového registru lze uložit binární kódové slovo délky n. Každý klopný obvod uloží jeden bit vstupní informace. Vstup se zapisuje do všech klopných obvodů zároveň a zápis je řízen řídícím signálem. zápis vstup výstup Buchtela@pef.czu.cz 2
4-bitový registr LOAD LOAD x S y D y x R x S y D y x R x 2 S y 2 D y 2 x 2 R x 3 S y 3 D y 3 x 3 R Pokud je LOAD =, stav klopných obvodů se nemění. Pokud je LOAD =, dojde k zápisu x x 3 Buchtela@pef.czu.cz 22
J-K K klopný obvod J R * hodinový puls K S * Schematická značka: J K Buchtela@pef.czu.cz 23
Excitační tabulka: J-K K klopný obvod J K (t) (t) (t+) (t+) x x x x (t) (t) x x (t) x x x x (t)???? J zkráceně: J x K x R * (t+) (t) (t) (t) Při nastavení vstupů J=K= se po celou dobu, kdy je =, výstup neustále mění (překlápí)! hodinový puls K S * Buchtela@pef.czu.cz 24
Klopné obvody typu latch Reagují na změny na svých vstupech po celou dobu trvání hodinového pulsu Obvod může být aktivní pro = nebo = Schematické značky: Obvod je aktivní při = Obvod je aktivní při = D D Buchtela@pef.czu.cz 25
Spojování obvodů typu latch Pokud mají latch klopné obvody pracovat korektně, je třeba, aby po ustálení hodnot na jejich vstupech se již hodnota jejich vstupů po celou dobu trvání hodinového pulsu neměnila. Klopné obvody typu latch a z nich vytvořené registry se většinou používají jen jako vyrovnávací paměti. Jejich použití je možné tehdy, když data, která se mají do registru zapsat, jsou doprovázena signálem, který se obvykle označuje jako strobe nebo enable. Musí být přitom zaručeno, že během trvání tohoto signálu, který je přiveden na hodinový vstup obvodu, jsou zapisovaná data na vstupu obvodu po celou dobu platná. Buchtela@pef.czu.cz 26
Klopné obvody typu flip-flop flop Mění svůj stav v průběhu - náběžné hrany - sestupné hrany náběžná sestupná Umožňují jednodušší spojování obvodů Změna při náběžné hraně Změna při sestupné hraně D D Buchtela@pef.czu.cz 27
Flip-flop obvody typu master-slave slave Funkce flip-flop obvodu závisí na tvaru hodinových pulsů. Aby obvod fungoval, musí být vzestupná hrana hodinových pulsů dostatečně strmá. Tyto problémy by nenastaly, kdyby byla u klopných obvodů výrazněji oddělena fáze načtení vstupu a přenesení odezvy na výstup. Proto se konstruují tzv. master-slave obvody. Masterslave obvod si nejdříve během náběžné hrany hodinového pulsu načte vstupní hodnoty a pak teprve během sestupné hrany hodinového pulsu změní svůj výstup. Buchtela@pef.czu.cz 28
Posuvný registr (obvody flip-flop flop) x S S 2 S 3 S 4 y R R 2 R 3 R 4 Vždy při náběžné hraně hodinového pulsu dojde k přenosu obsahu klopných obvodů o jedno místo vpravo a do prvního obvodu vlevo se načte hodnota vstupu x. Pro korektní funkci musí být zpoždění uvnitř klopného obvodu větší než doba trvání náběžné hrany hodinového pulsu. Buchtela@pef.czu.cz 29
Posuvný registr - funkce Na vstup X jsou přiváděny postupně hodnoty: x, x 2, x 3 x n Výstupy obvodů, 2, 3, 4 =y uvádí tabulka: X 2 3 4 =Y. x x - - - 2. x 2 x 2 x - - 3. x 3 x 3 x 2 x - 4. x 4 x 4 x 3 x 2 x 5. x 5 x 5 x 4 x 3 x 2 6. x 6 x 6 x 5 x 4 x 3 x S S 2 S 3 S 4 y R R 2 R 3 R 4 Buchtela@pef.czu.cz 3
čítané pulsy +V C reset J Asynchronní čítač o J K K K o J C r C r C r 2 o 2 Na vstupech J, K je udržována Čítané pulsy jsou přiváděny na hodinový vstup prvního klopného obvodu. Klopné obvody načítají své vstupy J, K při náběžné hraně hodinového pulsu a odezvu přenesou na výstup při jeho sestupné hraně. Pokaždé, když na jejich hodinový vstup přijde puls, klopné obvody se překlopí (změní hodnotu svého výstupu na opačnou, protože J = K = ). Buchtela@pef.czu.cz 3
Asynchronní čítač - funkce čítané pulsy +V C reset Výstupy obvodů =o, =o, 2 =o 2, 3 =o 3 uvádí tabulka: J o J K K K o J C r C r C r 2 o 2 2 2 poč. reset. 2.. 2 3. 3 4. 2.. 4 5. 5 6. 3. 6 7. 7 8. 4. 2. 9.. 5. 2 Buchtela@pef.czu.cz 32
Asynchronní čítač jako dělid lič frekvence čítané pulsy +V C reset J o o J K K K C r C r C r J 2 o 2 Na výstupech o, o a o 2 dostáváme rovněž symetrické obdélníkové pulsy, ale jejich perioda je 2x, 4x a 8x větší. pořadí pulsu načítané pulsy o o o 2 2 3 4 5 6 7 8 9 Obvod může tedy pracovat jako dělič základní frekvence f lze odvodit f /2 (o ), f /4 (o ) a f /8 (o 2 ). hodnota čítače 2 3 4 5 6 7 Buchtela@pef.czu.cz 33
Děkuji za pozornost! Příští přednáška: Realizace aritmeticko logické jednotky