Periferní zařízení. Laboratorní úloha F. Měření na PCI sběrnici. Vypracovali: Josef Hajas Přemysl Jiřík Ota Korbel

Podobné dokumenty
Základní principy konstrukce systémové sběrnice - shrnutí. Shrnout základní principy konstrukce a fungování systémových sběrnic.

Cíl přednášky: Obsah přednášky:

Systém řízení sběrnice

Jak studovat systémovou sběrnici

Pozice sběrnice v počítači

KONSTRUKCE SBĚRNICE PCI

Operační paměti počítačů PC

Sběrnicová architektura POT POT. Jednotlivé subsystémy počítače jsou propojeny sběrnicí, po které se přenáší data oběma směry.

Periferní operace využívající přímý přístup do paměti

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. 25

Koncepce DMA POT POT. Při vstupu nebo výstupu dat se opakují jednoduché činnosti. Jednotlivé kroky lze realizovat pomocí speciálního HW.

frekvence 8 Mhz, přestože spolupracuje s procesori různe rychlými. 16 bitová ISA sběrnice je

Obecné principy konstrukce systémové sběrnice

Přerušovací systém s prioritním řetězem

Pokročilé architektury počítačů

Řízení IO přenosů DMA řadičem

Principy komunikace s adaptéry periferních zařízení (PZ)

Struktura a architektura počítačů (BI-SAP) 10

Vstupně - výstupní moduly

Princip funkce počítače

Gymnázium Vysoké Mýto nám. Vaňorného 163, Vysoké Mýto

Fakulta informačních technologií, VUT v Brně Ústav počítačových systémů Personální počítače, technická péče, cvičení. Sběrnice ISA

KONSTRUKCE SBĚRNICE PCI

Registrový model HDD

Měřicí systémy. Obsah. Systémy složené z autonomních měřicích přístrojů a modulů Sériová rozhraní. Sériová rozhraní - pokračování 1

Paměti EEPROM (1) Paměti EEPROM (2) Paměti Flash (1) Paměti EEPROM (3) Paměti Flash (2) Paměti Flash (3)

Systémová sběrnice, souvislost architektury počítače a systémové

Metody připojování periferií

Rozhraní ATA a ATAPI. Rozhraní ATA a ATAPI. Koncepce ATA. Řadič je součástí diskové jednotky. Původní fyzické rozhraní odvozeno od sběrnice ISA.

Přerušovací systém 12.přednáška

Metody připojování periferií

Periferní operace využívající přerušení

Činnost CPU. IMTEE Přednáška č. 2. Několik úrovní abstrakce od obvodů CPU: Hodinový cyklus fáze strojový cyklus instrukční cyklus

Zobrazovací jednotky a monitory

Základní charakteristiky sběrnice Sběrnice závislé na procesoru Sběrnice nezávislé na procesoru

Periferní operace využívající přerušení

Periferní operace využívající přerušení

Vstupně výstupní moduly. 13.přednáška

Komunikace procesoru s okolím

Vysoké učení technické v Brně Fakulta informačních technologií ITP Technika personálních počítačů Služby ROM BIOS a BootROM

SDRAM (synchronní DRAM) Cíl přednášky:

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322

Dělení pamětí Volatilní paměti Nevolatilní paměti. Miroslav Flídr Počítačové systémy LS /11- Západočeská univerzita v Plzni

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L322

Sbě b r ě n r i n ce

SML 33 / SMM 33 / SMN 33

AGP - Accelerated Graphics Port

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta informačních technologií

Vestavné systémy BI-VES Přednáška 5

Strojový kód k d a asembler procesoru MIPS SPIM. MIPS - prostředí NMS NMS. 32 ks 32bitových registrů ( adresa registru = 5 bitů).

Ing. Michal Martin. Spojení PLC CLICK s NA-9289

zení Koncepce připojení V/V zařízení POT POT ... V/V zařízení jsou připojena na sběrnici pomocí řadičů. Řadiče Připojení periferních zařízení

Paměti Flash. Paměti Flash. Základní charakteristiky

Přerušení na PC. Fakulta informačních technologií VUT v Brně Ústav informatiky a výpočetní techniky. Personální počítače, technická péče cvičení

architektura mostů severní / jižní most (angl. north / south bridge) 1. Čipové sady s architekturou severního / jižního mostu

Obsluha periferních operací, přerušení a jeho obsluha, vybavení systémových sběrnic

Modbus RTU v DA2RS. kompletní popis protokolu. 13. března 2018 w w w. p a p o u c h. c o m

Rozhraní SCSI. Rozhraní SCSI. Architektura SCSI

Maticová klávesnice. Projekt do předmětu Subsystémy PC. Brno, Tomáš Kreuzwieser, Ondřej Kožín

HART RS/ETH. Převodníky rozhraní HART na Modbus TCP (Ethernet) resp. na Modbus RTU (RS485) 30. září 2013 w w w. p a p o u c h.

Paměti v PC - souhrn

Paralelní rozhraní. Přehled standardů paralelního rozhraní Centronics

Sběrnice PCI, PCI-X, PCI Express

Z čeho se sběrnice skládá?

PROTOKOL O LABORATORNÍM CVIČENÍ

Přednáška. Vstup/Výstup. Katedra počítačových systémů FIT, České vysoké učení technické v Praze Jan Trdlička, 2012

Komunikační protokol MODBUS RTU v displejích TDS

FASTPort. Nová sběrnice pro připojení inteligentních karet* k osmibitovým počítačům. aneb. Jak připojit koprocesor

Komunikační protokol MODBUS RTU v měřicích převodnících AD4xxx a Drak 4

Paměti EEPROM (1) 25/07/2006 1

Akademický rok: 2004/05 Datum: Příjmení: Křestní jméno: Osobní číslo: Obor:

Architektury počítačů

Paměti SDRAM (synchronní DRAM)

Laboratorní cvičení z předmětu Elektrická měření 2. ročník KMT

Systémy pro sběr a přenos dat

Program "Světla" pro mikropočítač PMI-80

Metody připojování periferií BI-MPP Přednáška 1

Komunikační protokol MODBUS RTU v displejích TDS

Local Interconnect Network - LIN

Paměťový podsystém počítače

Profilová část maturitní zkoušky 2014/2015

Paměti SDRAM (synchronní DRAM)

Metody připojování periferií BI-MPP Přednáška 2

Inovace výuky prostřednictvím ICT v SPŠ Zlín, CZ.1.07/1.5.00/ Vzdělávání v informačních a komunikačních technologií

Struktura a architektura počítačů (BI-SAP) 11

VLSM Statické směrování

Model ver SYSTEM EXCLUSIVE KOMUNIKACE CHD Elektroservis

Sběrnice SCSI a její využití

enos dat rnici inicializaci adresování adresu enosu zprávy start bit átek zprávy paritními bity Ukon ení zprávy stop bitu ijíma potvrzuje p

Albatros MultiV ALBATROS MultiV ALBATROS MultiV-R Datový převodník LG PI485 / MODBUS TCP LG PI485 / MODBUS RTU s možností rozpočítávání spotřeby elekt

Paměťové prvky. ITP Technika personálních počítačů. Zdeněk Kotásek Marcela Šimková Pavel Bartoš

Paměti Rambus DRAM (RDRAM) Paměti Flash Paměti SGRAM

Sběrnicová struktura PC Procesory PC funkce, vlastnosti Interní počítačové paměti PC

Miroslav Flídr Počítačové systémy LS /21- Západočeská univerzita v Plzni

ŘÍDÍCÍ DESKA SYSTÉMU ZAT-DV

požadovan adované velikosti a vlastností Interpretace adresy POT POT

Komunikace mikroprocesoru s okolím Josef Horálek

Přednášející: Zdeněk Kotásek. Ústav počítačových systémů, místnost č. L336

Sběrnice SCSI a její využití

PCKIT LPT MODUL SBĚRNICE IOBUS PRO PC LPT. Příručka uživatele. Střešovická 49, Praha 6, s o f c o s o f c o n.

Transkript:

Periferní zařízení Laboratorní úloha F. Měření na PCI sběrnici Vypracovali: Josef Hajas Přemysl Jiřík Ota Korbel Letní semestr školního roku 2004/2005 Skupina 103 ve středu od 11:00

I. Zadání: 1. Změřte průběhy signálů základních cyklů na PCI sběrnici. 2. Pomocí programu dumppci zjistěte informace o PCI sběrnici a typy připojených adaptérů. 1. Měření průběhů signálů Měření průběhů proveďte pomocí dvou počítačů PC. Jeden z dvojice počítačů je vybaven měřící kartou PCI sběrnice. Měřící karta je osazena obvodem XILINX, který snímá průběhy jednotlivých signálů a ukládá je do dynamické paměti (DIMM moduly umístěné přímo na měřící kartě). Měřící karta je propojena s druhým počítačem přes paralelní port. Tento počítač je vybaven sběrným softwarem, který zobrazí snímané průběhy. Pro měření se používá program testpci. Program se spouští vždy s parametrem; podle něj se generují sběrnicové cykly. Parametry programu jsou následující: mread...čtení jednoho bytu z paměti mwrite...zápis jednoho bytu do paměti ioread...čtení 8-bitového portu iowrite...zápis 8-bitového portu bytemerge..spojování několika 8-bitových zápisů cfgread...čtení konfiguračního registru longwrite..zápis několika po sobě následujících dwordů iack...potvrzováni přerušení, vyslání vektoru special...vyvolání speciálního cyklu Sejměte průběhy všech cyklů, které program umí generovat (mimo iack). Uveďte je do protokolu a patřičně okomentujte. Poznámky k měření: Čtení/zápis do paměti Smyčka pro tento parametr zapisuje jednu slabiku do videopaměti (na adresu A000h:0000h). Vyzkoušejte různé varianty zápisu, zejména zápis slabiky na lichou adresu, zápis na adresu, která není dělitelná čtyřmi, zápis slova (word), dvojslova (double word). Pozorujte, jak se změny v programu projeví na přenášené adrese a signálech C/BE#. Varianty zápisu s parametrem bytemerge, longwrite Zjistěte, pro jaké typy přenosu dat (jaké části kódu) optimalizuje můstek Hostto-PCI zápisy (spojení do blokového přenosu apod.). Zjistěte, co se stane, změníte-li adresy zápisu v případě varianty longwrite (např. posun offsetu všech adres o 1).

Čtení konfiguračního registru Analyzujte kód programu a zjistěte, z kterého zařízení (jaké ID) a jaké konfigurační registry jsou čteny. Z přenášených dat na sběrnici dekódujte obsah těchto registrů. Speciální cyklus Zasílaná zpráva během speciálního cyklu je z množiny rezervovaných kódů, tj. bez významu. Popište sled signálů. Upravte kód programu tak, aby byla zasílána zpráva SHUTDOWN. Pozorujte chování počítače. 2. Zjištění připojených PCI adaptérů Prostudujte zdrojový kód programu dumppci.c, zejména využití jednotlivých služeb PCI BIOSu. Program spusťte a zjistěte informace o PCI sběrnici a připojených zařízeních. Na základě výpisu uveďte do protokolu tabulku s dekódovanými informacemi: výrobce zařízení a typ výrobku (číselné označení i jméno výrobce vyhledejte na internetu), třídu zařízení podle přílohy D normy PCI, přidělenou adresu počátku paměťového a V/V prostoru, přerušovací vektor, časování signálu DEVSEL. Signály sběrnice V dalším textu jsou podrobněji popsány pouze základní signály, se kterými se pracuje v rámci laboratorního cvičení. Na obrázku 1 je uveden přehled těchto signálů (znak # označuje inverzní signál, tj. aktivní v log. 0). CLK RST# Clock je hodinový (synchronizační) signál Reset je asynchronní reset Datové signály: AD[31::00] Address and Data jsou multiplexované adresové a datové vodiče. Stav sběrnicového cyklu určuje, zda je na těchto vodičích právě přenášena adresa či data. C/BE[3:0]# Bus Command and Byte Enables jsou opět multiplexované signály. Po těchto vodičích se přenáší příkaz nebo příznak platnosti dat. Význam je opět určen stavem sběrnicového cyklu. PAR Parity je sudá parita. Zabezpečuje společně signály AD a C/BE. Příkazy (operace): Řízení sběrnice PCI je navrženo inteligentněji než např. u sběrnice ISA. Typ cyklu (čtení/zápis do paměti, na port...) není určen speciálními signály (MEMW, IOW), ale příkazem přenášeným k zařízení pomocí vodičů C/BE#. Seznam příkazů je v následující tabulce:

C/BE[3::0]# Typ příkazu 0000 Potvrzení přerušení (Interrupt Acknowledge) 0001 Speciální cyklus (Special Cycle) 0010 Čtení z portu (I/O Read) 0011 Zápis na port (I/O Write) 0100 Rezervováno (Reserved) 0101 Rezervováno (Reserved) 0110 Čtení z paměti (Memory Read) 0111 Zápis do paměti (Memory Write) 1000 Rezervováno (Reserved) 1001 Rezervováno (Reserved) 1010 Konfigurační čtení (Configuration Read) 1011 Konfigurační zápis (Configuration Write) 1100 Memory Read Multiple 1101 Dual Address Cycle 1110 Memory Read Line 1111 Memory Write and Invalidate Tabulka 2: Přehled příkazů Interrupt Acknowledge je žádost o potvrzení přerušení. Na základě tohoto příkazu vysílá zařízení na datovou sběrnici číslo přerušení (IRQx), které mu bylo přiděleno v rámci PnP. Speciální cyklus představuje mechanismus broadcastu na sběrnici. V datech je posílána zpráva pro všechna zařízení. Význam zpráv definuje příloha A normy. Konfigurační čtení a zápis slouží ke čtení/zápisu konfiguračních registrů zařízení. Využívá zejména v rámci PnP. Dual Address Cycle umožňuje adresovat zařízení se šířkou sběrnice 32 bitů pomocí 64 bitové adresy, která se zapisuje pomocí tohoto cyklu ve dvou fázích. Memory Read Multiple, Memory Read Line, Memory Write and Invalidate se liší od normálního čtení/zápisu podporou vyrovnávací paměti.

II. Výsledky měření Čtení jednoho bytu z paměti: V okamžiku pádu FRAME# do nuly začíná adresová fáze sběrnice Na CB je příkaz Čtení z paměti, na AD je adresa odkud budeme číst. Následuje datová fáze sběrnice. Dále končí Frame bude už jen jeden přenos. DEVSEL# jde do nuly a data jsou připravena pro přenos. Konečně po změně TRDY# jsou data přenesena. Uvedený kód popisuje čtení jednoho byte z paměti. Na C/BE# je nastavena hodnota 06 znamenající čtení. Na A/D bus je adresa místa paměti, odkud budeme číst: B8000h. Poté několik hodinových taktů nejsou data na sběrnici platná. Probíhá vybavování paměti. Jakmile i TARGET ohlásí, že je READY, proběhne samotný přenos dat. Po datových vodičích je přenášena čtveřice bajtů. Který byte z této čtveřice obsahuje námi přenášená data určíme podle C/BE#. To má hodnotu 0Eh, neboli 1110b. Tím zjišťujeme že platný je pouze poslední byte a námi přenášená data jsou 7Eh. Tento průběh je obdobný, nyní jen chceme číst z adresy B8001h. Ta není dělitelná 4. Přenosy s takovouto adresou se řeší tím, že se použije adresa jiná, dělitelná 4, a příslušně se upraví bity platnosti. Opět se použije stejný příkaz čtení z

paměti i stejná adresa. Data jsou také stejná, jen maska je 0Dh, neboli 1101b. Tím pádem je platný jiný byte. Zápis do paměti Tento průběh zachycuje zápis jednoho byte na adresu B8000h. Rozdíl oproti předchozím průběhům je jen v tom, že během adresní fáze se vysílá příkaz 07h ( Zápis do paměti). Toto je zápis opět jednoho byte na adresu BA001h. Obdoba předchozích lichá adresa je řešena posunem na bity platnosti na C/BE#.

Zde je zápis jednoho byte s maskou platnosti 1011. Zápis slova (2323h) na lichou adresu. Lichá adresa je vyřešena posuvem a úpravou masky. Zápis dvouslova. Celé dvouslovo zde nejde zapsat během jediného cyklu. Nejprve jsou zapsány 3 byte a pak 1 byte (maska 0Eh-1000b).

Čtení 8-bitového portu Čtení z IO brány je prakticky stejné jako čtení z paměti. Rozdíl je v příkazu ( IOREAD: 02h). Zápis 8-bitového portu Zápis na IO bránu je opět stejný jako předešlé. Jen příkaz je IOWRITE 03h.

Spojování několika 8-bitových zápisů V tomto měření se zapisují 3 byty jako 3 oddělené přenosy. Čtení konfiguračního registru Příkaz je konfigurační čtení: 0Ah. Výběr zařízení je realizován signálem IDSEL. Přečtené údaje: DeviceID = 0x1531 (North Bridge) a VendorID = 0x10b9 (Acer Labs Inc.)

Zápis několika po sobě následujících dwordů Zde dochází k nezoptimalizovanému přenosu, počet je transakcí dvojnásobný, mění se bity platnosti 0011 a 1100. Optimalizací by byl burst přenos. Vyvolání speciálního cyklu Zde měl být příkaz 01h - speciální cyklus. Data jsou zde 55AA55AAh, což v daném kontextu nic neznamená. Vyslání zprávy SHUTDOWN způsobuje restartování počítače.

Informace o PCI sběrnici a typech připojených adaptérů Získané informace o PCI: PCI BIOS Dump. TE. Version: Mar 31 2002, 16:41:57 syntax: DUMPPCI [slot] PCI BIOS matches PCI Spec 2.16 1 PCI buses and bridged buses installed. Configuration access mechanisms: 1 supported. 2 NOT supported. Special Cycle mechanisms: 1 supported. 2 NOT supported. Informací o jednotlivých zařízeních: Device 0 2 3 4 11 VendorID 0x10B9 0x10B9 0x10EC 0x5333 0x10B9 Výrobce Acer Labs Acer Labs Realtek S3 Graphics Acer Labs Inc Inc Semiconductor Co.,Ltd. Inc. DeviceID 0x1531 0x1533 0x8139 0x8A01 0x5229 Typ výrobku North PCI South Fast Ethernet ViRGE /DX EIDE Bridge Bridge Adapter & /GX Controller 01h-Mass Třída 06h-Bridge 06h-Bridge 02h-Network 03h-Display storage zařízení device device controller controller controller Zač. pam. Prostoru 0xE4000000 0xE0000000 Zač. V/V prostoru 0x6401 0xf001 Přerušovací vekt. 11 10 Časování DEVSEL FAST MEDIUM MEDIUM MEDIUM MEDIUM III. Závěr: Byly naměřeny průběhy signálů základních cyklů na PCI sběrnici. K tomu byly využity krátké programy napsané v assembleru. Zjištěné průběhy byly graficky zaznamenány a uloženy. Naměřené průběhy odpovídají specifikacím.